KR0152035B1 - 가변장복호화방법 및 그 장치 - Google Patents

가변장복호화방법 및 그 장치

Info

Publication number
KR0152035B1
KR0152035B1 KR1019940024148A KR19940024148A KR0152035B1 KR 0152035 B1 KR0152035 B1 KR 0152035B1 KR 1019940024148 A KR1019940024148 A KR 1019940024148A KR 19940024148 A KR19940024148 A KR 19940024148A KR 0152035 B1 KR0152035 B1 KR 0152035B1
Authority
KR
South Korea
Prior art keywords
bit data
variable length
bit
data
group
Prior art date
Application number
KR1019940024148A
Other languages
English (en)
Other versions
KR960013053A (ko
Inventor
안우연
조명래
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940024148A priority Critical patent/KR0152035B1/ko
Priority to JP24482095A priority patent/JP3021329B2/ja
Priority to CN95118666A priority patent/CN1119867C/zh
Priority to US08/536,305 priority patent/US5598155A/en
Priority to DE69524022T priority patent/DE69524022T2/de
Priority to EP19950306783 priority patent/EP0703675B1/en
Publication of KR960013053A publication Critical patent/KR960013053A/ko
Application granted granted Critical
Publication of KR0152035B1 publication Critical patent/KR0152035B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

가변장 복호화 장치는, 가변장부호화에 의한 비트 데이타를 저장하며, 이전에 출력된 N-비트데이타의 최소비트위치로부터 제어신호가 갖는 값만큼의 자리이동에 의한 새로운 최초 비트위치로부터의 N-비트데이타를 출력하는 메모리부; 가변길이코드들을 서로 구분하는 복수개의 그룹들 각각에 대응하며 복수개의 그룹들을 서로 구분하기 위한 코드상태값들과 메모리부로부터 현재 입력되는 N-비트 데이타의 비교를 통해 현재 입력된 N-비트 데이타에 대응하는 그룹을 판단하고, 그룹의 판단에 사용된 비트데이타의 비트갯수를 표시하는 제어신호, 결정된 그룹을 표시하는 선택신호 및 현재의 N-비트데이타 바로 이전의 N-비트데이타를 출력하는 제어부; 복수개의 그룹들에 개별적으로 대응하며 메모리부로부터의 N-비트 데이타와 제어부로부터의 N-비트 데이타에 의해 그 값이 결정되는 복수개의 입력조합들의 값들에 따라 각 그룹들에 개별적으로 대응하는 복수개의 심볼들을 발생하는 조합논리부; 및 선택신호에 따라 조합논리부에 의한 복수개의 심볼들중에의 한 심볼을 선택출력하는 멀티플렉서를 포함하므로써, 간단한 하드웨어로 구성하면서도 가변장 복호화를 위해 요구되는 처리속도를 가질 수 있는 효과를 제공한다.

Description

가변장 복호화 방법 및 그 장치.
제1도는 종래의 가변장 복호화 장치를 나타낸 블록도.
제2도는 본 발명의 바람직한 일 실시예에 따른 가변장 복호화 장치를 나타낸 블록도.
제3a-제3c도는 MPEG II에 의해 제시된 DCT 계수들을 위한 가변길이코드 테이블들을 다른 형태로 재배열한 테이블들.
* 도면의 주요 부분에 대한 부호의 설명
21 : 레지스터 22 : 원형큐(circular queue)메모리
23 : 제어부 24 : 입출력제어부
25 : 조합논리부 26 : 멀티플렉서
본 발명은 가변장부호화된 데이타를 복호화하는 방법 및 그 장치에 관한 것으로서, 특히 가변장복호화를 위한 하드웨어적 구성을 단순화하면서도 가변장복호화를 위한 기존의 처리속도를 유지할 수 있도록 한 가변장복호화방법 및 그 장치에 관한 것이다.
일반적으로, 고화질 TV, 고화작 VCR, 디지탈 VTR, 디지탈 캠코더 및 멀티미디어 기기등과 같은 시스템은 영상정보 및 음성정보를 디지탈적으로 처리하여 기록 또는 전송한다. 영상정보의 디지탈적인 처리를 위해 제안된 방법으로는 예측부호화, 직교변환부호화(orthogonal transform coding) 및 가변장 부호화(Variable Length Coding) 등이 있다. 이러한 부호화기법들을 사용하는 전형적인 부호화 시스템은, 영상정보를 효과적으로 압축하기 위하여, 화상 분할에 의한 블록들에 대하여 직교변환부호화, 양자화 및 가변장부호화등을 수행한다. 그리고, 이 시스템은 데이타 압축율을 더욱 높이기 위하여 프레임간 또는 필드간의 예측부호화를 수행한다.
전술한 가변장 부호화를 위한 장치는 심볼들의 통계에 근거하여 정보를 압축하는 것으로서, 입력되는 심볼들을 가변장 부호화 하기 위한 가변장 코드 테이블을 저장하고 있다. 이 가변장 코드 테이블은 허프만 부호화(Huffman coding) 기법에 따라 제작된다. 허프만 부호화는 잘 알려진 것처럼 발생빈도가 상대적으로 높은 심볼일수록 길이가 짧은 코드를 배정하고 발생빈도가 상대적으로 낮은 심볼일수록 길이가 긴 코드를 배정한다. 전형적인 부호화 시스템에서 가변장 부호화 장치로 입력하는 심볼들은 통상 런랭스(run-length) 부호화에 의해 얻어진 [런,레벨] 심볼들이다. [런,레벨] 심볼들은 잘 알려진 지그재그스캔에 의해 얻어지는 것으로, '런(run)'은 지그재그 스캔에 의해 얻어지는 0이 아닌 변화계수들간에 연속적으로 존재하는 0의 갯수를 나타내며, '레벨'은 0이 아닌 변환계수의 값을 나타낸다. 허프만 부호화 기법에 따라 제작된 가변장 코드 테이블은, 심볼의 '런'이나 '레벨'중의 하나라도 큰 값을 갖는 경우를 위한 이스케이프(escape)영역과 그외의 경우를 위한 정규(regular)영역으로 구분된다. 정규영역내의 [런,레벨] 심볼들은 허프만 부호화 기법에 따라 코드(code)들이 할당된다. 그에 반하여, 이스케이프영역내의 [런,레벨] 심볼들은 발생빈도가 통계적으로 극히 낮으므로, 긴 길이의 코드와 함께 이스케이프영역내의 [런,레벨] 심볼임을 표시하기 위한 'ESC코드'가 부여된다. 가변장부호화에 의해 발생된 코드워드(codeword)들은 ESC코드와 블록끝을 표시하기 위한 EOB(End of block) 코드등의 부가정보가 덧붙여진 비트스트림(bit stream) 형태로 복호화 시스템으로 전송된다.
복호화 시스템은 부호화 시스템의 신호처리의 역과정을 수행하여 부호화된 정보를 복호화하기 위하여, 가변장 복호화 장치, 역양자화기, 역직교변환기등을 구비한다. 제1도에 도시된 기존의 가변장 복호화 장치로 비트스트림이 입력되면, 배럴시트퍼(barrel shifter)부(11)는 롬(ROM)(15)으로부터 인가받은 코드길이만큼 시트프된 윈도우내의 비트데이타를 롬(15)의 어드레스데이타(ADDR)로 출력한다. 롬(15)은 배럴시트퍼부(11)로부터 인가된 어드레스데이타(ADDR)에 의해 지정되는 위치에 저장된 [런,레벨] 심볼을 뒷단에 위치한 역양자화기(미도시됨)로 출력한다. 롬(15)은 또한 [런,레벨] 심볼의 출력에 사용된 코드워드가 갖는 길이 즉, 가변장 복호화된 [런,레벨] 심볼에 대응하는 코드길이를 배럴시프터부(11)로 공급한다. 배럴시프터부(11)는 새로이 인가된 코드길이만큼 시프트된 윈도우내의 비트데이타를 다시 롬(15)으로 출력한다. 배럴시프터(11)와 롬(15)은 이러한 동작을 반복하면서 가변장복호화를 계속적으로 수행할 수 있게 된다. 이러한 제1도의 장치는 코드길이에 관계없이 1번의 시프트동작과 1번의 읽기동작으로(보통 2클럭) 하나의 [런,레벨] 심볼을 발생할 수 있으므로, 지속적이면서 일정한 속도로 동작할 수 있으며, 또한 높은 동작주파수로 동작할 수 있게 된다.
그러나, 이러한 가변장 복호화 장치는 가변장 부호화 테이블을 저장하기 위한 롬(15)과, 배럴시프터부(11)를 필요로 하므로, 특용집적회로(application specifin integrated circuit; ASIC)로 제작되는 경우 하드웨어적인 복잡도의 문제 및 크기(size)가 커짐에 의한 비용이 증가하는 문제가 있다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 MPEG II에 의해 제시된 가변길이코드 테이블을 구성하는 가변길이코드들이 갖는 데이타의 유사성에 근거하여 가변장 복호화를 할 수 있는 방법을 제공함에 있다.
본 발명의 다른 목적은 MPEG II에 의해 제시된 가변길이코드 테이블을 구성하는 가변길이코드들이 갖는 데이타의 유사성에 근거하여 간단한 하드웨어적인 구성으로 가변장 복호화에서 요구하는 처리속도로 가변장 복호화를 수행할 수 있는 장치를 제공함에 있다.
전술한 본 발명의 목적을 달성하기 위한 가변장 복호화 방법은, 가변길이코드 테이블내의 가변기링코드들을 서로 구분하는 복수개의 그룹들 각각에 대응하며, 복수개의 그룹들을 서로 구분하기 위한 코드상태값들을 설정하는 단계(a); 상기 복수개의 그룹들 각각에 개별적으로 대응하며 현재의 N-비트 데이타와 이전의 N-비트 데이타에 의해 그 값이 결정되는 복수개의 입력조합들과, 개별 입력조합들이 갖는 값들에 개별적으로 대응하는 복수개의 심볼들을 설정하는 단계(b); 가변장 부호화에 의한 비트 데이타를 저장하며, 이전에 출력된 N-비트데이타의 최초비트로부터 제어신호가 갖는 값만큼의 자리이동에 의한 새로운 최초 비트로부터의 N-비트데이타를 출력하는 단계(c); 상기 단계(a)에 의해 설정된 코드상태값들과 상기 단계(a)에 의해 출력되는 현재의 N-비트 데이타의 비교에 근거하여 현재의 N-비트 데이타에 대응하는 그룹을 판단하고, 그 판단결과에 따라 그룹의 판단에 사용된 비트데이타의 비트갯수를 표시하는 제어신호, 결정된 그룹을 표시하는 선택신호 및 현재의 N-비트 데이타의 바로 이전의 N-비트데이타를 출력하는 단계(d); 상기 단계(b)에 의해 설정된 복수개의 입력조합들 및 개별 입력 조합들의 값에 대응하는 복수개의 심볼들에 근거하여, 상기 단계(c)에서 출력되는 N-비트 데이타와 상기 단계(d)에서 출력되는 N-비트 데이타에 따른 심볼을 결정하는 단계(e)를 포함한다.
전술한 본 발명의 다른 목적을 달성하기 위한 가변장 복호화 장치는, 가변장부호화에 의한 비트 데이타를 저장하며, 제어신호에 따라 이전에 출력된 N-비트데이타의 최초비트로부터 제어신호의 값만큼 자리이동하며, 자리이동에 의한 새로운 최초 비트로부터의 N-비트데이타를 출력하는 메모리 수단; 가변길이코드 테이블내의 가변길이코드들을 서로 구분하는 복수개의 그룹들 각각에 대응하며 복수개의 그룹들을 서로 구분하기 위한 코드상태값들과 상기 메모리수단으로부터 현재 입력되는 N-비트 데이타의 비교를 통해 현재 입력된 N-비트 데이타에 대응하는 그룹을 판단하고, 판단결과에 따라 그룹의 판단에 사용된 비트데이타의 비트갯수를 표시하는 제어신호, 결정된 그룹을 표시하는 선택신호 및 현재 입력된 N-비트데이타의 바로 이전에 입력된 N-비트데이타를 출력하는 제어수단; 상기 복수개의 그룹들 각각에 개별적으로 대응하며 상기 메모리수단으로부터 공급되는 이전의 N-비트데이타와 상기 제어수단으로부터 공급되는 현재의 N-비트 데이타에 의해 그 값이 결정되는 복수개의입력조합들을 구비하며, 입력조합들의 값들에 따라 각 그룹들에 개별적으로 대응하는 복수개의 심볼들을 발생하는 조합논리부; 및 상기 조합논리부에 의해 발생된 복수개의 심볼들을 입력받아, 상기 제어수단의 선택신호에 의해 선택되는 심볼을 출력하는 멀티플렉서를 포함한다.
이하, 첨부한 제2-3c도를 참조하여 본 발명을 구현한 일 실시예를 상세히 기술하기로 한다.
본 발명은 가변길이코드(Variable length code) 테이블의 특성에 근거하여 입력 데이타를 가변장 복호화하는 시스템을 제안한다.
본 발명에 의해 제안된 가변장 복호화 시스템을 설명하기에 앞서 가변길이코드 테이블의 특성을 제3a-3c도를 참조하여 살펴보면 다음과 같다. 제3a-3c도에 도시된 가변길이코드 테이블을 DCT(Discrete cosine transform) 계수들의 가변장 부호화를 위한 테이블이다. DCT 계수들은 직교변환부호화의 일종인 이산코사인변환에 의해 발생되는 것으로, 통상적으로는 N×N 화소들로 이루어진 영상블록내에 들어 있는 화소값들의 직교변환에 의해 발생된다. 이러한 DCT계수들에 관련하여 MPEG(Moving Picture Experts group) II에 의해 제안된 가변길이코드 테이블은 제3a-3c도에 도시된 바와 같이 [런,레벨] 심블들과 각각의 [런,레벨] 심볼들에 할당되는 가변길이코드들로 구성된다. 실제로 제3a-제3c도에 도시된 가변길이코드 테이블들은 MPEG II에 의해 제안된 가변길이 코드 테이블과는 다른 순서로 재배열된 것이다. 다시 말하면, 제3a-제3c도의 가변길이코드 테이블들은 가변길이코드들중에서 복수개의 최대유효비트들(most significant bits)에서 동일한 값을 갖는 가변길이코드들이 동일한 그룹을 형성하도록 재배열된 것이다. 이렇게 재배열된 가변길이코드들은 제3a-3c도에서 보인것처럼, 13개의 그룹들로 분할되며, 각 그룹들은 그룹값들(EOB, ESC, S0-S10)에 의해 서로 구분된다. 제3a-3c도에서 각 가변길이코드의 끝단에 위치한 s는 레벨(level)의 사인(sign)비트를 나타내는 것으로, 그 값이 1이면 양(positive), 0이면 음(negative)임을 나타낸다.
제2도는 제3a-3c도에 도시된 재배열된 가변길이코드 테이블들에 근거하여 입력데이타를 가변장복호화하는 장치를 보여준다. 제2도의 장치는 8비트 병렬데이타를 입력받아 4비트 병렬데이타를 출력하는 레지스터(21)를 포함한다. 이 레지스터(21)로 입력되는 8비트 병렬데이타는, 가변장부호화된 데이타의 비트스트림을 병렬데이타로 변환하므로써 얻어진다. 이러한 데이타 변환은 직렬-병렬 변환형 FIFO 메모리(미도시)등에 의해 이루어진다. 레지스터(21)로부터 출력되는 4비트 병렬데이타를 저장하는 원형큐(Circular Queue)메모리(22)는 4비트크기의 저장영역을 갖는 4개의 섹션(section)들로 구성된다. 따라서, 원형큐메모리(22)는 동시에 16비트의 데이타를 저장할 수 있다. 이러한 원형큐메모리(22)는 레지스터(21)로부터 4비트 병렬데이타를 인가받기 위하여 데이타요구신호(RQST)를 발생한다. 원형큐메모리(22)는 레지스터(21)로부터 출력되는 4비트 병렬데이타를 써넣기 포인트(write pointer; WP)에 의해 지정된 기록윈도우내의 위치들에 저장한다. 원형큐메모리(22)는 저장된 비트 데이트중에서 읽어내기포인터(Read Pointer; RP)에 의해 지정된 독출윈도우내의 위치들에 저장되어 있는 4비트 데이타(A3A2A1A0)를 출력한다. 전술한 기록윈도우 및 독출윈도우는 4비트 크기를 갖는 것으로, 써넣기포인터(WP) 및 읽어내기포인터(RP)에 의해 지정되는 시작위치를 갖는다. 원형큐메모리(22)의 출력데이타(A3A2A1A0)는 제어부(23)와 조합논리(combinational logic)부(25)로 인가된다. 제어부(23)는 입력된 데이타(A3A2A1A0)에 근거하여 신호(SIGN, SIGN_OUT, NEXT_SIGN, CL, EOB, ESC, 또는 SEL)를 발생한다. 신호들(SIGn-OUT, NEXT_SIGN, CL, EOB, ESC)은 입출력제어부(24)로 공급되며, 선택신호(SEL)는 멀티플렉서(26)로 공급된다. 그리고, 사인신호(SIGN)와 EOB코드 및 ESC 코드는 뒷단의 역양자화기(미도시)로 출력된다. 제어부(23)는 또한 원형큐메모리(22)로부터 현재 입력받은 데이타(A3A2A1A0)의 바로 이전에 입력받은 4비트 데이타 (B3B2B1B0)를 조합논리부(25)로 출력한다. 조합논리부(25)는 그룹들(S1-S10)에 각각 대응하는 11개의 조합논리회로들(250-260)을 구비한다. 이러한 조합논리회로들(250-260)은 제2도에서 아래첨자에 의해 서로 구분되는 영문자 'CLC'로 표기되었다. 각각의 조합논리회로들(250-260)은 원형큐메모리(22)로부터 인가되는 데이타(A3A2A1A0)와 제어부(23)로부터 인가되는 데이타(B3B2B1B0)를 아래의 테이블 2에서 설명된 입력 조합논리에 따라 조합한 다음, 조합된 비트데이타에 대응하는 [런,레벨]데이타를 출력한다. 멀티플렉서(26)는 조합논리부(25)로부터 공급되는 11개의 [런,레벨] 데이타중에서 제어부(23)로부터의 선택신호(SEL)에 의해 선택된 [런,레벨] 데이타 출력한다. 제어부(23)와 원형큐메모리(22) 사이에 삽입되는 입출력제어부(24)는 원형큐메모리(22)로의 데이타 저장 및 그로부터의 데이타 출력을 제어하기 위한 것이다. 이 입출력제어부(24)는 제어부(23)로부터 공급되는 신호들(SIGN_OUT, NEXT_SIGN, CL, EOB, ESC)에 따라 읽어내기 포인터(RP) 및 써넣기 포인터(WP)가 갖는 값들을 결정한다. 입출력제어부(24)는 써넣기포인터(WP)가 가리키는 기록윈도우의 시작위치가 읽어내기 포인터(RP)가 가리키는 독출윈도우의 시작위치보다 항상 한 섹션 앞서도록 읽어내기포인터(RP) 및 써넣기 포인터(WP)의 값들을 결정한다. 입출력제어부(24)는 또한 독출윈도우의 자리이동이 항상 한 섹션간씩 이루어지도록 써넣기포인트(WP)의 값을 결정한다. 써넣기 포인터(WP)의 값은 읽어내기포인터(RP)의 값에 의해 독출윈도우의 시작위치가 다음 섹션으로 변경되는 경우마다 섹션당 4비트크기의 저장영역을 가짐에 근거하여 4씩 변경된다. 그 값이 결정된 읽어내기포인터(RP) 및 써넣기포인터(WP)는 원형큐메모리(22)로 인가된다.
전술한 구성을 갖는 제2도 장치의 동작을 설명하면 다음과 같다.
레지스터(21)는 원형큐메모리(22)로부터 데이타요구신호(RQST)가 인가될때 마다 먼저 입력된 4비트 데이타를 원형큐메모리(22)로 병렬출력한다. 원형큐메모리(22)는 현재 써넣기포인터(WP)에 의해 지정되는 시작위치를 갖는 기록윈도우내에 레지스터(21)로부터 공급되는 4비트 데이타를 저장한다. 원형큐메모리(22)는 읽어내기 포인터(RP)가 가리키는 섹션이 변경되는 경우 새로운 데이타요구신호(RQST)를 발생하여 레지스터(21)로 인가한다. 입출력제어부(24)로부터 읽어내기포인터(RP)가 입력되면, 원형큐메모리(22)는 저장하고 있던 데이타중에서 현재 읽어내기포인터(RP)의 값에 의해 지정되는 시작위치를 갖는 독출윈도우내의 4비트 데이타(A3A2A1A0)를 제어부(23)로 출력한다. 제어부(23)는 다음의 테이블 1에 근거하여 원형큐메모리(22)로부터 인가된 4비트 데이타(A3A2A1A0) 그룹들(EOB, ESC, S0-S10)중의 어느 그룹에 속하는지를 판단한다. 그리고, 제어부(23)는 그룹의 판단 결과에 따라 신호들(EOB, ESC, SIGN-OUT, NEXT_SIGN, CL, SEL, SIGN)을 발생한다. 테이블 1에서, 영문자 X 및 괄호속에 있는 비트값들은 그 자리의 비트값 '0'또는 '1'이 4비트 데이타가 속한 그룹을 결정하는데 무관한 자리(don't care place)임을 나타낸다. 그리고, 현재 입력된 4비트 데이타중에서 그룹결정에 사용된 유효비트들의 갯수는 코드길이(code length) 신호(CL)로 표시된다.
그룹들(EOB, S-S, S)의 경우, 코드길이신호(CL)는 영문자 X와 괄호내의 비트수들을 제외한 제1코드상태내의 비트갯수이다. 예를 들면, 그룹 EOB의 경우, 코드길이신호(CL)는 10XX중의 10의 비트갯수 2가 된다. 그룹들(ESC, S, S, S)의 경우, 코드길이신호(CL)는 영문자 X의 갯수를 제외한 제2코드상태내의 비트갯수이다. 그리고, 그룹들(S-S)의 경우, 코드길이신호(CL)는 영문자 X의 갯수를 제외한 제3코드상태내의 비트갯수이다. 사인출력신호(SIGN_OUT)는 현재 입력된 4비트 데이타(AAAA)내에 사인비트 s가 들어 있는 경우 값 1을 가지며 그렇지 않은 경우 값 0을 갖는다. 나중에 설명될 다음 사인신호(NEXT_SIGN)는 현재까지 입력된 데이타에 대하여 그룹이 결정되지 않았음을 나타낸다. 사인신호(SIGN)는 레벨(leve)의 사인(sign)비트를 나타낸다. 그리고, EOB코드 및 ESC코드는 제1도에 관련하여 위에서 설명되었다.
테이블 1 및 제3a-3c도를 참조하여 제어부(23), 입출력제어부(24) 및 원형큐메모리(22)의 동작을 상세히 설명하면 다음과 같다.
제어부(23)는 현재 입력된 4비트 데이타(AAAA)에 대하여 그룹판단 동작을 수행한다. 현재 입력된 4비트 데이타(AAAA)가 특정 그룹으로 결정되면, 제어부(23)는 결정된 그룹 및 그 그룹의 해당 코드상태에 근거하여 EOB코드, ESC코드, 사인출력신호(SIGN_OUT), 다음사인신호(NEXT_SIGN) 또는 코드길이신호(CL)를 발생한다. 제어부(23)는 결정된 그룹을 나타내는 선택신호(SEL)를 멀티플렉서(26)로 출력한다. 제어부(23)는 또한 현재 그룹의 판단에 사용된 4비트 데이타(AAAA)의 바로 이전의 4비트 데이타(BBBB)를 조합논리부(25)로 출력한다. 그룹들(EOB, S-S, S)의 경우, 이전에 입력된 데이타에 무관하게 현재 입력되는 4비트 데이타만으로 해당 그룹이 결정될 수 있다. 현재 입력된 4비트 데이타(AAAA)가 그룹 S으로 결정되는 경우를 예를 들어 설명하면, 테이블 1에서의 제1코드상태값이 1XXX, 11XX 또는 01(1X)인 경우, 제어부(23)는 사인신호(SIGN)와, 값 1을 갖는 사인출력신호(SIGN_OUT) 및 그룹의 결정에 사용된 유효비트들의 갯수 1 또는 2를 나타내는 코드길이 신호(CL)를 발생한다. 그리고, 제어부(23)는 현재 입력된 4비트 데이타(AAAA)에 의해 그룹(S)이 결정되었음을 나타내는 선택신호(SEL)를 발생한다. 이러한 선택신호는 그룹들(S-S)을 서로 구분할 수 있도록 4비트의 데이타로 이루어진다. 제1코드상태값이 01(0X)인 경우, 제어부(23)는 선택신호(SEL)와, 유효비트들의 갯수 2를 나타내는 코드길이신호(CL) 및 다음사인신호(NEXT_SIGN)를 발생한다. 이것은, 제3a도에서 알 수 있는것처럼, 제1코드상태값이 01(0X)인 경우의 사인비트 s는 현재 입력된 4비트 데이타(AAAA)내에 들어있지 않기 때문이다. 현재 입력된 4비트 데이타내에 EOB코드가 있는것으로 판단되는 경우, 제어부(23)는 검출된 EOB코드를 입출력제어부(24) 및 뒷단의 역양자화기(미도시)로 공급한다. 그리고, EOB코드가 사인비트 s를 갖지 않으므로, 제어부(23)는 그 값이 0인 사인출력신호(SIGN_OUT)를 발생한다. 현재 입력된 4비트 데이타(AAAA)에 대응하는 특정 그룹이 결정되지 않는 경우, 예를 들어, 현재 입력된 4비트 데이타(AAAA)가 그룹들(ESC, S, S-S)에 대응하는 제1코드상태값을 갖는 경우, 제어부(23)는 제1코드상태값을 저장하며 다음사인신호(NEXT_SIGN)를 발생한다. 이 경우, 특정 그룹이 결정되지 않았으므로, 코드길이신호(CL) 및 선택신호(SEL)는 발생되지 않는다. 그리고, 원형큐메모리(22)로부터 입력된 4비트 데이타는 조합논리부(25)로 공급되지 않는다. 전술의 설명에서는 제1코드상태값에 의해 그룹이 결정되는 다른 그룹들에 대한 제어부(23)의 동작설명은 하지 않았다. 그러나, 당업자는 전술한 설명에 근거하여 다른 그룹들에 대한 제어부(23)의 동작을 잘 이해할 것이다.
입출력제어부(24)는 제어부(23)로부터 공급되는 EOB코드, ESC코드, 다음사인신호(NEXT_SIGN), 사인출력신호(SIGN_OUT) 또는 코드길이신호(CL)에 근거하여 써넣기포인터(WP) 및 읽어내기포인터(RP)의 값들을 결정한다. 사인출력신호(SIGN_OUT)와 코드길이신호(CL)가 함께 인가되는 경우, 입출력제어부(24)는 사인출력신호(SIGN_OUT)의 값과 코드길이신호(CL)의 값을 더하여 읽어내기포인터(RP)의 값을 결정한다. 따라서, 원형큐메모리(22)로부터 현재 출력된 4비트 데이타(AAAA)내에 사인비트 s가 들어있는 경우, 그 사인비트는 원형큐메모리(22)로부터 다음에 출력될 4비트 데이타에서 제외된다. 다음사인신호(NEXT-SIGN)과 함께 인가되는 경우, 입출력제어부(24)는 원형큐메모리(22)로부터 현재까지 입력된 데이타에대하여 그룹이 결정되지 않은 경우로 인식하고 원형큐메모리(22)로부터 다음섹션에 저장되어 있는 4비트 데이타가 출력되도록 읽어내기포인터(RP)의 값을 4만큼 변경시키고 또한 써넣기포인터(WP)의 값 역시 4 만큼 변경시킨다. 따라서, 읽어내기포인터(RP) 및 써넣기 포인터(WP)에 의해 위치지정되는 독출윈도우 및 기록윈도우의 위치는 각각 한 섹션씩 다음의 섹션으로 변경된다. 예를 들어, 제어부(23)로 현재 입력된 4비트 데이타(AAAA)가 그룹(S)내의 제1코드상태값 0을 갖는 다면, 원형큐메모리(22)로부터 다음에 출력될 4비트 데이타는 1XXX가 된다. 독출윈도우의 시작위치가 다음 섹션으로 변경되면, 원형큐메모리(22)는 데이타요구신호(RQST)를 발생하며, 레지스터(21)는 데이타요구신호(RQST)에 응답하여 4비트의 데이타를 원형큐메모리(22)로 공급한다. 원형큐메모리(22)는 입력되는 4비트 데이타를 기록윈도우에 의해 지정되는 위치에 저장한다.
읽어내기포인터(RP)에 의해 새로이 위치지정된 독출윈도우내의 4비트 데이타가 제어부(23)로 공급되면, 제어부(23)는 원형큐메모리(22)로부터 인가된 4비트 데이타(AAAA)가 그룹들(EOB, ESC, S-S)중의 어느 그룹에 속하는 지를 판단한다. 바로 이전의 그룹판단에서 4비트 데이타(AAAA)에 의해 특정 그룹이 결정되지 않는 경우, 제어부(23)는 새로이 인가된 4비트 데이타가 그룹들(ESC, S-S)중의 어느 그룹에 해당하는 지만을 판단한다. 그룹판단에 의해 새로이 인가된 4비트 데이타가 그룹(ESC, S, S, S)중의 하나로 결정되면, 제어부(23)는 결정된 그룹 및 그 그룹에 대한 테이블 1의 제2코드상태값에 근거하여 코드길이신호(CL), 사인출력신호(SIGN_OUT), 다음사인신호(NEXT_SIGN) 또는 선택신호(SEL)를 발생한다. 그리고, 그룹의 결정에사용된 4비트 데이타의 이전에 입력된 4비트데이타를 조합논리부(25)로 출력한다. 8비트의 데이타에 근거하여 특정 그룹을 결정하는 것은, 코드길이신호(CL)의 결정에 사용되는 코드상태가 다른 점을 제외하면 4비트 데이타만으로 특정 그룹을 판단하는 경우와 동일하므로 그 구체적인 설명은 생략한다. 8비트의 데이타로 특정 그룹이 결정되지 않는경우, 제어부(23)는 12비트의 데이타에 근거하여 특정 심볼을 결정한다. 즉, 이전의 4비트 데이타 또는 8비트 데이타에 근거하여 결정된 제1코드상태 값 또는 제2코드상태값을 저장하며 저장된 제1또는 제2코드상태값과 새로이 인가된 4비트 데이타에 근거하여 해당 그룹을 결정한다. 제어부(23)가 12비트의 입력데이타에 근거하여 그룹을 판단하는 과정은 4비트 데이타만으로 그룹을 결정하는 경우를 참조하면 잘 이해할 수 있다. 전술의 설명에서는 현재 입력된 4비트 데이타에 근거하여 그룹에 결정되지 않는 경우, 제어부(23)가 해당 제1또는 제2코드상태값을 저장하는 실시예를 설명하였으나, 테이블 1에서 알 수 있는 것처럼, 그룹들(S-S)의 경우 제1또는 제2코드상태내의 비트딜이 '0000 0000'으로 모두 동일하므로 이 그룹이 결정되지 않는 경우 다음사인신호(NEXT_SIGN)를 대신 저장하는 것으로 대체하여, 저장된 다음사인신호(NEXT_SIGN)와 새로이 인가된 4비트 데이타에 근거하여 해당 그룹을 결정하는 실시예도 가능하다.
한편, 원형큐메모리(22)로부터 출력된 4비트 데이타(AAAA)와 제어부(23)부로부터 출력된 4비트 데이타(BBBB)를 공급받는 조합논리부(25)는 다음의 테이블 2에 표시된 입력조합상태들을 갖는 11개의 조합논리회로들(250~260)로 구성된다.
조합논리회로(250)는 테이블 2의 조합논리 CLC을 저장하며, 다른 조합논리회로들(251~260) 역시 해당 조합논리(CLC~CLC)를 저장한다. 조합논리회로(250,..., 또는 260)에 저장된 조합논리(CLC,..., 또는 CLC)는 그룹(S,..., 또는 S)에 각각 대응한다. 즉, 조합논리회로(250)는 그룹(S)에 속한 가변길이코드들 및 그 각각에 대응하는 [런,레벨] 데이타를 저장한다. 다른 조합논리회로들(251~260)도 해당 그룹에 속한 가변길이코드들 및 그 각각에 대응하는 [런,레벨] 데이타를 저장한다. 실제로 조합논리회로들(250~260)은 해당 가변길이코드들의 비트값들이 모두 저장되지 않고, 그 대신에 동일한 그룹내의 가변길이코드들을 서로 구분할 수 있도록 사인비트 s 앞단의 소정의 코드식별비트들만을 저장한다. 예를 들어, 조합논리회로(251)는 제3a도의 그룹(S)에 속한 가별기이코드들의 일부 즉, 1 및 0을 저장하고, 조합논리회로(253)는 비트정보 10, 0, 11 및 1을 저장한다. 원형큐메모리(22)로부터의 4비트데이타(AAAA)와 제어부(23)로부터의 4비트데이타(BBBB)가 조합논리부(25)로 인가되면, 조합논리회로(250,..., 또는 260)는 테이블 2에 표시된 해당 입력조합상태에 따라 입력된 비트 데이타들을 조합한다. 여기서, 제어부(23)로부터 입력된 4비트데이타(BBBB)는 원형큐메모리(22)로부터 현재 입력되는 4비트데이타(AAAA)보다 먼저 원형큐메모리(22)로부터 출력된 데이타이다. 예를 들어, 조합논리회로(250)는 입력 데이타 AAAA에 의해 결정되는 [런,레벨] 데이타를 출력한다. AAAA= 011X이면, 조합논리회로(250)는 제3a도의 대응 [런,레벨]=[1,1]을 출력한다. 조합논리회로(255)는 입력데이타 BAA에 의해 결정되는 [런,레벨] 데이타를 출력하므로, BAA= 110인 경우, 제3b도의 [런,레벨]=[14,1]을 출력한다. 조합논리회로들(250~260) 각각에 의해 결정된 [런,레벨] 데이타가 멀티플렉서(26)로 출력되면, 멀티플렉서(26)는 인가된 11쌍의 [런,레벨] 데이타중에서 제어부(23)로부터 인가되는 선택신호(SEL)에 대응하는 [런,레벨] 데이타를 출력한다. 멀티플랙서(26)로 부터 출력되는 [런,레벨] 데이타는 역양자화기(미도시)에 의해 사용된다.
상술한 바와 같이, 본 발명의 가변장 복호화 방법 및 그 장치는, 배럴시프트기와 가변장복호화테이블을 구비한 롬을 사용하여 가변장 부호화된 데이타를 [런,레벨] 심볼로 복호화하던 기존의 장치에 비하여, 단순화된 하드웨어적 구성을 가지면서도 가변장 복호화를 위해 요구된 처리속도를 유지할 수 있는 효과를 갖는다.

Claims (22)

  1. 가변장 복호화 장치에 있어서, 가변장부호화에 의한 비트 데이타를 저장하며, 제어신호에 따라 이전에 출력된 N-비트데이타의 치초비트로부터 제어신호의 값만큼 자리이동하며, 자리이동에 의한 새로운 최초 비트로부터의 N-비트데이타를 출력하는 메모리수단; 가변길이코드 테이블내의 가변길이코드들을 서로 구분하는 복수개의 그룹들 각각에 대응하며 복수개의 그룹들을 서로 구분하기 위한 코드상태값들과 상기 메모리수단으로부터 현재 입력되는 N-비트 데이타의 비교를 통해 현재 입력된 N-비트 데이타에 대응하는 그룹을 판단하고, 판단결과에 따라 그룹의 판단에 사용된 비트데이타의 비트갯수를 표시하는 제어신호, 결정된 그룹을 표시하는 선택신호 및 현재 입력된 N-비트데이타의 바로 이전에 입력된 N-비트데이타를 출력하는 제어수단; 상기 복수개의 그룹들 각각에 개별적으로 대응하며, 상기 메모리수단으로부터 공급되는 이전의 N-비트 데이타와 상기 제어수단으로부터 공급되는 현재의 N-비트 데이타에 의해 그 값이 결정되는 복수개의 입력조합들을 구비하며, 입력조합들의 값들에 따라 각 그룹들에 개별적으로 대응하는 복수개의 심볼들을 발생하는 조합논리부; 및 상기 조합논리부에 의해 발생된 복수개의 심볼들을 입력받아, 상기 제어수단의 선택신호에 의해 선택되는 심볼을 출력하는 멀티플렉서를 포함하는 가변장 복호화 장치.
  2. 제1항에 있어서, 상기 N-비트 데이타의 길이는 가변길이코드 테이블을 구성하는 가변길이코드들이 갖는 비트 데이타의 형태에 의해 결정되는 것을 특징으로 하는 가변장 복호화 장치.
  3. 제2항에 있어서, 상기 N-비트 데이타는 4비트 데이타인 것을 특징으로 하는 가변장 복호화 장치.
  4. 제1항에 있어서, 상기 그룹들은 서로 동일한 값을 갖는 최대유효비트들(most significat bits)에 근거하여 구분되는 것을 특징으로 하는 가변장 복호화 장치.
  5. 제1항에 있어서, 상기 가변길이코드 테이블은 이산코사인변환에 의해 얻어진 변환계수들을 위한 테이블인 것을 특징으로 하는 가변장 복호화 장치.
  6. 제1항에 있어서, 상기 메모리수단은 N-비트데이타 크기를 갖는 독출윈도우를 구비하며, 저장하고 있던 데이타중에서 읽어내기포인터에 의해 위치지정되는 독출윈도우영역내의 N-비트 데이타를 상기 제어수단 및 상기 조합논리부로 출력하는 원형큐메모리; 및 상기 제어수단에 의해 발생된 제어신호의 값에 따라 읽어내기포인터의 값을 변경시키는 입출력제어부를 포함하는 가변장 복호화 장치.
  7. 제6항에 있어서, 상기 원형큐메모리는 가변장부호화된 데이타를 저장하며 데이타요구신호가 인가될 때마다 N-비트 데이타를 출력하는 레지스터를 더 포함하며, 상기 원형큐메모리는 그 저장영역이 N비트데이타크기를 갖는 복수개의 섹션들로 구분되어, 상기 읽어내기포인터의 값이 가리키는 섹션이 다른 섹션으로 변경될 때 마다 상기 데이타요구신호를 발생하고, 데이타요구신호에 응답하여 상기 레지스터로부터 공급되는 N-비트데이타를 저장하는 것을 특징으로 하는 가변장 복호화 장치.
  8. 제1항에 있어서, 상기 제어수단은 판단결과에 의해 현재입력된 N-비트데이타에 대응하는 특정 그룹이 결정되는 경우, 현재 입력된 N-비트 데이타중에서 그룹의 결정에 사용된 유호비티의 갯수를 나타내는 코드길이신호, 현재 입력된 N-비트 데이타중에 사인(sign)비트가 들어있는 지를 나타내는 사인출력신호로 구성된 제어신호를 발생하는 것을 특징으로 하는 가변장 복호화 장치.
  9. 제8항에 있어서, 상기 제어신호는 상기 코드길이신호와 상기 사인출력신호에 의해 결정되는 비트갯수를 나타내는 것을 특징으로 하는 가변장 복호화 장치.
  10. 제1항에 있어서, 상기 제어수단은 판단결과에 의해 현재 입력된 N-비트데이타에 대응하는 특정 그룹이 결정되지 않는 경우, 현재 입력된 N-비트 데이타에 근거하여 특정 그룹이 결정되지 않았음을 나타내는 다음사인신호로 구성된 제어신호를 발생하는 것을 특징으로 하는 가변장 복호화 장치.
  11. 제10항에 있어서, 상기 다음사인신호는 N-비트데이타의 비트갯수 N을 나타내는 것을 특징으로 하는 가변장 복호화 장치.
  12. 제1항에 있어서, 상기 조합논리부는 각 그룹에 속한 가변길이코드들간을 서로 구분할 수 있는 최소한의 비트값들에 근거하여 해당 입력조합의 값에 대응하는 런데이타 및 레벨데이타를 출력하는 복수개의 조합논리회로들을 포함하는 가변장 복호화 장치.
  13. 가변장 복호화 방법에 있어서, 가변길이코드 테이블내의 가변길이코드들을 서로 구분하는 복수개의 그룹들 각각에 대응하며, 복수개의 그룹들을 서로 구분하기 위한 코드상태값들을 설정하는 단계(a); 상기 복수개의 그룹들 각각에 개별적으로 대응하며 현재의 N-비트 데이타와 이전의 N-비트 데이타에 의해 그 값이 결정되는 복수개의 입력조합들과, 개별 입력조합들이 갖는 값들에 개별적으로 대응하는 복수개의 심볼들을 설정하는 단계(b); 가변장 부호화에 의한 비트 데이타를 저장하며, 이전에 출력된 N-비트데이타의 최초비트로부터 제어신호가 갖는 값만큼의 자리이동에 의한 새로운 최초 비트로부터의 N-비트데이타를 출력하는 단계(c); 상기 단계(a)에 의해 설정된 코드상태값들과 상기 단계(c)에 의해 출력되는 현재의 N-비트 데이타의 비교에 근거하여 현재의 N-비트 데이타에 대응하는 그룹을 판단하고, 그 판단결과에 따라 그룹의 판단에 사용된 비트데이타의 비트갯수를 표시하는 제어신호, 결정된 그룹을 표시하는 선택신호 및 현재의 N-비트 데이타의 바로 이전의 N-비트데이타를 출력하는 단계(d); 및 상기 단계(b)에 의해 설정된 복수개의 입력조합들 및 개별 입력조합의 값에 대응하는 복수개의 심볼들에 근거하여, 상기 단계(c)에서 출력되는 N-비트 데이타와 상기 단계(d)에서 출력되는 N-비트 데이타에 따른 심볼을 결정하는 단계(e)를 포함하는 가변장 복호화 방법.
  14. 제13항에 있어서, 상기 단계(a)는 가변길이코드들을 서로 동일한 값을 갖는 최대유효비트들(most significat bits)에 근거하여 복수개의 그룹들로 구분하는 단계를 포함하는 가변장 복호화 방법.
  15. 제13항에 있어서, 상기 N-비트 데이타는 가변길이코드 테이블을 구성하는 가변길이코드들이 갖는 비트 데이타의 형태에 의해 결정되는 것을 특징으로 하는 가변장 복호화 방법.
  16. 제15항에 있어서, 상기 N-비트데이타는 4비트 데이타인 것을 특징으로 하는 가변장 복호화 방법.
  17. 제13항에 있어서, 상기 계(b)는 각 그룹에 속한 가변길이코드들간을 서로 구분할 수 있는 최소한의 비트값들과, 최소한의 비트값들 각각에 대응하는 심볼들을 저장하는 단계를 더 포함하는 가변장 복호화 방법.
  18. 제13항에 있어서, 상기 단계(d)는 판단결과에 의해 현재 입력된 N-비트데이타에 대응하는 특정 그룹이 결정되는 경우, 현재 입력된 N-비트 데이타중에서 그룹의 결정에 사용된 유호비트의 갯수를 나타내는 코드길이신호, 현재 입력된 N-비트 데이타중에 사인(sign)비트가 들어있는지를 나타내는 사인출력신호로 구성된 제어신호를 발생하는 단계(d1)을 포함하는 것을 특징으로 하는 가변장 복호화 방법.
  19. 제18항에 있어서, 상기 단계(d1)은 상기 코드길이신호의 값과 상기 사인출력신호의 값을 더하여 상기 제어신호의 값을 결정하는 단계를 더 포함하는 가변장 복호화 방법.
  20. 제13항에 있어서, 상기 단계(d)는 판단결과에 의해 현재 입력된 N-비트데이타에 대응하는 특정 그룹이 결정되지 않는 경우, 현재 입력된 N-비트 데이타에 근거하여 특정 그룹이 결정되지 않았음을 나타내는 다음사인신호로 구성된 제어신호를 발생하는 단계(d2)를 포함하는 가변장 복호화 방법.
  21. 제20항에 있어서, 상기 단계(d2)는 N-비트데이타의 비트갯수 N을 갖는 상기 다음사인신호를 제어신호로 발생하는 단계를 더 포함하는 가변장 복호화 방법.
  22. 제13항에 있어서, 상기 단계(e)는 상기 단계(c)에서 출력되는 N-비트데이타와 상기 단계(d)에서 출력되는 N-비트 데이타에 의한 복수개의 입력조합들의 개별 값들에 따라 각 그룹들에 개별적으로 대응하는 복수개의 심볼들을 발생하는 단계(e1); 및 상기 단계(c)에 의해 발생된 선택신호에 따라 상기 단계(e1)에 의해 발생된 복수개의 심볼들중의 하나를 가변장복호화에 의한 심볼로 선택하는 단계(e2)를 포함하는 가변장 복호화 방법.
KR1019940024148A 1994-09-26 1994-09-26 가변장복호화방법 및 그 장치 KR0152035B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940024148A KR0152035B1 (ko) 1994-09-26 1994-09-26 가변장복호화방법 및 그 장치
JP24482095A JP3021329B2 (ja) 1994-09-26 1995-09-22 可変長復号化方法及びその装置
CN95118666A CN1119867C (zh) 1994-09-26 1995-09-26 可变长译码方法及其装置
US08/536,305 US5598155A (en) 1994-09-26 1995-09-26 Variable length decoding method and apparatus
DE69524022T DE69524022T2 (de) 1994-09-26 1995-09-26 Verfahren und Vorrichtung zur Dekodierung mit variablen Längen
EP19950306783 EP0703675B1 (en) 1994-09-26 1995-09-26 Variable length decoding method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024148A KR0152035B1 (ko) 1994-09-26 1994-09-26 가변장복호화방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR960013053A KR960013053A (ko) 1996-04-20
KR0152035B1 true KR0152035B1 (ko) 1998-10-15

Family

ID=19393442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024148A KR0152035B1 (ko) 1994-09-26 1994-09-26 가변장복호화방법 및 그 장치

Country Status (6)

Country Link
US (1) US5598155A (ko)
EP (1) EP0703675B1 (ko)
JP (1) JP3021329B2 (ko)
KR (1) KR0152035B1 (ko)
CN (1) CN1119867C (ko)
DE (1) DE69524022T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154011B1 (ko) * 1995-03-16 1998-11-16 배순훈 가변길이 복호화 장치
EP1312220A2 (de) * 2000-08-12 2003-05-21 Robert Bosch Gmbh Verfahren zur ganzzahligen approximation von transformationskoeffizienten sowie coder und decoder
US7091888B1 (en) * 2005-03-29 2006-08-15 Broadcom Corporation Run-level and command split FIFO storage approach in inverse quantization

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899149A (en) * 1986-02-28 1990-02-06 Gary Kahan Method of and apparatus for decoding Huffman or variable-length coees
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
US5181031A (en) * 1991-07-30 1993-01-19 Lsi Logic Corporation Method and apparatus for decoding huffman codes by detecting a special class
US5245338A (en) * 1992-06-04 1993-09-14 Bell Communications Research, Inc. High-speed variable-length decoder
JP3003894B2 (ja) * 1992-07-29 2000-01-31 三菱電機株式会社 可変長復号器
JP3136796B2 (ja) * 1992-09-24 2001-02-19 ソニー株式会社 可変長符号デコーダ
DE69329092T2 (de) * 1992-10-13 2001-03-22 Nec Corp., Tokio/Tokyo Huffman-Kode-Decodierungsschaltung

Also Published As

Publication number Publication date
KR960013053A (ko) 1996-04-20
JP3021329B2 (ja) 2000-03-15
EP0703675A2 (en) 1996-03-27
US5598155A (en) 1997-01-28
CN1119867C (zh) 2003-08-27
DE69524022T2 (de) 2002-06-06
EP0703675B1 (en) 2001-11-21
DE69524022D1 (de) 2002-01-03
CN1128440A (zh) 1996-08-07
JPH08204580A (ja) 1996-08-09
EP0703675A3 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
US5801650A (en) Decoding apparatus and method
US5675382A (en) Spatial compression and decompression for video
US5471207A (en) Compression of palettized images and binarization for bitwise coding of M-ary alphabets therefor
US6906647B2 (en) Method and apparatus for arithmetic coding, including probability estimation state table creation
JPH07240720A (ja) チャネル変調方法、誤り訂正方法、状態マシン生成方法、コーディング方法、チャネル変調装置、誤り訂正装置
EP0535571A2 (en) Modified Huffman encode/decode system with simplified decoding for imaging systems
US20040056787A1 (en) Method and apparatus for arithmetic coding and termination
KR100203246B1 (ko) 고속의 가변장복호화장치
EP0683568B1 (en) Decoding of Huffman Codes with MSB and LSB look-up tables
US5151949A (en) System and method employing multiple predictor sets to compress image data having different portions
JPH07212242A (ja) 可変長復号化器
JP2831888B2 (ja) Ｈｄｔｖ復号化器
US5706001A (en) Run-length decoding apparatus for use in a video signal decoding system
US6546053B1 (en) System and method for decoding signal and method of generating lookup table for using in signal decoding process
KR0152038B1 (ko) 상대 주소를 이용한 가변장 복호화 장치
JP4098187B2 (ja) 可変長コード復号化装置及び方法
JPH1065549A (ja) 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法
KR0152035B1 (ko) 가변장복호화방법 및 그 장치
US5751231A (en) Method and apparatus for run-length encoding using special long-run codes
GB2319689A (en) An entropy encoder using context modelling with data reordering
JP4537089B2 (ja) 可変長復号装置及び方法、並びにコンピュータプログラム及びコンピュータ可読記憶媒体
KR100448282B1 (ko) 가중치 블록을 이용한 균형 부호화 및 복호화 방법
US5185820A (en) System for compressing image data having blank lines
JP2934603B2 (ja) 可変長さコードの復号化方法及びその装置
JP4095454B2 (ja) データ復号装置及びデータ復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee