JPH07240720A - チャネル変調方法、誤り訂正方法、状態マシン生成方法、コーディング方法、チャネル変調装置、誤り訂正装置 - Google Patents
チャネル変調方法、誤り訂正方法、状態マシン生成方法、コーディング方法、チャネル変調装置、誤り訂正装置Info
- Publication number
- JPH07240720A JPH07240720A JP6229982A JP22998294A JPH07240720A JP H07240720 A JPH07240720 A JP H07240720A JP 6229982 A JP6229982 A JP 6229982A JP 22998294 A JP22998294 A JP 22998294A JP H07240720 A JPH07240720 A JP H07240720A
- Authority
- JP
- Japan
- Prior art keywords
- transition
- output
- input
- bits
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/4006—Conversion to or from arithmetic code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Multimedia (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Image Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【目的】 効率的・単純なバイナリコーダを提供する。
【構成】 エンコーダロジック４００は１つの有限状態
マシンからなり、同有限状態マシンは現在状態４０３と
入力ビット４０１とを受け取り、０個以上の出力ビット
４０２を出すとともに、次の状態を指定するビットも発
生する。この次状態の出力はフィードバックされ、次の
入力ビット４０１のための現在状態４０３となる。有限
状態マシンの各状態は１つ遷移ペアを有する。入力ビッ
トの値に応じて該当状態の遷移ペアの一方の遷移が選ば
れ、それに関係付けられたビットストリーム（４０２）
が送出される。この出力ビットストリームは例えば、入
力ビットストリーム（４０１）にチャネルコード化、圧
縮または誤り訂正コード化の１つあるいは２つ以上の処
理を施したものである。
マシンからなり、同有限状態マシンは現在状態４０３と
入力ビット４０１とを受け取り、０個以上の出力ビット
４０２を出すとともに、次の状態を指定するビットも発
生する。この次状態の出力はフィードバックされ、次の
入力ビット４０１のための現在状態４０３となる。有限
状態マシンの各状態は１つ遷移ペアを有する。入力ビッ
トの値に応じて該当状態の遷移ペアの一方の遷移が選ば
れ、それに関係付けられたビットストリーム（４０２）
が送出される。この出力ビットストリームは例えば、入
力ビットストリーム（４０１）にチャネルコード化、圧
縮または誤り訂正コード化の１つあるいは２つ以上の処
理を施したものである。
Description
【０００１】
【産業上の利用分野】本発明はデータ圧縮、特にバイナ
リ・エントロピー・コーダの分野に関する。より具体的
には、本発明はチャネル変調や誤り訂正と、それに関連
した状態マシンの分野に関する。
リ・エントロピー・コーダの分野に関する。より具体的
には、本発明はチャネル変調や誤り訂正と、それに関連
した状態マシンの分野に関する。
【０００２】
【従来の技術】データ圧縮は、大量のデータの記憶及び
伝送のための非常に有用なツールである。例えば、文書
のファクシミリ伝送のような画像伝送に必要な時間は、
圧縮を利用して画像の伝送に必要なビット数を減らす
と、飛躍的に減少する。従来より、多様なデータ圧縮技
術がある。
伝送のための非常に有用なツールである。例えば、文書
のファクシミリ伝送のような画像伝送に必要な時間は、
圧縮を利用して画像の伝送に必要なビット数を減らす
と、飛躍的に減少する。従来より、多様なデータ圧縮技
術がある。
【０００３】どの圧縮装置も、ある対応した伸長装置と
関係付けられている。通常、圧縮装置が分かれば、使用
すべき伸長装置を推定できる。圧縮装置でエンコーディ
ングを行なうために使用されるアルゴリズムは、圧縮文
書の一部として送されるか、あるいは、伸長装置側で推
定可能でなければならない。
関係付けられている。通常、圧縮装置が分かれば、使用
すべき伸長装置を推定できる。圧縮装置でエンコーディ
ングを行なうために使用されるアルゴリズムは、圧縮文
書の一部として送されるか、あるいは、伸長装置側で推
定可能でなければならない。
【０００４】具体的に述べれば、エントロピー・コーデ
ィングにおいては、”入力”シンボルの系列＜ｔ1，ｔ
2，...,ｔm＞は通常、データのサンプルまたは量子化さ
れた誤差値であるが、これらは”出力”符号語の系列＜
ｓ1，ｓ2,...,ｓn＞によって確定的に置き換え可能であ
り、これは次の時間関数で示される。
ィングにおいては、”入力”シンボルの系列＜ｔ1，ｔ
2，...,ｔm＞は通常、データのサンプルまたは量子化さ
れた誤差値であるが、これらは”出力”符号語の系列＜
ｓ1，ｓ2,...,ｓn＞によって確定的に置き換え可能であ
り、これは次の時間関数で示される。
【０００５】
【数１】
【０００６】したがって、確定的な逆（再生）関数が存
在する。すなわち
在する。すなわち
【０００７】
【数２】
【０００８】この種のエントロピーコードｆは、瞬時プ
ロダクションルール（instantaneousproduction rule
s）の集合に基づいて作ることができる。これらルール
のそれぞれを適用した結果として、０個または１個以上
の出力トークンからなる順序系列（ordered sequence）
が生成される。ただし、出力トークン数は通常、１個以
上である。
ロダクションルール（instantaneousproduction rule
s）の集合に基づいて作ることができる。これらルール
のそれぞれを適用した結果として、０個または１個以上
の出力トークンからなる順序系列（ordered sequence）
が生成される。ただし、出力トークン数は通常、１個以
上である。
【０００９】ある種の圧縮装置においては、入力ファイ
ルもしくはデータセットは、デシジョンモデル（decisi
on model）の支配下でデシジョンの系列に変換される。
各デシジョンは、それに関係したある確率を持ち、この
確率に基づいて出力コードが生成されて圧縮ファイルに
追加される。これらのエンコーディング装置を実現する
ため、圧縮装置は３つのパーツ、すなわちデシジョンモ
デル、確率推定方法及びビットストリーム・ジェネレー
タ（bit-stream generator）を持つ。デシジョンモデル
は、入力データを受け取り、それをデシジョンの集合に
変換する。圧縮装置は、このデジジョン集合をデータを
エンコードするために用いる。確率推定方法は、各デシ
ジョンの確率の推定値を生成するための手続き（プロシ
ージャ）である。ビットストリーム・ジェネレータは、
圧縮データセットもしくは圧縮ファイルとなる出力コー
ドを生成するための、最終的なビットストリーム・エン
コーディングを行なう。圧縮は、デシジョンモデルまた
は確率推定方法の一方で、あるいは、その両方で、効果
的に行なうことができる。
ルもしくはデータセットは、デシジョンモデル（decisi
on model）の支配下でデシジョンの系列に変換される。
各デシジョンは、それに関係したある確率を持ち、この
確率に基づいて出力コードが生成されて圧縮ファイルに
追加される。これらのエンコーディング装置を実現する
ため、圧縮装置は３つのパーツ、すなわちデシジョンモ
デル、確率推定方法及びビットストリーム・ジェネレー
タ（bit-stream generator）を持つ。デシジョンモデル
は、入力データを受け取り、それをデシジョンの集合に
変換する。圧縮装置は、このデジジョン集合をデータを
エンコードするために用いる。確率推定方法は、各デシ
ジョンの確率の推定値を生成するための手続き（プロシ
ージャ）である。ビットストリーム・ジェネレータは、
圧縮データセットもしくは圧縮ファイルとなる出力コー
ドを生成するための、最終的なビットストリーム・エン
コーディングを行なう。圧縮は、デシジョンモデルまた
は確率推定方法の一方で、あるいは、その両方で、効果
的に行なうことができる。
【００１０】広く利用されている圧縮法の一つが、算術
コーディングである。算術コーディングは、データのス
トリング（すなわち”メッセージ”）を、元のメッセー
ジを復元できるようにコードストリングに変換するもの
で、エンコーディング及びデコーディングのアルゴリズ
ムは、このコードストリングに対して算術演算を行な
う。算術エンコーディングに関しては、Ｇlenn Ｇ.Ｌan
gdon，Ｊr.，”ＡnＩntroductionto Ａrithmetic Ｃod
ing”,ＩＢＭ Ｊournal of Ｒesearch andＤevelopmen
t，Ｖol.２８，no.２，（Ｍarch １９８４）を参照され
たい。
コーディングである。算術コーディングは、データのス
トリング（すなわち”メッセージ”）を、元のメッセー
ジを復元できるようにコードストリングに変換するもの
で、エンコーディング及びデコーディングのアルゴリズ
ムは、このコードストリングに対して算術演算を行な
う。算術エンコーディングに関しては、Ｇlenn Ｇ.Ｌan
gdon，Ｊr.，”ＡnＩntroductionto Ａrithmetic Ｃod
ing”,ＩＢＭ Ｊournal of Ｒesearch andＤevelopmen
t，Ｖol.２８，no.２，（Ｍarch １９８４）を参照され
たい。
【００１１】算術コーディングにおいては、メッセージ
を表わすコードは０と１の間の数の１つの区間（interv
al）によって表現される。メッセージ中のシンボルの数
が増加するにつれて、メッセージを表わす区間が小さく
なるので、その区間を表わすのに必要なビット数が増加
する。最初は、メッセージの区間は０と１の間である
［０，１）。メッセージの各シンボルが処理されるにし
たがい、その区間はシンボルの確率に応じて狭められ
る。
を表わすコードは０と１の間の数の１つの区間（interv
al）によって表現される。メッセージ中のシンボルの数
が増加するにつれて、メッセージを表わす区間が小さく
なるので、その区間を表わすのに必要なビット数が増加
する。最初は、メッセージの区間は０と１の間である
［０，１）。メッセージの各シンボルが処理されるにし
たがい、その区間はシンボルの確率に応じて狭められ
る。
【００１２】例えば、図１においてシンボル（ここでは
文字で表わされている）z，y，x，w，v，u に0.2，0.
3，0.1，0.2，0.1，0.1の確率が割り当てられている。
これらの確率は、つぎに［0，1.0）の範囲（range）に
マッピングされ、その結果、図１に示す範囲が得られ
る。図１において、シンボルｚは０.２の確率を表わす
範囲［0，0.2）を割り当てられ、シンボルｕはシンボル
の確率範囲の上限及びｕの確率０．１を表わす範囲［.
9，1.0）を割り当てられている。
文字で表わされている）z，y，x，w，v，u に0.2，0.
3，0.1，0.2，0.1，0.1の確率が割り当てられている。
これらの確率は、つぎに［0，1.0）の範囲（range）に
マッピングされ、その結果、図１に示す範囲が得られ
る。図１において、シンボルｚは０.２の確率を表わす
範囲［0，0.2）を割り当てられ、シンボルｕはシンボル
の確率範囲の上限及びｕの確率０．１を表わす範囲［.
9，1.0）を割り当てられている。
【００１３】圧縮を可能にするためには、出現頻度の高
いシンボルに大きな確率値が割り当てられる。確率範囲
が割り当てられたならば、シンボルをエンコードして圧
縮することができる。最初の範囲もしくは区間は［0，
1）に設定される。圧縮すべきメッセージの最初のシン
ボルが出現した後、範囲はそのシンボルの確率に比例し
て狭められる。
いシンボルに大きな確率値が割り当てられる。確率範囲
が割り当てられたならば、シンボルをエンコードして圧
縮することができる。最初の範囲もしくは区間は［0，
1）に設定される。圧縮すべきメッセージの最初のシン
ボルが出現した後、範囲はそのシンボルの確率に比例し
て狭められる。
【００１４】図２において、範囲［0，1）が初めに示さ
れている。シンボルｙが出現した後、範囲はｙの確率に
比例した大きさの新しい区間まで縮減される。換言すれ
ば、範囲または区間はその最初の値に設定されるのでは
なく、範囲は今出現したシンボルの確率に従って設定さ
れる。ｙの確率は０.３であり、［0.2，0.5）の範囲を
持つので、エンコーディングが行なわれる更新後範囲は
［0.2，0.5）であり、したがって、次のシンボルの出現
確率にはその前のシンボル（すなわちｙ）の確率の影響
が含まれる。よって、シンボルの確率の全部の総計は、
シンボルｙの出現前の０から１の範囲でなく、０.２か
ら０.５の範囲となる。同様に、次のシンボルｚは、確
率０.２と範囲［0，0.2）を有するが、その出現後は、
区間はｚの確率に比例して［0.2，0.26）まで減少し、
その結果、その次のシンボルの確率範囲は、前のシンボ
ルｙ，ｚの影響を考慮して、０.２から０.２６の区間よ
り選ばれる。
れている。シンボルｙが出現した後、範囲はｙの確率に
比例した大きさの新しい区間まで縮減される。換言すれ
ば、範囲または区間はその最初の値に設定されるのでは
なく、範囲は今出現したシンボルの確率に従って設定さ
れる。ｙの確率は０.３であり、［0.2，0.5）の範囲を
持つので、エンコーディングが行なわれる更新後範囲は
［0.2，0.5）であり、したがって、次のシンボルの出現
確率にはその前のシンボル（すなわちｙ）の確率の影響
が含まれる。よって、シンボルの確率の全部の総計は、
シンボルｙの出現前の０から１の範囲でなく、０.２か
ら０.５の範囲となる。同様に、次のシンボルｚは、確
率０.２と範囲［0，0.2）を有するが、その出現後は、
区間はｚの確率に比例して［0.2，0.26）まで減少し、
その結果、その次のシンボルの確率範囲は、前のシンボ
ルｙ，ｚの影響を考慮して、０.２から０.２６の区間よ
り選ばれる。
【００１５】デコーディングの場合、エンコーディング
プロセスで用いられた区間の大きさはシンボル群中の一
つのシンボルの確率範囲を示しているので、エンコーデ
ィングに用いられた各シンボルの範囲を利用して、シン
ボルを容易に抽出することができる。例えば、最終の区
間が［0.23，0.236）だとすると、この最終の区間はｙ
の範囲［0.2，0.5）の範囲内に完全に含まれているの
で、最初のシンボルはｙであると判断できる。エンコー
ダと同じプロセスを使用し、ｙが分かると最初の区間
［0，1）は［0.2，0.5）に更新され、そして更新後の範
囲［0.2，0.26）は最終の区間［0.23，0.236）を包含す
る。このプロセスは、全てのシンボルがデコードされる
まで続く。
プロセスで用いられた区間の大きさはシンボル群中の一
つのシンボルの確率範囲を示しているので、エンコーデ
ィングに用いられた各シンボルの範囲を利用して、シン
ボルを容易に抽出することができる。例えば、最終の区
間が［0.23，0.236）だとすると、この最終の区間はｙ
の範囲［0.2，0.5）の範囲内に完全に含まれているの
で、最初のシンボルはｙであると判断できる。エンコー
ダと同じプロセスを使用し、ｙが分かると最初の区間
［0，1）は［0.2，0.5）に更新され、そして更新後の範
囲［0.2，0.26）は最終の区間［0.23，0.236）を包含す
る。このプロセスは、全てのシンボルがデコードされる
まで続く。
【００１６】バイナリ算術コーダは算術コーディング装
置の一種である。バイナリ算術コーディング装置におい
ては、シンボル集合からのシンボルの選択をバイナリデ
シジョンの系列としてエンコードできる。バイナリ算術
コーダの一例をあげれば、ＩＢＭ社（Ｉnternational
Ｂusiness Ｍachines；Ａrmonk，Ｎew Ｙork）で開発さ
れた”Ｑ-コーダ”がある。Ｑコーダは固定精度演算と
再正規化処理を使用し、この再正規化プロセスにおい
て、コードストリング及び区間は、固定精度表現に許容
される範囲内に値を納めるため、必要に応じ再正規化さ
れる。また、区間をシンボルのコーディングを反映する
ようスケーリングするための乗算を行なう必要をなくす
ため、乗算の代わりに近似値が用いられる。従来、圧縮
ビットストリームは、非損失性帯域幅制限チャネル（lo
ssless bandwidth limitedchannel）により送られるよ
うに特徴付けられることが多い。そして、この圧縮ビッ
トストリームは受信されてデコードされる。しかし、実
際にはチャネルは損失性であるのが普通である。したが
って、何等かの種類の誤り訂正エンコーディングとチャ
ネル変調が行なわれる。従来、これらの動作は別々の動
作であった。
置の一種である。バイナリ算術コーディング装置におい
ては、シンボル集合からのシンボルの選択をバイナリデ
シジョンの系列としてエンコードできる。バイナリ算術
コーダの一例をあげれば、ＩＢＭ社（Ｉnternational
Ｂusiness Ｍachines；Ａrmonk，Ｎew Ｙork）で開発さ
れた”Ｑ-コーダ”がある。Ｑコーダは固定精度演算と
再正規化処理を使用し、この再正規化プロセスにおい
て、コードストリング及び区間は、固定精度表現に許容
される範囲内に値を納めるため、必要に応じ再正規化さ
れる。また、区間をシンボルのコーディングを反映する
ようスケーリングするための乗算を行なう必要をなくす
ため、乗算の代わりに近似値が用いられる。従来、圧縮
ビットストリームは、非損失性帯域幅制限チャネル（lo
ssless bandwidth limitedchannel）により送られるよ
うに特徴付けられることが多い。そして、この圧縮ビッ
トストリームは受信されてデコードされる。しかし、実
際にはチャネルは損失性であるのが普通である。したが
って、何等かの種類の誤り訂正エンコーディングとチャ
ネル変調が行なわれる。従来、これらの動作は別々の動
作であった。
【００１７】一般的に使用されるもう１つのコードセッ
トは拘束（constrained）チャネルコードと呼ばれる。
チャネルコードの１種がランレングス制限コード（runl
ength limited code；ＲＬＬ codes）である。ＲＬＬコ
ードは、ディスクドライブにおいて、特に生データが磁
気トラックに書き込まれる時に、しばしば採用される。
ＲＬＬコードに非常によく似たコードも、デジタル磁気
テープやＣＤ−ＲＯＭ、光ディスク、さらには光ファイ
バーケーブルにおいて使用される。これらのケースで
は、１群の任意２進数が、それより長い２進数の系列に
変換されるが、これには０と１のビットのパターンにつ
いていくつかの拘束条件がある。基本的なＲＬＬコード
の場合、その拘束条件は”１”ビットの後には必ずｄ個
以上ｋ個以下の”０”ビットが続くというものである。
かかるフォーマットに従ったコードは、普通、ＲＬＬ
（d，k）コードと呼ばれる。例えば、１に続いて１個以
上７個以下の”０”ビットが続くコードはＲＬＬ(1，
7）コードと呼ばれる。このようなコードについて米国
特許第４,４１３,２５１号（" Ｍethod andＡpparatus
for Ｇenerating a Ｎoiseless Ｓliding Ｂlock Ｃode
for a(1，7) Ｃhannel with Ｒate 2／3", Ａdler外）
に述べられている。このＡdlerの特許では、（1，8）コ
ードと（2，7）コードにも言及している。
トは拘束（constrained）チャネルコードと呼ばれる。
チャネルコードの１種がランレングス制限コード（runl
ength limited code；ＲＬＬ codes）である。ＲＬＬコ
ードは、ディスクドライブにおいて、特に生データが磁
気トラックに書き込まれる時に、しばしば採用される。
ＲＬＬコードに非常によく似たコードも、デジタル磁気
テープやＣＤ−ＲＯＭ、光ディスク、さらには光ファイ
バーケーブルにおいて使用される。これらのケースで
は、１群の任意２進数が、それより長い２進数の系列に
変換されるが、これには０と１のビットのパターンにつ
いていくつかの拘束条件がある。基本的なＲＬＬコード
の場合、その拘束条件は”１”ビットの後には必ずｄ個
以上ｋ個以下の”０”ビットが続くというものである。
かかるフォーマットに従ったコードは、普通、ＲＬＬ
（d，k）コードと呼ばれる。例えば、１に続いて１個以
上７個以下の”０”ビットが続くコードはＲＬＬ(1，
7）コードと呼ばれる。このようなコードについて米国
特許第４,４１３,２５１号（" Ｍethod andＡpparatus
for Ｇenerating a Ｎoiseless Ｓliding Ｂlock Ｃode
for a(1，7) Ｃhannel with Ｒate 2／3", Ａdler外）
に述べられている。このＡdlerの特許では、（1，8）コ
ードと（2，7）コードにも言及している。
【００１８】広く使用されているＲＬＬコードはＭＦＭ
（Ｍodified ＦrequencyＭodulation）と呼ばれる。Ｍ
ＦＭはＲＬＬ（1，3）コードであるので、すべての”
１”の後に１個以上３個以下の０が続く系列を生成す
る。これらの拘束チャネルコードを使用するのが一般的
であり、また、より多くの情報をディスクに記憶させる
ことが可能になる。
（Ｍodified ＦrequencyＭodulation）と呼ばれる。Ｍ
ＦＭはＲＬＬ（1，3）コードであるので、すべての”
１”の後に１個以上３個以下の０が続く系列を生成す
る。これらの拘束チャネルコードを使用するのが一般的
であり、また、より多くの情報をディスクに記憶させる
ことが可能になる。
【００１９】チャネル変調に使用されているチャネルコ
ードは、一定レートで出力を生成する。換言するなら
ば、そのようなコードを用いるエンコーダは、一定数の
任意の入力ビットを受け取って、それより多い一定数の
拘束（constrained）ビットを生成する。従来技術は一
定長の出力ビットストリームしか出力できないという制
約があるため、これらのチャネルコードは、可能な拘束
された系列の全部は利用できない。よって、より多くの
出力コードストリームを使用し、かつ技術的に実現可能
なコードを提供できれば好都合である。
ードは、一定レートで出力を生成する。換言するなら
ば、そのようなコードを用いるエンコーダは、一定数の
任意の入力ビットを受け取って、それより多い一定数の
拘束（constrained）ビットを生成する。従来技術は一
定長の出力ビットストリームしか出力できないという制
約があるため、これらのチャネルコードは、可能な拘束
された系列の全部は利用できない。よって、より多くの
出力コードストリームを使用し、かつ技術的に実現可能
なコードを提供できれば好都合である。
【００２０】ある種の用途には、データ圧縮とチャネル
変調の両方の機能が必要とされる。しかし従来は、これ
らの機能が別々のユニットによって実現されている。そ
のために、ハードウエアが余分に必要となり、また、余
分な諸資源が必要となることもある。そのため、データ
圧縮とチャネルコーディングの機能を同一の機能ユニッ
トで同時に実現することにより、所要ハードウエアを減
らせるならば好都合である。
変調の両方の機能が必要とされる。しかし従来は、これ
らの機能が別々のユニットによって実現されている。そ
のために、ハードウエアが余分に必要となり、また、余
分な諸資源が必要となることもある。そのため、データ
圧縮とチャネルコーディングの機能を同一の機能ユニッ
トで同時に実現することにより、所要ハードウエアを減
らせるならば好都合である。
【００２１】データは、圧縮されるだけでなく、ノイズ
の多いチャネルにより伝送した後に誤り訂正ができるよ
うにエンコードされることが多い。衛星回線やディスク
ドライブを含め、およそどのようなデジタルチャネルに
おいても、ノイズは発生する。誤り訂正コーディングで
は、初めの任意ビットストリームは、その誤りの検出・
訂正を可能にする条件を満足するような方法でビット数
が増加させられる。これはランレングス制限チャネル
（run length limited channel）用のコーディングと同
様であるが、拘束条件は相違する。誤り訂正とデータ圧
縮の機能も、通常、別々の機能ユニットによって実施さ
れる。したがって、データ圧縮と誤り訂正を同一の機能
ユニットによって同時に実施させるのが、所要ハードウ
エアの削減手段として有益である。
の多いチャネルにより伝送した後に誤り訂正ができるよ
うにエンコードされることが多い。衛星回線やディスク
ドライブを含め、およそどのようなデジタルチャネルに
おいても、ノイズは発生する。誤り訂正コーディングで
は、初めの任意ビットストリームは、その誤りの検出・
訂正を可能にする条件を満足するような方法でビット数
が増加させられる。これはランレングス制限チャネル
（run length limited channel）用のコーディングと同
様であるが、拘束条件は相違する。誤り訂正とデータ圧
縮の機能も、通常、別々の機能ユニットによって実施さ
れる。したがって、データ圧縮と誤り訂正を同一の機能
ユニットによって同時に実施させるのが、所要ハードウ
エアの削減手段として有益である。
【００２２】後述のように、本発明は、常に２つの値
（すなわちｙｅｓまたはｎｏ）をとるデシジョン（deci
sion）を生成するデシジョンモデルを用いるバイナリ・
エントロピー・コーダを提供する。本発明はまた、固定
長ビットストリングではない出力トークン（token）を
採用する。特に、本発明は、大部分のデシジョンを１ビ
ット未満でエンコードする。
（すなわちｙｅｓまたはｎｏ）をとるデシジョン（deci
sion）を生成するデシジョンモデルを用いるバイナリ・
エントロピー・コーダを提供する。本発明はまた、固定
長ビットストリングではない出力トークン（token）を
採用する。特に、本発明は、大部分のデシジョンを１ビ
ット未満でエンコードする。
【００２３】本発明はまた、チャネルコーディング（ch
annel coding）を行なうための有限状態マシンを提供す
る。本発明のもう１つの有限状態マシンは誤り訂正コー
ディングを行なう。チャネルコーディングと圧縮を１つ
の有限状態マシンを用いて行なうことも可能である。
annel coding）を行なうための有限状態マシンを提供す
る。本発明のもう１つの有限状態マシンは誤り訂正コー
ディングを行なう。チャネルコーディングと圧縮を１つ
の有限状態マシンを用いて行なうことも可能である。
【００２４】
【発明が解決しようとする課題】以上、従来技術に関連
し、その解決すべき問題点ないし解決すべき技術的課題
について述べたが、それらは本発明の解決しようとする
課題に含まれる。これ以外の本発明の解決する課題につ
いては、以下の説明から明白になろう。
し、その解決すべき問題点ないし解決すべき技術的課題
について述べたが、それらは本発明の解決しようとする
課題に含まれる。これ以外の本発明の解決する課題につ
いては、以下の説明から明白になろう。
【００２５】
【課題を解決するための手段】本発明は複数の状態を持
つ状態マシンを包含する。各状態は少なくとも一つの遷
移ペア（transition pair）を持つ。遷移ペアの各要素
は、出力されるコードを表わす０ビット以上と、次に進
むべき状態の識別子とを発生する。遷移ペアは、圧縮す
べきデータに関する確率と、そのデータがその確率以内
にあるか否かとに関連したｙｅｓ／ｎｏ応答に対して出
力を返す。
つ状態マシンを包含する。各状態は少なくとも一つの遷
移ペア（transition pair）を持つ。遷移ペアの各要素
は、出力されるコードを表わす０ビット以上と、次に進
むべき状態の識別子とを発生する。遷移ペアは、圧縮す
べきデータに関する確率と、そのデータがその確率以内
にあるか否かとに関連したｙｅｓ／ｎｏ応答に対して出
力を返す。
【００２６】本発明は、確率値に応じて状態マシンの現
在状態における遷移ペアをサーチするための装置及び方
法も包含する。本発明は、確率推定値に応じて０ビット
以上を出力し次の状態へ遷移する。
在状態における遷移ペアをサーチするための装置及び方
法も包含する。本発明は、確率推定値に応じて０ビット
以上を出力し次の状態へ遷移する。
【００２７】本発明は、チャネルコーディング、誤り訂
正、あるいはその両方を、１つの有限状態マシンを使用
して行なうための装置及び方法を包含する。この本発明
の有限状態マシンは、チャネル変調（channel modulati
on）とデータ圧縮とを同時に行なうように、誤り訂正と
データ圧縮とを同時に行なうように、あるいは誤り訂正
とチャネル変調とを同時に行なうように、設計すること
ができる。このような有限状態マシンを自動的に生成す
る方法も本発明に包含される。
正、あるいはその両方を、１つの有限状態マシンを使用
して行なうための装置及び方法を包含する。この本発明
の有限状態マシンは、チャネル変調（channel modulati
on）とデータ圧縮とを同時に行なうように、誤り訂正と
データ圧縮とを同時に行なうように、あるいは誤り訂正
とチャネル変調とを同時に行なうように、設計すること
ができる。このような有限状態マシンを自動的に生成す
る方法も本発明に包含される。
【００２８】
【作用】本発明によれば、効率的かつ実現容易なバイナ
リコーディング手段を提供することができる。本発明に
よれば、バイナリデシジョンによって表現されたデータ
の圧縮・伸長のための単純かつ安価なエンコーディング
・デコーディング装置及びその方法を提供することがで
きる。本発明によれば、適切に設計した１つの有限状態
マシンを用いることにより、チャネルコード化、データ
圧縮または誤り訂正コード化の１つまたは２つ以上を組
み合わせた動作を単一機能ユニット上で同時に実行する
ことが可能であり、動作速度の向上と所要ハードウエア
の削減等を達成できる。そして、本発明によれば、その
ような有限状態マシンを自動的に生成することができ
る。これ以外の本発明の特徴ないし利益は、以下の詳細
な説明において明白となろう。
リコーディング手段を提供することができる。本発明に
よれば、バイナリデシジョンによって表現されたデータ
の圧縮・伸長のための単純かつ安価なエンコーディング
・デコーディング装置及びその方法を提供することがで
きる。本発明によれば、適切に設計した１つの有限状態
マシンを用いることにより、チャネルコード化、データ
圧縮または誤り訂正コード化の１つまたは２つ以上を組
み合わせた動作を単一機能ユニット上で同時に実行する
ことが可能であり、動作速度の向上と所要ハードウエア
の削減等を達成できる。そして、本発明によれば、その
ような有限状態マシンを自動的に生成することができ
る。これ以外の本発明の特徴ないし利益は、以下の詳細
な説明において明白となろう。
【００２９】
【実施例】以下、本発明によるバイナリデシジョンのコ
ーディングのための方法及び装置について述べる。チャ
ネル変調と誤り訂正を行なうための方法及び装置につい
ても述べる。以下の記述において、ビット数やトークン
等、様々な詳細例を示すが、これは本発明の好適実施例
を十分理解させるためのものである。このような詳細例
によらずに本発明を実施し得ることは当業者にとって明
白であろう。また、必要以上に本発明を難解にしないた
め、周知の回路はブロック図で示されており、詳細は省
略されている。
ーディングのための方法及び装置について述べる。チャ
ネル変調と誤り訂正を行なうための方法及び装置につい
ても述べる。以下の記述において、ビット数やトークン
等、様々な詳細例を示すが、これは本発明の好適実施例
を十分理解させるためのものである。このような詳細例
によらずに本発明を実施し得ることは当業者にとって明
白であろう。また、必要以上に本発明を難解にしないた
め、周知の回路はブロック図で示されており、詳細は省
略されている。
【００３０】図３は本発明によって利用されるデータ圧
縮及び伸長のための装置をブロック図で表わしている。
データ１００はバイナリデシジョンモデル（ＢＤＭ）１
１０に入力される。ＢＤＭ１１０は入力データストリー
ム（例えば入力ファイル）をバイナリデシジョンの集合
または系列に変換する。なお、本発明に用いられるデー
タモデルは全てのイベントをバイナリデシジョンとして
表現する。ＢＤＭ１１０は各バイナリデシジョンのため
のコンテキスト（context）も与える。
縮及び伸長のための装置をブロック図で表わしている。
データ１００はバイナリデシジョンモデル（ＢＤＭ）１
１０に入力される。ＢＤＭ１１０は入力データストリー
ム（例えば入力ファイル）をバイナリデシジョンの集合
または系列に変換する。なお、本発明に用いられるデー
タモデルは全てのイベントをバイナリデシジョンとして
表現する。ＢＤＭ１１０は各バイナリデシジョンのため
のコンテキスト（context）も与える。
【００３１】バイナリデシジョンの系列及びそれに関す
るコンテキストがＢＤＭ１１０から確率推定モジュール
（ＰＥＭ）１１５へ出力される。ＰＥＭ１１５は、その
コンテキストを利用して各バイナリデシジョンに対する
確率推定値を生成する。実際の確率推定値はＰクラスと
呼ばれるクラスによって表現される。各Ｐクラスは、あ
る範囲の確率に対して用いられる。本発明においては、
数ビットを使って正確な数値確率を指定するのではな
く、各Ｐクラスが１つの確率範囲のために使用される。
このようにして、確率がどのクラスの範囲にあるかを指
定するのに、ほんの僅かなビット数しか必要とされな
い。一実施例では、どのバイナリデシジョンも、少なく
とも５０％時間確率となるように決められている。こう
することで、本発明のコーダで用いられる全ての確率ク
ラスが５０パーセント以上の確率となることを保障す
る。すなわち、確率クラスは５０％を超える確率に対す
るものである。ＰＥＭ１１５は、バイナリデシジョン
（結果）がその確率の高い状態であるか否かも判定す
る。ＰＥＭ１１５によって生成された確率推定値（Ｐク
ラス）及びバイナリデシジョンの確率が高いか低いか
（likely or not）の判定結果が両方とも、エンコーダ
（コーダ）１２０へ出力される。ＰＥＭ１１５は、Ｐク
ラスをエンコーダ１２０へ渡した後、その確率推定値を
当該コンテキストにあわせて更新できる。
るコンテキストがＢＤＭ１１０から確率推定モジュール
（ＰＥＭ）１１５へ出力される。ＰＥＭ１１５は、その
コンテキストを利用して各バイナリデシジョンに対する
確率推定値を生成する。実際の確率推定値はＰクラスと
呼ばれるクラスによって表現される。各Ｐクラスは、あ
る範囲の確率に対して用いられる。本発明においては、
数ビットを使って正確な数値確率を指定するのではな
く、各Ｐクラスが１つの確率範囲のために使用される。
このようにして、確率がどのクラスの範囲にあるかを指
定するのに、ほんの僅かなビット数しか必要とされな
い。一実施例では、どのバイナリデシジョンも、少なく
とも５０％時間確率となるように決められている。こう
することで、本発明のコーダで用いられる全ての確率ク
ラスが５０パーセント以上の確率となることを保障す
る。すなわち、確率クラスは５０％を超える確率に対す
るものである。ＰＥＭ１１５は、バイナリデシジョン
（結果）がその確率の高い状態であるか否かも判定す
る。ＰＥＭ１１５によって生成された確率推定値（Ｐク
ラス）及びバイナリデシジョンの確率が高いか低いか
（likely or not）の判定結果が両方とも、エンコーダ
（コーダ）１２０へ出力される。ＰＥＭ１１５は、Ｐク
ラスをエンコーダ１２０へ渡した後、その確率推定値を
当該コンテキストにあわせて更新できる。
【００３２】エンコーダ１２０は、入力バイナリデシジ
ョンの発生確率に関する確率クラス及び可能性のあるイ
ベントが発生したか否かを示す１ビットの入力を受け取
るように接続されており、それに応答して、オリジナル
データ１００を表わす圧縮データストリームを生成す
る。エンコーダ１２０は、各入力に関して０ビット以上
を出力する。この圧縮データはネットワークまたは他の
データリンク（例えば通信回線）を介して送信され、あ
るいは単にメモリに格納される。例えば、圧縮データ１
２５はファクシミリ装置間のイメージ伝送に利用され
る。
ョンの発生確率に関する確率クラス及び可能性のあるイ
ベントが発生したか否かを示す１ビットの入力を受け取
るように接続されており、それに応答して、オリジナル
データ１００を表わす圧縮データストリームを生成す
る。エンコーダ１２０は、各入力に関して０ビット以上
を出力する。この圧縮データはネットワークまたは他の
データリンク（例えば通信回線）を介して送信され、あ
るいは単にメモリに格納される。例えば、圧縮データ１
２５はファクシミリ装置間のイメージ伝送に利用され
る。
【００３３】これと逆の処理がデータ伸長のために実行
されることにより、オリジナル入力データ１００の再生
（ある程度まで）が可能である。なお、ＰＥＭ１３５か
ら出される結果は、ＰＥＭ１１５に与えられた結果と同
一であることに注意されたい。オリジナルデータ１００
を正確に再生することも近似的に再生することもでき、
いずれであるかはＢＤＭ１１０，１４０によって決ま
る。デコーダ（codec）１３０は、圧縮出力１２５を受
け取るように接続される。ＢＤＭ１４０はコンテキスト
をＰＥＭ１３５に与える。ＰＥＭ１３５は、そのコンテ
キストをＢＤＭ１４０から受け取るように接続される。
このコンテキストに基づき、ＰＥＭ１３５は確率クラス
をデコーダ１３０に与え、デコーダ１３０はＰＥＭ１３
５から確率クラスを受け取るように接続される。この確
率クラス及び圧縮データに応答して、デコーダ１３０は
バイナリデシジョンがその高確率の状態であるか否かを
示す１ビットを出力する。換言すれば、デコーダ１３０
は、もっともらしいイベントの発生に対し１ビットの表
示を返す。ＰＥＭ１３５は、このビットをデコーダ１３
０より受け取るように接続され、このビットを用い、そ
れをもとに確率推定値を更新する。ＰＥＭ１３５はま
た、その結果をＢＤＭ１４０へ返す。ＢＤＭは返された
ビットを受け取るように接続され、返されたビットを用
いて、オリジナルデータ１００を生成し、また次のバイ
ナリデシジョンのためにコンテキストを更新する。
されることにより、オリジナル入力データ１００の再生
（ある程度まで）が可能である。なお、ＰＥＭ１３５か
ら出される結果は、ＰＥＭ１１５に与えられた結果と同
一であることに注意されたい。オリジナルデータ１００
を正確に再生することも近似的に再生することもでき、
いずれであるかはＢＤＭ１１０，１４０によって決ま
る。デコーダ（codec）１３０は、圧縮出力１２５を受
け取るように接続される。ＢＤＭ１４０はコンテキスト
をＰＥＭ１３５に与える。ＰＥＭ１３５は、そのコンテ
キストをＢＤＭ１４０から受け取るように接続される。
このコンテキストに基づき、ＰＥＭ１３５は確率クラス
をデコーダ１３０に与え、デコーダ１３０はＰＥＭ１３
５から確率クラスを受け取るように接続される。この確
率クラス及び圧縮データに応答して、デコーダ１３０は
バイナリデシジョンがその高確率の状態であるか否かを
示す１ビットを出力する。換言すれば、デコーダ１３０
は、もっともらしいイベントの発生に対し１ビットの表
示を返す。ＰＥＭ１３５は、このビットをデコーダ１３
０より受け取るように接続され、このビットを用い、そ
れをもとに確率推定値を更新する。ＰＥＭ１３５はま
た、その結果をＢＤＭ１４０へ返す。ＢＤＭは返された
ビットを受け取るように接続され、返されたビットを用
いて、オリジナルデータ１００を生成し、また次のバイ
ナリデシジョンのためにコンテキストを更新する。
【００３４】図３において、エンコーダ１２０及びデコ
ーダ１３０のためのＢＤＭ及びＰＥＭは、データを理解
して有効な確率推定値を生成するための装置及び方法を
提供する。なお、確率推定をするための多くの方法が存
在し、また、本発明は特定の確率推定機構を使用すべく
限定されるものではないことを理解すべきである。
ーダ１３０のためのＢＤＭ及びＰＥＭは、データを理解
して有効な確率推定値を生成するための装置及び方法を
提供する。なお、確率推定をするための多くの方法が存
在し、また、本発明は特定の確率推定機構を使用すべく
限定されるものではないことを理解すべきである。
【００３５】例えば、画像圧縮の場合、下に示すよう
に、処理済みの５画素の値（”Ｘ”）を用いて、もう一
つの画素値Ａを推定する５画素予測法（5-pel predicti
onmethod）によって、確率を決定することができる。 ＸＸ ＸＸＸＡ 。
に、処理済みの５画素の値（”Ｘ”）を用いて、もう一
つの画素値Ａを推定する５画素予測法（5-pel predicti
onmethod）によって、確率を決定することができる。 ＸＸ ＸＸＸＡ 。
【００３６】この方法は、３２（すなわち２5 、ただし
５は前画素数）個の確率推定値を保持し、実際の”コン
テキスト”（すなわち５個の処理済み画素値）に基づき
適当な推定値を選択することによって行なうことができ
る。個々の確率推定値は、それぞれの固有のコンテキス
トが出現した時にいつでも更新してよい。一実施例で
は、推定値はデシジョン毎に更新される。
５は前画素数）個の確率推定値を保持し、実際の”コン
テキスト”（すなわち５個の処理済み画素値）に基づき
適当な推定値を選択することによって行なうことができ
る。個々の確率推定値は、それぞれの固有のコンテキス
トが出現した時にいつでも更新してよい。一実施例で
は、推定値はデシジョン毎に更新される。
【００３７】ビットストリームジェネレータは、確率推
定マシンと組み合わされて単一のテーブルルックアップ
にまとめられる。本発明の唯一の必要条件は、ビットジ
ェネレータの入力がバイナリデシジョンと確率であるこ
とである。別の言い方をすると、エンコーダの入力はデ
シジョン・ペア（例えばｙｅｓ／ｎｏのデシジョン）ま
たは他のそれに代わる２コードの組み合わせのみであ
る。
定マシンと組み合わされて単一のテーブルルックアップ
にまとめられる。本発明の唯一の必要条件は、ビットジ
ェネレータの入力がバイナリデシジョンと確率であるこ
とである。別の言い方をすると、エンコーダの入力はデ
シジョン・ペア（例えばｙｅｓ／ｎｏのデシジョン）ま
たは他のそれに代わる２コードの組み合わせのみであ
る。
【００３８】かかる制約を満たし、全ての可能なデシジ
ョンがペアで発生する場合、ペアをなす両方のデシジョ
ンはそれに関連した確率を持つ。例えば、ｙｅｓ／ｎｏ
デシジョンの場合、”ｙｅｓ”はＰなる確率を有し、”
ｎｏ”は（１−Ｐ）なる確率を有する。通常、これらの
確率は１つのテーブルに格納されかつアクセスされる。
実際的には、各コンテキストの高確率の状態だけを記憶
しておくことにより、この推定テーブルのサイズを半分
にできる。換言すれば、Ｘが”ｙｅｓ”または”ｎｏ”
であり、Ｐが０と１の間の確率であるとして、（Ｐ，
Ｘ）のペアは(Ｐ′,Ｗ）のペアに置き換え可能である。
ここで、Ｗは”確率が高い”(likely）または”確率が
低い”（unlikely）であり、Ｐ′は０.５と１の間の確
率である。これが本好適実施例で採用される方法であ
り、ＰＥＭ１１５及びＰＥＭ１３５からエンコーダ１２
０及びデコーダ１３０が受け取った確率推定値は、最も
確率の高い状態（すなわち５０％を越える確率）に対す
る確率推定値を表わす。
ョンがペアで発生する場合、ペアをなす両方のデシジョ
ンはそれに関連した確率を持つ。例えば、ｙｅｓ／ｎｏ
デシジョンの場合、”ｙｅｓ”はＰなる確率を有し、”
ｎｏ”は（１−Ｐ）なる確率を有する。通常、これらの
確率は１つのテーブルに格納されかつアクセスされる。
実際的には、各コンテキストの高確率の状態だけを記憶
しておくことにより、この推定テーブルのサイズを半分
にできる。換言すれば、Ｘが”ｙｅｓ”または”ｎｏ”
であり、Ｐが０と１の間の確率であるとして、（Ｐ，
Ｘ）のペアは(Ｐ′,Ｗ）のペアに置き換え可能である。
ここで、Ｗは”確率が高い”(likely）または”確率が
低い”（unlikely）であり、Ｐ′は０.５と１の間の確
率である。これが本好適実施例で採用される方法であ
り、ＰＥＭ１１５及びＰＥＭ１３５からエンコーダ１２
０及びデコーダ１３０が受け取った確率推定値は、最も
確率の高い状態（すなわち５０％を越える確率）に対す
る確率推定値を表わす。
【００３９】なお、以下の説明に限ってではあるが、
「確率が高い（likely）」及び「確率が低い（unlikel
y）」という用語が、”ｙｅｓ”（Ｙ）及び”ｎｏ”
（Ｎ）という表記と同じ意味で用いられること、並び
に、”ＭＰＳ”及び”ＬＰＳ”が最高確率のシンボル及
び最低確率のシンボルと同じ意味で用いられることに留
意されたい。
「確率が高い（likely）」及び「確率が低い（unlikel
y）」という用語が、”ｙｅｓ”（Ｙ）及び”ｎｏ”
（Ｎ）という表記と同じ意味で用いられること、並び
に、”ＭＰＳ”及び”ＬＰＳ”が最高確率のシンボル及
び最低確率のシンボルと同じ意味で用いられることに留
意されたい。
【００４０】本発明のバイナリ・エントロピー・コーデ
ィング装置は多数の状態を持つ遷移マシンからなり、各
状態は合法的な遷移の１つ以上のペアを持つ。各遷移
は、それが発生した時に０ビット以上のストリングを発
生させ、かつ遷移マシンの次の遷移先の状態を遷移中に
発生させるように定義される。この遷移先状態から、遷
移マシンは次のシンボルの処理を続ける。本発明におい
ては、ＰＥＭ１１５が、ある状態のどの遷移ペアをとる
かを決定する。本好適実施例では、ＰＥＭ１１５（また
は１３５）は、確率推定値をエンコーダ１２０（または
デコーダ１３０）へ出力することによって、現在の状態
の合法的遷移ペアの中のどのペアを選ぶかを決定する。
ＢＤＭ１１０からのＹ／Ｎ入力によって、選択されたペ
アの２つの合法的遷移のいずれがコーディング中に行な
われるかが決まる。最終的に、エンコーダ１２０は、Ｂ
ＤＭからのＹ／Ｎ入力及びＰＥＭ１１５からの確率推定
値に従って、圧縮した入力データを表わすビットストリ
ームを出力する。デコーディング中には、圧縮ビットス
トリーム中のビット値によって、選択されたペアの２つ
の合法的遷移のいずれが行なわれるかが決まる。
ィング装置は多数の状態を持つ遷移マシンからなり、各
状態は合法的な遷移の１つ以上のペアを持つ。各遷移
は、それが発生した時に０ビット以上のストリングを発
生させ、かつ遷移マシンの次の遷移先の状態を遷移中に
発生させるように定義される。この遷移先状態から、遷
移マシンは次のシンボルの処理を続ける。本発明におい
ては、ＰＥＭ１１５が、ある状態のどの遷移ペアをとる
かを決定する。本好適実施例では、ＰＥＭ１１５（また
は１３５）は、確率推定値をエンコーダ１２０（または
デコーダ１３０）へ出力することによって、現在の状態
の合法的遷移ペアの中のどのペアを選ぶかを決定する。
ＢＤＭ１１０からのＹ／Ｎ入力によって、選択されたペ
アの２つの合法的遷移のいずれがコーディング中に行な
われるかが決まる。最終的に、エンコーダ１２０は、Ｂ
ＤＭからのＹ／Ｎ入力及びＰＥＭ１１５からの確率推定
値に従って、圧縮した入力データを表わすビットストリ
ームを出力する。デコーディング中には、圧縮ビットス
トリーム中のビット値によって、選択されたペアの２つ
の合法的遷移のいずれが行なわれるかが決まる。
【００４１】各状態は、合法的に発行可能なビットスト
リームの集合として記述することができる。送出された
ビットが適切に用意されている場合、遷移マシンの各遷
移も同様の集合として記述可能である。エンコーダ及び
デコーダに採用された各遷移ペアについては、遷移ペア
は互いに素であり、かつ状態に対応した集合に等しい和
集合を持つ。本発明において、この集合の和集合はすべ
ての可能性なバイナリ出力である。各遷移ペアに関連付
けられる確率範囲は、バイナリデシジョンを低ビットレ
ートでエンコーディングするように選ばれる。
リームの集合として記述することができる。送出された
ビットが適切に用意されている場合、遷移マシンの各遷
移も同様の集合として記述可能である。エンコーダ及び
デコーダに採用された各遷移ペアについては、遷移ペア
は互いに素であり、かつ状態に対応した集合に等しい和
集合を持つ。本発明において、この集合の和集合はすべ
ての可能性なバイナリ出力である。各遷移ペアに関連付
けられる確率範囲は、バイナリデシジョンを低ビットレ
ートでエンコーディングするように選ばれる。
【００４２】エンコーダ１２０は、エンコードすべきシ
ンボルに関連した確率（すなわち確率推定値）と、エン
コードすべきデータが確率推定モデルにより出力された
確率推定値で指定された確率範囲内であるか否か（すな
わち、そのデータが高確率の状態であるか否か）を示す
Ｙ／Ｎ信号を受け取る。この情報を用いて、エンコーダ
１２０はエンコード対象のシンボルを表わすビットスト
リング、すなわち当該シンボルの圧縮したものを出力す
る。
ンボルに関連した確率（すなわち確率推定値）と、エン
コードすべきデータが確率推定モデルにより出力された
確率推定値で指定された確率範囲内であるか否か（すな
わち、そのデータが高確率の状態であるか否か）を示す
Ｙ／Ｎ信号を受け取る。この情報を用いて、エンコーダ
１２０はエンコード対象のシンボルを表わすビットスト
リング、すなわち当該シンボルの圧縮したものを出力す
る。
【００４３】本発明の一実施例を下の表１に示す。
【００４４】
【表１】
【００４５】表１には、２状態コーダが示されている。
最初、コーダはＳ０状態である。コーダ（例えば図３の
エンコーダ１２０）は、確率推定モデル（例えば図３の
ＰＥＭ１１５）より一連の確率クラス’Ｐclass’（例
えば、ＰＣ1，ＰＣ2，ＰＣ3，ＰＣ4，...）及び、確か
らしさ’likely’(ＭＰＳ，ＬＰＳ，ＭＰＳ，ＭＰＳ）
もしくは（Ｙ，Ｎ，Ｙ，Ｙ）を受け取り、これによりコ
ーダは０ビット以上のビット系列を発生し、そして多
分、別の状態への遷移を生じる。 確率クラスはコーダ
に対し使用すべき列を指示する。この例では、確率クラ
スはコーダがＰ１とＰ２のいずれの列を使用すべきかを
指示する。
最初、コーダはＳ０状態である。コーダ（例えば図３の
エンコーダ１２０）は、確率推定モデル（例えば図３の
ＰＥＭ１１５）より一連の確率クラス’Ｐclass’（例
えば、ＰＣ1，ＰＣ2，ＰＣ3，ＰＣ4，...）及び、確か
らしさ’likely’(ＭＰＳ，ＬＰＳ，ＭＰＳ，ＭＰＳ）
もしくは（Ｙ，Ｎ，Ｙ，Ｙ）を受け取り、これによりコ
ーダは０ビット以上のビット系列を発生し、そして多
分、別の状態への遷移を生じる。 確率クラスはコーダ
に対し使用すべき列を指示する。この例では、確率クラ
スはコーダがＰ１とＰ２のいずれの列を使用すべきかを
指示する。
【００４６】例えば、２状態コーダが確率推定値の系列
＜Ｐ1，Ｐ2，Ｐ2，Ｐ2＞及びＹ／Ｎデシジョンの系列＜
Ｙ，Ｙ，Ｙ，Ｎ＞（すなわち、likely or unlikely）を
入力として受け取る場合、コーダはまず最初の入力（Ｐ
１）を受け取って第１行（Ｓ０）の第１列（”0.50＜P
＜0.64”）を選択し、その応答として”０ Ｓ０”を得
る。このケースでは、”０”が出力され、状態レジスタ
はＳ０状態のままである。コーダへの２番目の入力（Ｐ
２）は、第１行（Ｓ０）の第２列（”0.64≦Ｐ＜1”）
を選択させる。その結果、コーダは全くビットを出力せ
ず（”−”で示されている）、状態レジスタは（該当列
に示されているように）Ｓ１状態へ遷移する。同様に、
３番目の入力（Ｐ２）は第３行（Ｓ３）の第２列を選択
し、”０”を出力させ、状態レジスタをＳ０状態へ遷移
させる。最後に、４番目の入力（Ｐ２）は第２行（Ｓ
０）の第２列を選ばせるので、”１１”が出力され、状
態レジスタはＳ０状態にとどまる。したがって、この４
個の確率推定値（すなわち４個のデシジョン）の系列
は、１対１には対応しないが、４ビットの出力（”001
1”）を生成した。この例では、コード化後のシンボル
数が何等圧縮されなかったが、コーダが２０個の連続し
た確率Ｐ＝０.７のケースを受け取り、そしてＹデシジ
ョンが２０個連続した場合には、１０個の”０”が出力
されることになるので、２：１の圧縮をもたらす。
＜Ｐ1，Ｐ2，Ｐ2，Ｐ2＞及びＹ／Ｎデシジョンの系列＜
Ｙ，Ｙ，Ｙ，Ｎ＞（すなわち、likely or unlikely）を
入力として受け取る場合、コーダはまず最初の入力（Ｐ
１）を受け取って第１行（Ｓ０）の第１列（”0.50＜P
＜0.64”）を選択し、その応答として”０ Ｓ０”を得
る。このケースでは、”０”が出力され、状態レジスタ
はＳ０状態のままである。コーダへの２番目の入力（Ｐ
２）は、第１行（Ｓ０）の第２列（”0.64≦Ｐ＜1”）
を選択させる。その結果、コーダは全くビットを出力せ
ず（”−”で示されている）、状態レジスタは（該当列
に示されているように）Ｓ１状態へ遷移する。同様に、
３番目の入力（Ｐ２）は第３行（Ｓ３）の第２列を選択
し、”０”を出力させ、状態レジスタをＳ０状態へ遷移
させる。最後に、４番目の入力（Ｐ２）は第２行（Ｓ
０）の第２列を選ばせるので、”１１”が出力され、状
態レジスタはＳ０状態にとどまる。したがって、この４
個の確率推定値（すなわち４個のデシジョン）の系列
は、１対１には対応しないが、４ビットの出力（”001
1”）を生成した。この例では、コード化後のシンボル
数が何等圧縮されなかったが、コーダが２０個の連続し
た確率Ｐ＝０.７のケースを受け取り、そしてＹデシジ
ョンが２０個連続した場合には、１０個の”０”が出力
されることになるので、２：１の圧縮をもたらす。
【００４７】図３に見られるように、Ｙ／Ｎ応答が確率
推定モデル（ＰＥＭ）へ入力し、そしてＰＥＭがバイナ
リデシジョンをデータモデルへ出力し、そしてデータモ
デルが入力データの伸長したものを表わすデータを出力
する。
推定モデル（ＰＥＭ）へ入力し、そしてＰＥＭがバイナ
リデシジョンをデータモデルへ出力し、そしてデータモ
デルが入力データの伸長したものを表わすデータを出力
する。
【００４８】図４は本発明により実現されたコーダ／デ
コーダの他の実施例を示している。この実施例において
は、コーディングプロセスとデコーダィングプロセスに
それぞれ利用される２つのルックアップテーブル（例え
ば遷移状態マシン、遷移テーブル）を格納するために２
つのメモリ（図４では、それぞれＲＯＭ３００，３１０
として示されている）が用いられる。これらのメモリ
は、遷移の選択とデータの圧縮及び伸長の制御のために
利用される。
コーダの他の実施例を示している。この実施例において
は、コーディングプロセスとデコーダィングプロセスに
それぞれ利用される２つのルックアップテーブル（例え
ば遷移状態マシン、遷移テーブル）を格納するために２
つのメモリ（図４では、それぞれＲＯＭ３００，３１０
として示されている）が用いられる。これらのメモリ
は、遷移の選択とデータの圧縮及び伸長の制御のために
利用される。
【００４９】図４において、統計モデル（図３）からの
Ｙ／Ｎデシジョン３１５と確率３２０、それに状態レジ
スタ３３０に保持されているコーダ状態３２５が、ＲＯ
Ｍ３００に入力することにより、圧縮データビットスト
リーム及び次の状態の指示からなる適切な出力を選択す
る。伸長の場合、データレジスタ３７０から出る圧縮デ
ータ、確率３２０及びコーダ状態がＲＯＭ３１０内のル
ックアップテーブルにインデックスとして入力し、これ
に応答してＲＯＭ３１０はＹ／Ｎデシジョン及び次状態
の指示を出力する。
Ｙ／Ｎデシジョン３１５と確率３２０、それに状態レジ
スタ３３０に保持されているコーダ状態３２５が、ＲＯ
Ｍ３００に入力することにより、圧縮データビットスト
リーム及び次の状態の指示からなる適切な出力を選択す
る。伸長の場合、データレジスタ３７０から出る圧縮デ
ータ、確率３２０及びコーダ状態がＲＯＭ３１０内のル
ックアップテーブルにインデックスとして入力し、これ
に応答してＲＯＭ３１０はＹ／Ｎデシジョン及び次状態
の指示を出力する。
【００５０】この回路は圧縮と伸長の両方を実行するの
で、圧縮イネーブル信号線３３５と伸長イネーブル信号
線３４０を利用して回路動作を選択する。この回路が圧
縮を行なおうとする時には、ＲＯＭ３００をイネーブル
するため圧縮イネーブル線３３５が付勢され、伸長を行
なおうとする時には、ＲＯＭ３１０をイネーブルするた
め伸長イネーブル線３４０が付勢される。
で、圧縮イネーブル信号線３３５と伸長イネーブル信号
線３４０を利用して回路動作を選択する。この回路が圧
縮を行なおうとする時には、ＲＯＭ３００をイネーブル
するため圧縮イネーブル線３３５が付勢され、伸長を行
なおうとする時には、ＲＯＭ３１０をイネーブルするた
め伸長イネーブル線３４０が付勢される。
【００５１】圧縮シーケンスの間は、ＲＯＭ３００はＹ
／Ｎ値３１５、確率３２０及び状態レジスタの状態３２
５を受け取って、新状態３５０を出力して状態レジスタ
３３０に格納し、また圧縮データとして出力されるビッ
ト数のカウント値３５５と圧縮データ３６０を出力す
る。圧縮データ３６０はデータレジスタ３７０に格納さ
れ、ＲＯＭ３００から出力されたビットのカウント値３
５５は、データレジスタ３７０にビットをシフトインさ
せてＲＯＭ３００から出力された圧縮データビットを受
け取らせるために使用される。この圧縮データは、その
後、要求された時にデータレジスタ３７０を介し記憶メ
ディアまたは通信メディアへ出力させることができる。
／Ｎ値３１５、確率３２０及び状態レジスタの状態３２
５を受け取って、新状態３５０を出力して状態レジスタ
３３０に格納し、また圧縮データとして出力されるビッ
ト数のカウント値３５５と圧縮データ３６０を出力す
る。圧縮データ３６０はデータレジスタ３７０に格納さ
れ、ＲＯＭ３００から出力されたビットのカウント値３
５５は、データレジスタ３７０にビットをシフトインさ
せてＲＯＭ３００から出力された圧縮データビットを受
け取らせるために使用される。この圧縮データは、その
後、要求された時にデータレジスタ３７０を介し記憶メ
ディアまたは通信メディアへ出力させることができる。
【００５２】データを伸長しようとする時には、データ
はデータレジスタ３７０に入力され、シフトカウント信
号線３７５に制御されつつデータレジスタ３７０から読
み出されて、確率３２０及び状態レジスタ３３０に保持
されている状態とともにＲＯＭ３２０に入力される。こ
れらの入力値を用いてＲＯＭ３１０に置かれたテーブル
内のテーブルルックアップが実行され、ＲＯＭ３１０
は、データ値が高確率の範囲内にあるか否かを統計モデ
ルへ通知するためのＹ／Ｎ値３８０を出力する。ＲＯＭ
３１０は圧縮データのビット数及び回路の次の状態３５
０も出力する。このビット数は、データレジスタ３７０
内のビットをシフトするためのシフトカウント線３７５
に入力される。前述のように、生成されたＹ／Ｎ信号
は、入力データを再生するために、伸長装置の他の部
分、具体的には統計モデル及びＢＤＭ装置へ入力され
る。
はデータレジスタ３７０に入力され、シフトカウント信
号線３７５に制御されつつデータレジスタ３７０から読
み出されて、確率３２０及び状態レジスタ３３０に保持
されている状態とともにＲＯＭ３２０に入力される。こ
れらの入力値を用いてＲＯＭ３１０に置かれたテーブル
内のテーブルルックアップが実行され、ＲＯＭ３１０
は、データ値が高確率の範囲内にあるか否かを統計モデ
ルへ通知するためのＹ／Ｎ値３８０を出力する。ＲＯＭ
３１０は圧縮データのビット数及び回路の次の状態３５
０も出力する。このビット数は、データレジスタ３７０
内のビットをシフトするためのシフトカウント線３７５
に入力される。前述のように、生成されたＹ／Ｎ信号
は、入力データを再生するために、伸長装置の他の部
分、具体的には統計モデル及びＢＤＭ装置へ入力され
る。
【００５３】＜有限状態マシン＞本発明は、チャネル変
調を行なうための方法及び装置を提供する。本発明は、
一実施例において、ランレングス制限チャネルのための
チャネル・コーディング（channel coding）を行なう。
チャネル・コーディングは、有限状態マシンを使用して
行なわれる。本発明において、有限状態マシンは、各入
力が一度に１つずつ消費される間に部分的出力を追跡す
るために使用される。コード化されるデータによって各
出力の長さが変化するので、出力は可変レートで生じ
る。
調を行なうための方法及び装置を提供する。本発明は、
一実施例において、ランレングス制限チャネルのための
チャネル・コーディング（channel coding）を行なう。
チャネル・コーディングは、有限状態マシンを使用して
行なわれる。本発明において、有限状態マシンは、各入
力が一度に１つずつ消費される間に部分的出力を追跡す
るために使用される。コード化されるデータによって各
出力の長さが変化するので、出力は可変レートで生じ
る。
【００５４】本発明は、同一の機能ユニットによってチ
ャネル・コーディングとデータ圧縮を行なうための方法
及び装置を包含する。本発明のバイナリ・エントロピー
・コーダの一つの応用は、本発明のビット生成ステージ
とチャネル変調とを結合して、圧縮及びチャネル変調と
を同時にできるようにすることである。別の言い方をす
れば、本発明のバイナリ・エントロピー・コーダは、デ
ータ圧縮のための本来のビット生成動作が行なわれてい
る時に、それと同時にある種のチャネル変調を行なうよ
うに変形することができる。それら動作を同時に行なう
ために、本発明により設計された有限状態マシンを使用
できる。
ャネル・コーディングとデータ圧縮を行なうための方法
及び装置を包含する。本発明のバイナリ・エントロピー
・コーダの一つの応用は、本発明のビット生成ステージ
とチャネル変調とを結合して、圧縮及びチャネル変調と
を同時にできるようにすることである。別の言い方をす
れば、本発明のバイナリ・エントロピー・コーダは、デ
ータ圧縮のための本来のビット生成動作が行なわれてい
る時に、それと同時にある種のチャネル変調を行なうよ
うに変形することができる。それら動作を同時に行なう
ために、本発明により設計された有限状態マシンを使用
できる。
【００５５】本発明はさらに、有限状態マシンを誤り訂
正に適用する。すなわち、有限状態マシンを、誤り訂正
コーディングを行なうように設計することができる。も
う１つの応用においては、本発明のバイナリ・エントロ
ピー・コーダは、データ圧縮のビット生成動作と同時に
誤り訂正を行なうよう変形される。誤り訂正とチャネル
変調とを、データ圧縮のビット生成動作と同時に行なわ
せるように、バイナリ・エントロピー・コーダに対して
（例えば有限状態マシンに対して）修正を施すこともで
きる。
正に適用する。すなわち、有限状態マシンを、誤り訂正
コーディングを行なうように設計することができる。も
う１つの応用においては、本発明のバイナリ・エントロ
ピー・コーダは、データ圧縮のビット生成動作と同時に
誤り訂正を行なうよう変形される。誤り訂正とチャネル
変調とを、データ圧縮のビット生成動作と同時に行なわ
せるように、バイナリ・エントロピー・コーダに対して
（例えば有限状態マシンに対して）修正を施すこともで
きる。
【００５６】ビット生成に関するデータ圧縮動作を、チ
ャネル変調及び／または誤り訂正コーディングの動作と
結合させれば、これらの機能を持つシステムの実現に必
要なハードウエアが少なくなる。１つの機能ハードウエ
アブロックが、複数の機能を同時に提供するからであ
る。データ記憶のような応用の場合、圧縮、誤り訂正及
びチャネル変調の機能を全て、システム上で現在走って
いるソフトウエアに対し透過でかつ分離したデータ記憶
装置によって遂行できる。
ャネル変調及び／または誤り訂正コーディングの動作と
結合させれば、これらの機能を持つシステムの実現に必
要なハードウエアが少なくなる。１つの機能ハードウエ
アブロックが、複数の機能を同時に提供するからであ
る。データ記憶のような応用の場合、圧縮、誤り訂正及
びチャネル変調の機能を全て、システム上で現在走って
いるソフトウエアに対し透過でかつ分離したデータ記憶
装置によって遂行できる。
【００５７】＜拘束チャネル（constrained channels）
用コーディング＞本発明は、拘束チャネル用コーディン
グ（すなわちチャネル変調）を行なう。本発明は、固定
ビット数の任意入力ビットを受け取り、それより多い拘
束されたビット（constrained bits）を出力する。本発
明の一実施例では、１度に１ビットずつ入力ビットを受
け取って、可変ビット数の拘束ビットを出力する。
用コーディング＞本発明は、拘束チャネル用コーディン
グ（すなわちチャネル変調）を行なう。本発明は、固定
ビット数の任意入力ビットを受け取り、それより多い拘
束されたビット（constrained bits）を出力する。本発
明の一実施例では、１度に１ビットずつ入力ビットを受
け取って、可変ビット数の拘束ビットを出力する。
【００５８】チャネルは、（１，３）コードのようなラ
ンレングス制限コード（run-lengthlimited code）を供
給するよう拘束されることがある。他のランレングス制
限コード、例えば（１，７）コードに対して本発明を利
用し得る。本発明は、ランレングス制限コードと異なる
拘束条件に対しても適用できる。例えば、光ファイバー
・チャネルやその他の種類のチャネルは、電荷拘束（ca
rge constraint）を有する。チャネルは、バイナリ拘束
（すなわち”１”と”０”）ではなく、＋１電荷及び−
１電荷により定義されるように制限され、チャネル上の
トータル電荷はある予め決められた電圧範囲（例えば
［−２，＋３］）の間に維持されなければならない。バ
イナリでないシンボル、例えばモールス符号（ドットと
ダッシュ）を持つチャネルもまた、一種の拘束チャネル
として扱うことができる。
ンレングス制限コード（run-lengthlimited code）を供
給するよう拘束されることがある。他のランレングス制
限コード、例えば（１，７）コードに対して本発明を利
用し得る。本発明は、ランレングス制限コードと異なる
拘束条件に対しても適用できる。例えば、光ファイバー
・チャネルやその他の種類のチャネルは、電荷拘束（ca
rge constraint）を有する。チャネルは、バイナリ拘束
（すなわち”１”と”０”）ではなく、＋１電荷及び−
１電荷により定義されるように制限され、チャネル上の
トータル電荷はある予め決められた電圧範囲（例えば
［−２，＋３］）の間に維持されなければならない。バ
イナリでないシンボル、例えばモールス符号（ドットと
ダッシュ）を持つチャネルもまた、一種の拘束チャネル
として扱うことができる。
【００５９】本発明は、有限状態マシンを使用してチャ
ネルコーディング、すなわちチャネル変調を実行する。
本発明の有限状態マシンは多数の状態を有する。それぞ
れの状態は、マシンの移行すべき状態を指示する遷移集
合を有する。ある状態の遷移中のどの遷移が選ばれるべ
きかは、受け取った入力に応じて決定される。一実施例
においては、各状態毎に１つの遷移ペアがあり、同ペア
の中のある遷移が各入力に応じて選ばれる。バイナリ入
力の場合、”０”入力で一方の遷移を選択し、また”
１”入力で他方の遷移を選択する。本発明はバイナリ入
力に限定されるものではなく、別種の入力（例えばトー
クン、符号語など）を受け取り、その各入力に応じて遷
移のペアまたは集合中の遷移を選択してもよい。
ネルコーディング、すなわちチャネル変調を実行する。
本発明の有限状態マシンは多数の状態を有する。それぞ
れの状態は、マシンの移行すべき状態を指示する遷移集
合を有する。ある状態の遷移中のどの遷移が選ばれるべ
きかは、受け取った入力に応じて決定される。一実施例
においては、各状態毎に１つの遷移ペアがあり、同ペア
の中のある遷移が各入力に応じて選ばれる。バイナリ入
力の場合、”０”入力で一方の遷移を選択し、また”
１”入力で他方の遷移を選択する。本発明はバイナリ入
力に限定されるものではなく、別種の入力（例えばトー
クン、符号語など）を受け取り、その各入力に応じて遷
移のペアまたは集合中の遷移を選択してもよい。
【００６０】各遷移はまた、当該遷移の選択時に出力さ
れる０個以上の出力ビットの集合を持つ。この出力ビッ
トは拘束チャネルビット（constrained channel bits）
である。言い換えれば、有限状態マシンの出力ビット
は、チャネルの拘束条件が満たされるように選ばれる。
れる０個以上の出力ビットの集合を持つ。この出力ビッ
トは拘束チャネルビット（constrained channel bits）
である。言い換えれば、有限状態マシンの出力ビット
は、チャネルの拘束条件が満たされるように選ばれる。
【００６１】チャネルコーディング用ロジックの説明用
ブロック図を図５に示す。図５において、入力ビット４
０１がエンコーダロジック４００に入力されることによ
り、可変ビット数の出力ビット４０２が生成される。本
発明にあっては、エンコーダロジック４００は１つの有
限状態マシンからなる。この有限状態マシンは、現在状
態４０３と入力ビット４０１とを受け取って、０個以上
の出力ビット４０２を出す。有限状態マシンはまた、次
の状態を指定するための１つ以上のビットも発生する。
この次状態の出力はフィードバックされ、次の入力ビッ
ト４０１のための現在状態４０３となる。１組のバッフ
ァが、出力ビット４０２、入力ビット４０１及び状態の
バッファリングのために用いられるかもしれないが、本
発明を必要以上に煩雑にしないため図示されていない。
ブロック図を図５に示す。図５において、入力ビット４
０１がエンコーダロジック４００に入力されることによ
り、可変ビット数の出力ビット４０２が生成される。本
発明にあっては、エンコーダロジック４００は１つの有
限状態マシンからなる。この有限状態マシンは、現在状
態４０３と入力ビット４０１とを受け取って、０個以上
の出力ビット４０２を出す。有限状態マシンはまた、次
の状態を指定するための１つ以上のビットも発生する。
この次状態の出力はフィードバックされ、次の入力ビッ
ト４０１のための現在状態４０３となる。１組のバッフ
ァが、出力ビット４０２、入力ビット４０１及び状態の
バッファリングのために用いられるかもしれないが、本
発明を必要以上に煩雑にしないため図示されていない。
【００６２】エンコーダロジック４００の一実施例の動
作を説明するための状態テーブルが表２に示されてい
る。表２はＲＬＬ（１，３）コード用の状態テーブルを
示している。ＲＬＬ（1,3）チャネルは、ディスクドラ
イブにおいてＭＦＦ（ModifiedFrequency Modulation）
と呼ばれる別のコードとともに、しばしば使用される。
ＭＦＭは常に、１ビットを入力して２ビットを出力す
る。
作を説明するための状態テーブルが表２に示されてい
る。表２はＲＬＬ（１，３）コード用の状態テーブルを
示している。ＲＬＬ（1,3）チャネルは、ディスクドラ
イブにおいてＭＦＦ（ModifiedFrequency Modulation）
と呼ばれる別のコードとともに、しばしば使用される。
ＭＦＭは常に、１ビットを入力して２ビットを出力す
る。
【００６３】
【表２】
【００６４】表２に示されるように、エンコーダは状態
０で入力ビット”０”を受け取ると、ビットパターン”
０１”を出力する。なお、このケースにおいて、次の状
態は状態０である。したがって、このような入力に対し
て、エンコーダは状態０のままである。エンコーダは状
態０で入力ビット”１”を受け取ると、”--”により示
されているように、全くビットを出力せず、状態１に遷
移する。状態１になったならば、エンコーダは、入力ビ
ットが”０”であるか”１”であるかによって、ビット
ストリーム”１０００”または”１００”のいずれかを
出力する。いずれのケースでも、エンコーダは出力ビッ
ト発生後に再び状態０に遷移する。
０で入力ビット”０”を受け取ると、ビットパターン”
０１”を出力する。なお、このケースにおいて、次の状
態は状態０である。したがって、このような入力に対し
て、エンコーダは状態０のままである。エンコーダは状
態０で入力ビット”１”を受け取ると、”--”により示
されているように、全くビットを出力せず、状態１に遷
移する。状態１になったならば、エンコーダは、入力ビ
ットが”０”であるか”１”であるかによって、ビット
ストリーム”１０００”または”１００”のいずれかを
出力する。いずれのケースでも、エンコーダは出力ビッ
ト発生後に再び状態０に遷移する。
【００６５】可能な出力ビットストリームを検討すれば
分かるように、表２により定義される有限状態マシン
は、ＲＬＬ（1，3）チャネルコードの拘束条件を満たし
ている。出力ビットストリームはどれも、”１”の後に
１個以上３個以下の０が続いている。したがって、表２
の状態テーブルに従って動作する有限状態マシン、また
は他の同様設計の有限状態マシンを使用することによ
り、本発明はチャネル変調（すなわちチャネルコーディ
ング）を行なうことができる。
分かるように、表２により定義される有限状態マシン
は、ＲＬＬ（1，3）チャネルコードの拘束条件を満たし
ている。出力ビットストリームはどれも、”１”の後に
１個以上３個以下の０が続いている。したがって、表２
の状態テーブルに従って動作する有限状態マシン、また
は他の同様設計の有限状態マシンを使用することによ
り、本発明はチャネル変調（すなわちチャネルコーディ
ング）を行なうことができる。
【００６６】また、表２に示されているように、出力ビ
ットは可変長で、０ビット，２ビット、３ビット、４ビ
ットのいずれかである。本発明は可変長出力であるの
で、著しく面倒にすることなく、使用できる合法的系列
の数を従来より増加させることができる。例えば、情報
理論によれば、ＲＬＬ（1，3）チャネルは任意データ１
ビットあたり約１.８１チャネルビットを必要とする。
よって、ＭＦＭのような固定レートの方法が利用される
と、データビット毎に０.１９チャネルビットが無駄に
使われる。表２で述べたような本発明の有限状態テーブ
ルを使用してコーディングが行なわるならば、平均して
データ１ビットあたり１.８３３チャネルビットだけで
間に合わせることが可能である。
ットは可変長で、０ビット，２ビット、３ビット、４ビ
ットのいずれかである。本発明は可変長出力であるの
で、著しく面倒にすることなく、使用できる合法的系列
の数を従来より増加させることができる。例えば、情報
理論によれば、ＲＬＬ（1，3）チャネルは任意データ１
ビットあたり約１.８１チャネルビットを必要とする。
よって、ＭＦＭのような固定レートの方法が利用される
と、データビット毎に０.１９チャネルビットが無駄に
使われる。表２で述べたような本発明の有限状態テーブ
ルを使用してコーディングが行なわるならば、平均して
データ１ビットあたり１.８３３チャネルビットだけで
間に合わせることが可能である。
【００６７】例えば、従来技術によるＭＦＭ構成の代わ
りに本発明の状態マシンを使用することにより、ＭＦＭ
コーディングを使用した１００Ｍバイトのディスクドラ
イブが、およそ１１０Ｍバイトの記憶が可能となろう
（なお、現在利用可能な固定レート方法でデータ１ビッ
トあたり１.８１チャネルビットの限界に接近すること
が可能であるが、これらの方法は非常に大きなルックア
ップテーブルが必要でハードウエアコストが増加してし
まう）。
りに本発明の状態マシンを使用することにより、ＭＦＭ
コーディングを使用した１００Ｍバイトのディスクドラ
イブが、およそ１１０Ｍバイトの記憶が可能となろう
（なお、現在利用可能な固定レート方法でデータ１ビッ
トあたり１.８１チャネルビットの限界に接近すること
が可能であるが、これらの方法は非常に大きなルックア
ップテーブルが必要でハードウエアコストが増加してし
まう）。
【００６８】エンコーダロジック４００の動作を決定す
る状態マシンは、遷移にあわせて出力が適用拘束条件に
自動的に合致するように設計される。一実施例では、有
限状態マシンはルックアップテーブル（ＬＵＴ）として
実現される。有限状態マシンは、組合せ論理を用いて実
現することもできる。
る状態マシンは、遷移にあわせて出力が適用拘束条件に
自動的に合致するように設計される。一実施例では、有
限状態マシンはルックアップテーブル（ＬＵＴ）として
実現される。有限状態マシンは、組合せ論理を用いて実
現することもできる。
【００６９】本発明の拘束チャネルコーダの可能な具体
例が図６に示されている。図６に示すルックアップテー
ブル（ＬＵＴ）５０２は、状態レジスタ５０１より状態
５０７を受け取り、また結果（outcome）５０３を受け
取る。ＬＵＴ５０２はメモリに置くことができる。この
メモリの代わりに組み合わせロジックを用いることも可
能である。一実施例では、結果５０３はバイナリ値であ
る。このバイナリ値は、最高確率シンボル（ＭＰＳ）か
最低確率シンボル（ＬＰＳ）のいずれかを示すものでよ
い。ＬＵＴ５０２は、入力に応答して、チャネルに設定
された拘束条件を満足する拘束ビットストリーム、すな
わち出力５０５を発生する。ＬＵＴ５０２は、出力サイ
ズ５０６も発生する。この出力サイズ５０６は、出力５
０５のビット数を表示する。この表示は、出力ストリー
ム中のどのビットが有効か（すなわち、どのビットが実
際の出力であるか）を示すだけでもよい。ＬＵＴ５０２
はまた、次状態５０４を生成する役割もある。次状態５
０４はＬＵＴ５０２より出力され、次のビットに対する
状態入力として状態レジスタ５０１に入力される。かく
して、ＬＵＴ５０２が状態５０７及び結果５０３を受け
取った時に、出力５０５、出力サイズ５０６及び次状態
５０４が生成される。出力５０５と次状態５０６の生成
方法は、普通、表２に関連して出力及び次状態が生成さ
れる方法と同じである。
例が図６に示されている。図６に示すルックアップテー
ブル（ＬＵＴ）５０２は、状態レジスタ５０１より状態
５０７を受け取り、また結果（outcome）５０３を受け
取る。ＬＵＴ５０２はメモリに置くことができる。この
メモリの代わりに組み合わせロジックを用いることも可
能である。一実施例では、結果５０３はバイナリ値であ
る。このバイナリ値は、最高確率シンボル（ＭＰＳ）か
最低確率シンボル（ＬＰＳ）のいずれかを示すものでよ
い。ＬＵＴ５０２は、入力に応答して、チャネルに設定
された拘束条件を満足する拘束ビットストリーム、すな
わち出力５０５を発生する。ＬＵＴ５０２は、出力サイ
ズ５０６も発生する。この出力サイズ５０６は、出力５
０５のビット数を表示する。この表示は、出力ストリー
ム中のどのビットが有効か（すなわち、どのビットが実
際の出力であるか）を示すだけでもよい。ＬＵＴ５０２
はまた、次状態５０４を生成する役割もある。次状態５
０４はＬＵＴ５０２より出力され、次のビットに対する
状態入力として状態レジスタ５０１に入力される。かく
して、ＬＵＴ５０２が状態５０７及び結果５０３を受け
取った時に、出力５０５、出力サイズ５０６及び次状態
５０４が生成される。出力５０５と次状態５０６の生成
方法は、普通、表２に関連して出力及び次状態が生成さ
れる方法と同じである。
【００７０】一実施例では、状態レジスタ５０１は２乃
至８ビットをバッファリングすることになろうが、状態
レジスタ５０１は任意のサイズのレジスタで構わない。
結果５０３は単一ビットのバイナリ入力であるので、Ｌ
ＵＴ５０２は３乃至９ビットの入力を受け取る。一実施
例では、ある拘束チャネルに対し、出力５０５のビット
数は最高１４ビットである。したがって、どのビットが
有効かを表示するためには、出力サイズ５０６は２乃至
４ビットでなければならない。
至８ビットをバッファリングすることになろうが、状態
レジスタ５０１は任意のサイズのレジスタで構わない。
結果５０３は単一ビットのバイナリ入力であるので、Ｌ
ＵＴ５０２は３乃至９ビットの入力を受け取る。一実施
例では、ある拘束チャネルに対し、出力５０５のビット
数は最高１４ビットである。したがって、どのビットが
有効かを表示するためには、出力サイズ５０６は２乃至
４ビットでなければならない。
【００７１】本発明は、若干数のオプション状態を使用
してチャネル変調を行なうことができる。状態数をどの
ように選ぶかは、チャネルの拘束条件によって決まる。
例えば、ＲＬＬ（1，3）コード化チャネルの場合、２つ
の状態を使用してチャネル能力の９９％に対応できる。
しかし、ＲＬＬ（1，7）コード化チャネルの場合、同等
以上の効率を得るには１８の状態が必要となろう。ま
た、様々なサイズの状態マシンを使用してよい。これら
の状態マシンが１度に受け取る入力は１ビットだけかも
しれない。しかし、一歩進めて、より大きなＬＵＴを使
用し１度に２ビット以上を受け取ることも可能である。
してチャネル変調を行なうことができる。状態数をどの
ように選ぶかは、チャネルの拘束条件によって決まる。
例えば、ＲＬＬ（1，3）コード化チャネルの場合、２つ
の状態を使用してチャネル能力の９９％に対応できる。
しかし、ＲＬＬ（1，7）コード化チャネルの場合、同等
以上の効率を得るには１８の状態が必要となろう。ま
た、様々なサイズの状態マシンを使用してよい。これら
の状態マシンが１度に受け取る入力は１ビットだけかも
しれない。しかし、一歩進めて、より大きなＬＵＴを使
用し１度に２ビット以上を受け取ることも可能である。
【００７２】チャネル変調を行なう本発明の有限状態マ
シンは、ディスクドライブ記憶装置のような動的記録装
置に利用し得る。本発明はまた、デジタル磁気テープ
や、ＣＤ−ＲＯＭ、光ディスク、光ファイバーケーブル
を採用した装置に適用可能である。
シンは、ディスクドライブ記憶装置のような動的記録装
置に利用し得る。本発明はまた、デジタル磁気テープ
や、ＣＤ−ＲＯＭ、光ディスク、光ファイバーケーブル
を採用した装置に適用可能である。
【００７３】図７はデジタル記録装置の一例を示す。図
７において、当該装置６００は、圧縮エンコーダ６０
１、誤り訂正エンコーダ６０２、変調エンコーダ６０
３、データ転送機構６０４、デジタルデータ記録チャネ
ル６０５、データ受け取り機構６０６、変調デコーダ６
０７、誤り訂正デコーダ６０８及び圧縮デコーダ６０９
からなる。
７において、当該装置６００は、圧縮エンコーダ６０
１、誤り訂正エンコーダ６０２、変調エンコーダ６０
３、データ転送機構６０４、デジタルデータ記録チャネ
ル６０５、データ受け取り機構６０６、変調デコーダ６
０７、誤り訂正デコーダ６０８及び圧縮デコーダ６０９
からなる。
【００７４】データ６１０は圧縮エンコーダ６０２に受
け取られ圧縮される。誤り訂正エンコーダ６０２は、圧
縮エンコーダ６０１に接続され、圧縮データを受け取
る。誤り訂正エンコーダ６０２は、圧縮データに対する
誤り訂正コーディングを行なう。変調エンコーダ６０３
は誤り訂正エンコーダ６０２に接続され、誤り訂正エン
コーダ６０２より誤り訂正後の圧縮データを受け取る。
そして、変調エンコーダ６０３はそのデータに対するチ
ャネル変調を行なう。本発明にあっては、変調エンコー
ダ６０３は有限状態マシンを含んでいる。変調エンコー
ダ６０３の出力はデータ転送機構６０４に受け取られ、
これによりチャネル６０５へ転送される。一実施例で
は、データ転送機構６０４は信号発生器を含んでいる。
データ転送機構６０４は書き込み等化器（write equali
zer）も含むこともできる。ある実施例では、チャネル
６０５はディスク記憶装置または記憶媒体からなり、あ
るいは光ファイバーチャネルである。
け取られ圧縮される。誤り訂正エンコーダ６０２は、圧
縮エンコーダ６０１に接続され、圧縮データを受け取
る。誤り訂正エンコーダ６０２は、圧縮データに対する
誤り訂正コーディングを行なう。変調エンコーダ６０３
は誤り訂正エンコーダ６０２に接続され、誤り訂正エン
コーダ６０２より誤り訂正後の圧縮データを受け取る。
そして、変調エンコーダ６０３はそのデータに対するチ
ャネル変調を行なう。本発明にあっては、変調エンコー
ダ６０３は有限状態マシンを含んでいる。変調エンコー
ダ６０３の出力はデータ転送機構６０４に受け取られ、
これによりチャネル６０５へ転送される。一実施例で
は、データ転送機構６０４は信号発生器を含んでいる。
データ転送機構６０４は書き込み等化器（write equali
zer）も含むこともできる。ある実施例では、チャネル
６０５はディスク記憶装置または記憶媒体からなり、あ
るいは光ファイバーチャネルである。
【００７５】データ受け取り機構６０６はチャネル６０
５に接続され、データを受け取って変調デコーダ６０７
へ供給する。一実施例では、データ受け取り機構６０６
は読み出し等化器（read equalizer）及び／またはデー
タ検出器を含む。変調デコーダ６０７は、データを受け
取って復調する。一実施例では、変調デコーダ６０７は
有限状態マシンを使用してデータを復調する。変調デコ
ーダ６０７の出力は誤り訂正デコーダ６０８に受け取ら
れ、誤り訂正デコーダ６０８はデータに対し誤り訂正デ
コーディングを行なうことにより、変調デコーダ６０７
より受け取ったデータから圧縮データを抽出する。この
圧縮データは圧縮デコーダ６０９に受け取られ、これは
圧縮データを伸長してデータ６１０を再生する。
５に接続され、データを受け取って変調デコーダ６０７
へ供給する。一実施例では、データ受け取り機構６０６
は読み出し等化器（read equalizer）及び／またはデー
タ検出器を含む。変調デコーダ６０７は、データを受け
取って復調する。一実施例では、変調デコーダ６０７は
有限状態マシンを使用してデータを復調する。変調デコ
ーダ６０７の出力は誤り訂正デコーダ６０８に受け取ら
れ、誤り訂正デコーダ６０８はデータに対し誤り訂正デ
コーディングを行なうことにより、変調デコーダ６０７
より受け取ったデータから圧縮データを抽出する。この
圧縮データは圧縮デコーダ６０９に受け取られ、これは
圧縮データを伸長してデータ６１０を再生する。
【００７６】本発明はまた、有限状態マシンを使用して
チャネル変調とデータ圧縮を同時に行なうことができ
る。本発明においては、ビット生成のために本発明のバ
イナリ・エントロピー・コーダを使用するデータ圧縮装
置を、チャネル拘束条件を満足するシーケンスをエンコ
ード及びデコードするように変形することがてきる。図
７に示されている装置は、この種の有限状態マシンを圧
縮エンコーダ６０１と変調エンコーダ６０３のために
（または圧縮デコーダ６０９と変調デコーダ６０７のた
めに）採用できる。したがって、データ圧縮を行なうた
めに使用される同一機能部によって、チャネルコーディ
ングも同様に行なうことができる。
チャネル変調とデータ圧縮を同時に行なうことができ
る。本発明においては、ビット生成のために本発明のバ
イナリ・エントロピー・コーダを使用するデータ圧縮装
置を、チャネル拘束条件を満足するシーケンスをエンコ
ード及びデコードするように変形することがてきる。図
７に示されている装置は、この種の有限状態マシンを圧
縮エンコーダ６０１と変調エンコーダ６０３のために
（または圧縮デコーダ６０９と変調デコーダ６０７のた
めに）採用できる。したがって、データ圧縮を行なうた
めに使用される同一機能部によって、チャネルコーディ
ングも同様に行なうことができる。
【００７７】本発明においては、有限状態マシンは、デ
ータ圧縮及びチャネル変調に関するビット生成を行なう
ように設計され、また多数の状態を有する。それぞれの
状態は、１つまたは２つ以上の遷移集合を有する。一実
施例では、各遷移集合は遷移のペアからなる。データ圧
縮に関連した確率推定値を利用することにより、ある選
ばれた状態の期間に用いる遷移集合が選択される。圧縮
及びチャネルコーディングを行なうべき入力を用いて、
ある特定の遷移集合中のある遷移（及び出力ビットスト
リーム）が選択される。このように、本発明の有限状態
マシンは、状態、入力及び確率推定値を受け取ることに
より、ビットストリームを圧縮すると同時にチャネル変
調を施すことができる。
ータ圧縮及びチャネル変調に関するビット生成を行なう
ように設計され、また多数の状態を有する。それぞれの
状態は、１つまたは２つ以上の遷移集合を有する。一実
施例では、各遷移集合は遷移のペアからなる。データ圧
縮に関連した確率推定値を利用することにより、ある選
ばれた状態の期間に用いる遷移集合が選択される。圧縮
及びチャネルコーディングを行なうべき入力を用いて、
ある特定の遷移集合中のある遷移（及び出力ビットスト
リーム）が選択される。このように、本発明の有限状態
マシンは、状態、入力及び確率推定値を受け取ることに
より、ビットストリームを圧縮すると同時にチャネル変
調を施すことができる。
【００７８】ＲＬＬ（1，3）のための圧縮エンコーディ
ング及びチャネルコーディングを行なうビット生成マシ
ンが表３に示されている。表３を参照する。入力欄に
は、最高確率シンボル（ＭＰＳ）または最低確率シンボ
ル（ＬＰＳ）のいずれかに対応するバイナリ値が示され
ている。スキュー（skew）は、確率推定値を表わしてお
り、ＭＰＳが発生する可能性の程度を示す。
ング及びチャネルコーディングを行なうビット生成マシ
ンが表３に示されている。表３を参照する。入力欄に
は、最高確率シンボル（ＭＰＳ）または最低確率シンボ
ル（ＬＰＳ）のいずれかに対応するバイナリ値が示され
ている。スキュー（skew）は、確率推定値を表わしてお
り、ＭＰＳが発生する可能性の程度を示す。
【００７９】
【表３】
【００８０】表３に示されているように、出力欄は、す
べての”１”ビットの後に１個以上３個以内の”０”ビ
ットが続くことを表わしている。したがって、出力はＲ
ＬＬ（1，3）チャネルコーディングの定義に従ってい
る。
べての”１”ビットの後に１個以上３個以内の”０”ビ
ットが続くことを表わしている。したがって、出力はＲ
ＬＬ（1，3）チャネルコーディングの定義に従ってい
る。
【００８１】現在の状態が状態０ならば、可能な遷移ペ
アが２つある。これら２つの遷移ペアのそれぞれは、ス
キューの高（high)、低（low）に応じて選択される。Ｍ
ＰＳの発生する確率が低く、したがってスキューが低の
ときは、第１の遷移ペアが選択される。その場合、ＬＰ
Ｓが入力すると出力ストリーム”１０”が出力され、状
態マシンは状態０に留まる。他方、ＭＰＳが発生する
と、ビットが全然出力されず状態マシンは状態１へ遷移
する。スキューが高の場合、ＬＰＳが入力するとビット
ストリーム”１０００”が出力され、状態マシンは状態
０のままである。しかし、ＭＰＳが入力するとビットが
全然出力されず、状態マシンは状態２に遷移する。状態
マシンが状態１または状態２の場合、スキューの高低に
かかわりなく、どのような入力でも次の状態は状態０に
なる。その各ケースに関して出力が示されている。した
がって、スキューが低のとき、つまり高い圧縮率が得ら
れないことを意味するが、この場合には、表３に定義さ
れた有限状態マシンは、表２と同一の動作をする。これ
に対して、スキューが高であるならば、最も頻度の高い
２種類の入力の場合はビット”１０”としてコード化さ
れる。このことは、標準的には２データビットが少なく
とも３.６２チャネルビットを必要とするので圧縮を意
味している、ということに気付くべきである。状態マシ
ンが大きくなれば、それだけ高い圧縮率が可能になる。
アが２つある。これら２つの遷移ペアのそれぞれは、ス
キューの高（high)、低（low）に応じて選択される。Ｍ
ＰＳの発生する確率が低く、したがってスキューが低の
ときは、第１の遷移ペアが選択される。その場合、ＬＰ
Ｓが入力すると出力ストリーム”１０”が出力され、状
態マシンは状態０に留まる。他方、ＭＰＳが発生する
と、ビットが全然出力されず状態マシンは状態１へ遷移
する。スキューが高の場合、ＬＰＳが入力するとビット
ストリーム”１０００”が出力され、状態マシンは状態
０のままである。しかし、ＭＰＳが入力するとビットが
全然出力されず、状態マシンは状態２に遷移する。状態
マシンが状態１または状態２の場合、スキューの高低に
かかわりなく、どのような入力でも次の状態は状態０に
なる。その各ケースに関して出力が示されている。した
がって、スキューが低のとき、つまり高い圧縮率が得ら
れないことを意味するが、この場合には、表３に定義さ
れた有限状態マシンは、表２と同一の動作をする。これ
に対して、スキューが高であるならば、最も頻度の高い
２種類の入力の場合はビット”１０”としてコード化さ
れる。このことは、標準的には２データビットが少なく
とも３.６２チャネルビットを必要とするので圧縮を意
味している、ということに気付くべきである。状態マシ
ンが大きくなれば、それだけ高い圧縮率が可能になる。
【００８２】一体化された本発明のチャネルコーダとバ
イナリ・エントロピー・コーダの一実施例が図８に示さ
れている。図８にＬＵＴ７０２が示されているが、これ
は状態レジスタ７０１から状態７０８を受け取り、また
結果（outcome）７０３と確率推定値７０７を受け取
る。なお、結果７０３は、同時にチャネルコーディング
及び圧縮を施されることになるビットストリーム入力を
表わす。そして、ＬＵＴ７０２は出力７０５と出力サイ
ズ７０６を出力する。ＬＵＴ７０２は次状態７０４も発
生し、この次状態は状態レジスタ７０１へフィードバッ
クされて次に入力される結果７０３に対する状態として
用いられる。この一体化されたチャネルコーダ／バイナ
リ・エントロピー・コーダは、確率推定値７０７が各状
態の遷移集合の選択に使用されることを別にすれば、図
６のチャネルコーダと同じ動作をする。
イナリ・エントロピー・コーダの一実施例が図８に示さ
れている。図８にＬＵＴ７０２が示されているが、これ
は状態レジスタ７０１から状態７０８を受け取り、また
結果（outcome）７０３と確率推定値７０７を受け取
る。なお、結果７０３は、同時にチャネルコーディング
及び圧縮を施されることになるビットストリーム入力を
表わす。そして、ＬＵＴ７０２は出力７０５と出力サイ
ズ７０６を出力する。ＬＵＴ７０２は次状態７０４も発
生し、この次状態は状態レジスタ７０１へフィードバッ
クされて次に入力される結果７０３に対する状態として
用いられる。この一体化されたチャネルコーダ／バイナ
リ・エントロピー・コーダは、確率推定値７０７が各状
態の遷移集合の選択に使用されることを別にすれば、図
６のチャネルコーダと同じ動作をする。
【００８３】一実施例では、状態レジスタ７０１は２乃
至８ビットを保持し、確率推定値は１乃至４ビットであ
り、また、結果７０３は１ビットである。この場合、Ｌ
ＵＴ７０２は４乃至１３ビットの入力を受け取る。な
お、状態レジスタ７０１は、どのようなビット数を記憶
するレジスタでもよい。また、別の実施例では、確率推
定値のビット数を４ビットより多くすることもできる。
ＬＵＴ７０２の出力７０５は、本発明のバイナリ・エン
トロピー・コーダの場合には２乃至８ビットである。し
かし、統合データ圧縮（joint data compression）が行
なわれるときには、この出力７０５のビット数が増加す
るかもしれない。この場合、出力７０５の全てのサイズ
を指示するため、出力サイズ７０６は２乃至４ビットで
ある。
至８ビットを保持し、確率推定値は１乃至４ビットであ
り、また、結果７０３は１ビットである。この場合、Ｌ
ＵＴ７０２は４乃至１３ビットの入力を受け取る。な
お、状態レジスタ７０１は、どのようなビット数を記憶
するレジスタでもよい。また、別の実施例では、確率推
定値のビット数を４ビットより多くすることもできる。
ＬＵＴ７０２の出力７０５は、本発明のバイナリ・エン
トロピー・コーダの場合には２乃至８ビットである。し
かし、統合データ圧縮（joint data compression）が行
なわれるときには、この出力７０５のビット数が増加す
るかもしれない。この場合、出力７０５の全てのサイズ
を指示するため、出力サイズ７０６は２乃至４ビットで
ある。
【００８４】このように、本発明によれば、ある有限遷
移図で示される拘束条件に合致し、したがってデコーデ
ィング動作の一部として元のデータへ戻すことの可能な
ビットストリームを生成するように、遷移状態マシンを
設計することができる。このようにして、本発明によれ
ば、チャネル変調を行ない、あるいは圧縮とチャネル変
調を同時に行なう有限状態マシンが得られる。
移図で示される拘束条件に合致し、したがってデコーデ
ィング動作の一部として元のデータへ戻すことの可能な
ビットストリームを生成するように、遷移状態マシンを
設計することができる。このようにして、本発明によれ
ば、チャネル変調を行ない、あるいは圧縮とチャネル変
調を同時に行なう有限状態マシンが得られる。
【００８５】本発明は、可変ビット数の出力を生じる状
態マシンを提供する。本発明はチャネル変調中に可変レ
ートで出力を発生することができるので、ディスクドラ
イブの正確な記憶容量が記憶データに左右されない。し
かしながら、ディスクドライブには不良セクタといくつ
かの圧縮ファイルがあるので、一般的なディスクドライ
ブの正確な記憶容量は、もともと、幾分不確かなところ
がある。可変レートのコードは、単一の誤りが、固定レ
ートのコードよりも多くのデータに影響を及ぼす。しか
し、これと同じ事情は、記録メディア上の現行圧縮ファ
イルにもある。つまり、本発明の可変レート拘束チャネ
ルコードには、普通のディスクドライブ上の圧縮ファイ
ルに存在する問題点と同じ問題点がある。しかし、本発
明のコードは、チャネルの利用効率がよく、また恐ら
く、（データ圧縮との）統合動作によって速度も上が
る。
態マシンを提供する。本発明はチャネル変調中に可変レ
ートで出力を発生することができるので、ディスクドラ
イブの正確な記憶容量が記憶データに左右されない。し
かしながら、ディスクドライブには不良セクタといくつ
かの圧縮ファイルがあるので、一般的なディスクドライ
ブの正確な記憶容量は、もともと、幾分不確かなところ
がある。可変レートのコードは、単一の誤りが、固定レ
ートのコードよりも多くのデータに影響を及ぼす。しか
し、これと同じ事情は、記録メディア上の現行圧縮ファ
イルにもある。つまり、本発明の可変レート拘束チャネ
ルコードには、普通のディスクドライブ上の圧縮ファイ
ルに存在する問題点と同じ問題点がある。しかし、本発
明のコードは、チャネルの利用効率がよく、また恐ら
く、（データ圧縮との）統合動作によって速度も上が
る。
【００８６】＜誤り訂正コーディング＞誤り訂正コーデ
ィングは、チャネルが非損失性でない場合に行なわれる
ことが多い。誤り訂正は、チャネルに関するもう一つの
拘束条件と見ることができる。すなわち、任意ビットの
系列は、それに対応して生成された何ビットかのパリテ
ィビットを持つ。本発明はまた、入力データストリーム
に対し誤り訂正コーディングを行なうための有限状態マ
シンを提供する。何種類かの誤り制御コードに関して、
エンコーディングを行なう有限状態マシンを生成するこ
とが可能である。この種の誤り制御コードの一つは、コ
ンボリューショナル（convolutional）コードと呼ばれ
ることが多い。コンボリューショナル・コードは、有限
状態遷移図によって表現できる構造を持っていることが
知られている。本発明は、コンボリューショナル・コー
ドを使用し得るが、有限状態マシンを使用して他の誤り
訂正コードを実施することもできる。例えば、トレリス
（trellis）コードも、有限状態遷移図によって表現で
きる。有限状態遷移図によって表現可能であれば、他の
コードも使用できる。
ィングは、チャネルが非損失性でない場合に行なわれる
ことが多い。誤り訂正は、チャネルに関するもう一つの
拘束条件と見ることができる。すなわち、任意ビットの
系列は、それに対応して生成された何ビットかのパリテ
ィビットを持つ。本発明はまた、入力データストリーム
に対し誤り訂正コーディングを行なうための有限状態マ
シンを提供する。何種類かの誤り制御コードに関して、
エンコーディングを行なう有限状態マシンを生成するこ
とが可能である。この種の誤り制御コードの一つは、コ
ンボリューショナル（convolutional）コードと呼ばれ
ることが多い。コンボリューショナル・コードは、有限
状態遷移図によって表現できる構造を持っていることが
知られている。本発明は、コンボリューショナル・コー
ドを使用し得るが、有限状態マシンを使用して他の誤り
訂正コードを実施することもできる。例えば、トレリス
（trellis）コードも、有限状態遷移図によって表現で
きる。有限状態遷移図によって表現可能であれば、他の
コードも使用できる。
【００８７】本発明の有限状態マシンは、その出力が、
入力ビットストリームのビットに誤り訂正ビットを統合
したものとなるように設計できる。誤り訂正が可能な有
限状態マシンのための状態テーブルの一例が表４に示さ
れている。
入力ビットストリームのビットに誤り訂正ビットを統合
したものとなるように設計できる。誤り訂正が可能な有
限状態マシンのための状態テーブルの一例が表４に示さ
れている。
【００８８】
【表４】
【００８９】表４を参照する。この状態テーブルは表２
の状態テーブルと同じように作用する。本発明は、現在
状態と入力を用いて、誤り訂正ビットの統合されたビッ
トストリームを出力し、そして次の入力のための指定さ
れた次状態へ遷移する。同様に、図５及び図６に示した
表２を実現するために用いられた機能要素を、表４の状
態テーブルを実現するために利用し得る。
の状態テーブルと同じように作用する。本発明は、現在
状態と入力を用いて、誤り訂正ビットの統合されたビッ
トストリームを出力し、そして次の入力のための指定さ
れた次状態へ遷移する。同様に、図５及び図６に示した
表２を実現するために用いられた機能要素を、表４の状
態テーブルを実現するために利用し得る。
【００９０】本発明のバイナリコーダを用いたシステム
においてデータが圧縮される場合、このバイナリコード
を、圧縮コーディングと誤り訂正エンコーディングの両
方を行なうように変形することができる。すなわち、本
発明は、有限状態マシンを使用して、入力ビットストリ
ームに対しデータ圧縮と誤り訂正コーディングを同時に
行なうことが可能である。この本発明の状態マシンの動
作は、データ圧縮とチャネル変調を同時に行なう上述の
状態マシンと同じである。換言すれば、この状態マシン
は、入力ビットストリーム、現在状態の表示及び確率推
定値を受け取って出力ビットストリームを発生するが、
確率推定値は多数の遷移集合の選択のために使用され、
確率推定値によって選択された遷移集合中の実際の遷移
はビット入力により選択する。誤り訂正とデータ圧縮を
提供する有限状態マシンのための状態テーブルの一例が
表５に示されている。
においてデータが圧縮される場合、このバイナリコード
を、圧縮コーディングと誤り訂正エンコーディングの両
方を行なうように変形することができる。すなわち、本
発明は、有限状態マシンを使用して、入力ビットストリ
ームに対しデータ圧縮と誤り訂正コーディングを同時に
行なうことが可能である。この本発明の状態マシンの動
作は、データ圧縮とチャネル変調を同時に行なう上述の
状態マシンと同じである。換言すれば、この状態マシン
は、入力ビットストリーム、現在状態の表示及び確率推
定値を受け取って出力ビットストリームを発生するが、
確率推定値は多数の遷移集合の選択のために使用され、
確率推定値によって選択された遷移集合中の実際の遷移
はビット入力により選択する。誤り訂正とデータ圧縮を
提供する有限状態マシンのための状態テーブルの一例が
表５に示されている。
【００９１】
【表５】
【００９２】一実施例では、この種の有限状態マシンを
図７に示したようなシステムにおいて採用することがで
き、この場合、圧縮エンコーダ６０１と誤り訂正エンコ
ーダ６０２は、それぞれ同じ有限状態マシンを使用する
ことにより統合される。本発明においては、デコーディ
ングは別々の誤り訂正回路と伸長装置によって実行され
る。言い換えれば、デコーディングは単一ステージとし
ては行なわれない。
図７に示したようなシステムにおいて採用することがで
き、この場合、圧縮エンコーダ６０１と誤り訂正エンコ
ーダ６０２は、それぞれ同じ有限状態マシンを使用する
ことにより統合される。本発明においては、デコーディ
ングは別々の誤り訂正回路と伸長装置によって実行され
る。言い換えれば、デコーディングは単一ステージとし
ては行なわれない。
【００９３】本発明の有限状態マシンは、同時に誤り訂
正コーディングとチャネル変調コーディングとを行なう
ように設計できる。本発明はまた、データ圧縮、誤り訂
正及びチャネルコーディングを単一の有限状態マシンに
統合することができる。上に述べたと同じテクニックを
使用して、入力データを受け取って圧縮する有限状態マ
シンが、誤り訂正エンコーディングとチャネルコーディ
ングを同時に行なう。この場合、図７に示したようなシ
ステムにおける圧縮エンコーダ（例えば圧縮エンコーダ
６０１）、誤り訂正エンコーダ（例えば誤り訂正エンコ
ーダ６０２）及びチャネル変調機構（例えば変調エンコ
ーダ６０３）は、これら３つの機能を施されたデータを
表わす出力を出す単一の有限状態マシンに統合されるこ
とになろう。複数の有限状態マシンを用い、各有限状態
マシンが上述の如き統合機能を提供するシステムを得る
ことができる。
正コーディングとチャネル変調コーディングとを行なう
ように設計できる。本発明はまた、データ圧縮、誤り訂
正及びチャネルコーディングを単一の有限状態マシンに
統合することができる。上に述べたと同じテクニックを
使用して、入力データを受け取って圧縮する有限状態マ
シンが、誤り訂正エンコーディングとチャネルコーディ
ングを同時に行なう。この場合、図７に示したようなシ
ステムにおける圧縮エンコーダ（例えば圧縮エンコーダ
６０１）、誤り訂正エンコーダ（例えば誤り訂正エンコ
ーダ６０２）及びチャネル変調機構（例えば変調エンコ
ーダ６０３）は、これら３つの機能を施されたデータを
表わす出力を出す単一の有限状態マシンに統合されるこ
とになろう。複数の有限状態マシンを用い、各有限状態
マシンが上述の如き統合機能を提供するシステムを得る
ことができる。
【００９４】それぞれの組み合わせは速度を増加させる
ことができるが、そのエンコーディングのために必要な
状態テーブルは大きくなることがある。従来の記録シス
テムでは、これらの機能が別々のユニットによって実行
される。ある時点でデータを処理できるのは、これらユ
ニット中の１つだけである。さらに、すべての記録シス
テムに、これら機能ユニットの全部が含まれているわけ
ではない。この場合、システムソフトウエアを利用して
機能を遂行せざるを得ないことが多い。これは、他のシ
ステム機能の中断をまねく。本発明は、１つのユニット
による機能全部の遂行を可能にする。記録システムの場
合、システムソフトウエアが圧縮を遂行する。別のハー
ドウエアが誤り訂正コーディング及びチャネル変調を遂
行する。このハードウエアは、データ圧縮、チャネル変
調及び誤り訂正を同時に遂行する本発明の有限状態マシ
ンを含むように設計できる。例えば、有限状態マシン
は、入力ビットストリーム、現在状態の指示及び確率推
定値を受け取って出力ビットストリームを発生するが、
確率推定値は多数の遷移集合から１つの遷移集合を選択
するために用いられ、入力ビットは確率推定値によって
選択された遷移集合中の実際の遷移を選択する。この場
合、システムソフトウエアは自由に他のタスクを遂行で
き、ハードウエアは１入力につき１回のテーブルルック
アップを必要とするだけであるので、システム速度が上
昇する。
ことができるが、そのエンコーディングのために必要な
状態テーブルは大きくなることがある。従来の記録シス
テムでは、これらの機能が別々のユニットによって実行
される。ある時点でデータを処理できるのは、これらユ
ニット中の１つだけである。さらに、すべての記録シス
テムに、これら機能ユニットの全部が含まれているわけ
ではない。この場合、システムソフトウエアを利用して
機能を遂行せざるを得ないことが多い。これは、他のシ
ステム機能の中断をまねく。本発明は、１つのユニット
による機能全部の遂行を可能にする。記録システムの場
合、システムソフトウエアが圧縮を遂行する。別のハー
ドウエアが誤り訂正コーディング及びチャネル変調を遂
行する。このハードウエアは、データ圧縮、チャネル変
調及び誤り訂正を同時に遂行する本発明の有限状態マシ
ンを含むように設計できる。例えば、有限状態マシン
は、入力ビットストリーム、現在状態の指示及び確率推
定値を受け取って出力ビットストリームを発生するが、
確率推定値は多数の遷移集合から１つの遷移集合を選択
するために用いられ、入力ビットは確率推定値によって
選択された遷移集合中の実際の遷移を選択する。この場
合、システムソフトウエアは自由に他のタスクを遂行で
き、ハードウエアは１入力につき１回のテーブルルック
アップを必要とするだけであるので、システム速度が上
昇する。
【００９５】＜ビット系列のデコーディング＞どのよう
なコーディング動作においても（データ圧縮、チャネル
コーディング、あるいは誤り制御コーディング）、エン
コードされたデータストリームからオリジナルデータを
得られることが最も重要である。換言すると、圧縮デー
タストリームやその他のコード化データストリームが与
えられた場合、このデータストリームのもとになったオ
リジナルデータ系列は唯一つしかないはずである。これ
が事実であるならば、その圧縮された系列または、その
圧縮プロセスは固有的にデコード可能である（uniquely
decodeable）と言われる。本発明におけるコードも固
有的にデコード可能である。さらに、本発明のコードは
プレフィクス特性（prefix property）を持たないが、
それでもなお固有的にデコード可能である。このこと
は、各エンコーディング例を検討すれば明らかである。
入力した確率は調べられて、可能な遷移のペアを選択す
るために用いられる。どのような遷移ペアに関しても、
一方の遷移は第１のビット系列集合中の系列のいくつか
を生成することが可能であり、他方の遷移は全く異なっ
たビット系列の集合を生成することが可能である。デコ
ーダは、実際に発生したビット系列を調べることができ
る。そのビット系列が第１の遷移の第１のビット系列集
合中にあるならば、エンコーダは、その遷移を使った筈
であり、その遷移を使用させる入力が発生したはずであ
る。もしそうでないとすれば、そのビット系列は別のビ
ット系列集合中にある筈で、別の遷移よって別の入力が
生じた筈である。
なコーディング動作においても（データ圧縮、チャネル
コーディング、あるいは誤り制御コーディング）、エン
コードされたデータストリームからオリジナルデータを
得られることが最も重要である。換言すると、圧縮デー
タストリームやその他のコード化データストリームが与
えられた場合、このデータストリームのもとになったオ
リジナルデータ系列は唯一つしかないはずである。これ
が事実であるならば、その圧縮された系列または、その
圧縮プロセスは固有的にデコード可能である（uniquely
decodeable）と言われる。本発明におけるコードも固
有的にデコード可能である。さらに、本発明のコードは
プレフィクス特性（prefix property）を持たないが、
それでもなお固有的にデコード可能である。このこと
は、各エンコーディング例を検討すれば明らかである。
入力した確率は調べられて、可能な遷移のペアを選択す
るために用いられる。どのような遷移ペアに関しても、
一方の遷移は第１のビット系列集合中の系列のいくつか
を生成することが可能であり、他方の遷移は全く異なっ
たビット系列の集合を生成することが可能である。デコ
ーダは、実際に発生したビット系列を調べることができ
る。そのビット系列が第１の遷移の第１のビット系列集
合中にあるならば、エンコーダは、その遷移を使った筈
であり、その遷移を使用させる入力が発生したはずであ
る。もしそうでないとすれば、そのビット系列は別のビ
ット系列集合中にある筈で、別の遷移よって別の入力が
生じた筈である。
【００９６】ビット系列のデコーディングは、圧縮ビッ
ト系列を可変レートで消費する有限状態マシンによって
行なうことができる。一実施例では、デコーダは、エン
コーダの各状態に対して１つの状態を持ち、エンコーダ
で生じる遷移を追跡する。ある状態において、デコーダ
は、エンコーダの受け取るものと同じ確率推定値を受け
取り、エンコーダにより生成されたビットストリームを
調べて、生じたに違いないところの遷移を判定する。デ
コーダは、エンコーダで生じたものと同じ遷移を生じ、
そして、そのビットストリームより、エンコーダが当該
遷移時に付加したであろうビットを除去する。
ト系列を可変レートで消費する有限状態マシンによって
行なうことができる。一実施例では、デコーダは、エン
コーダの各状態に対して１つの状態を持ち、エンコーダ
で生じる遷移を追跡する。ある状態において、デコーダ
は、エンコーダの受け取るものと同じ確率推定値を受け
取り、エンコーダにより生成されたビットストリームを
調べて、生じたに違いないところの遷移を判定する。デ
コーダは、エンコーダで生じたものと同じ遷移を生じ、
そして、そのビットストリームより、エンコーダが当該
遷移時に付加したであろうビットを除去する。
【００９７】＜状態マシンの自動生成＞本発明は、拘束
チャネルコーディングのためのテーブルを生成する方法
を提供する。また、このテーブル生成法は、本発明のバ
イナリ・エントロピー・コーダのビット生成部用の状態
マシンを生成するために使用し得る。なお、以下に述べ
る方法は、ビット生成のための最上の状態マシンを必ず
しも生成するとは限らないが、１つの状態マシンを生成
し、それを状態数の増加により改良する。
チャネルコーディングのためのテーブルを生成する方法
を提供する。また、このテーブル生成法は、本発明のバ
イナリ・エントロピー・コーダのビット生成部用の状態
マシンを生成するために使用し得る。なお、以下に述べ
る方法は、ビット生成のための最上の状態マシンを必ず
しも生成するとは限らないが、１つの状態マシンを生成
し、それを状態数の増加により改良する。
【００９８】以下の説明において下に定義したような用
語を使用する。有限状態図とは、エッジラベル付グラフ
（edge labeled graph）である。各頂点は可能な現在状
態であり、そのエッジに付けられたラベルは、当該状態
より始まるある系列において可能なビットを示す。その
複数のエッジ中の１つのエッジにマッチする、あるビッ
ト系列が発生した時に、状態は更新され当該エッジの終
端の状態となる。有限状態遷移図中の１つの状態のフォ
ロワ集合（follower set）とは、当該状態で最初に始ま
ったパスに沿って生成され得る全ての可能な系列の集合
のことである。本発明において、全てのフォロワ集合は
有限の多数の要素を持っており、再帰的に定義される。
ランレングス制限された拘束条件図（run-length limit
edconstraint diagrams）の場合、ある特定の状態で始
まって当該状態へ戻る系列の全てが、その後に当該状態
で始まる他の系列のどれでも続くことができる、という
点で、フェロワ集合は再帰的である。
語を使用する。有限状態図とは、エッジラベル付グラフ
（edge labeled graph）である。各頂点は可能な現在状
態であり、そのエッジに付けられたラベルは、当該状態
より始まるある系列において可能なビットを示す。その
複数のエッジ中の１つのエッジにマッチする、あるビッ
ト系列が発生した時に、状態は更新され当該エッジの終
端の状態となる。有限状態遷移図中の１つの状態のフォ
ロワ集合（follower set）とは、当該状態で最初に始ま
ったパスに沿って生成され得る全ての可能な系列の集合
のことである。本発明において、全てのフォロワ集合は
有限の多数の要素を持っており、再帰的に定義される。
ランレングス制限された拘束条件図（run-length limit
edconstraint diagrams）の場合、ある特定の状態で始
まって当該状態へ戻る系列の全てが、その後に当該状態
で始まる他の系列のどれでも続くことができる、という
点で、フェロワ集合は再帰的である。
【００９９】図９に示された遷移状態図は、いくつかの
系列に関する、この再帰的性質を説明するものである。
図９を参照すると、当該状態図８００は状態０〜２と遷
移アーク（transision arc）８０１〜８０５からなる。
シンボル”ａ”は、状態マシンが状態０から状態１へ
（遷移アーク８０１経由で）遷移する時に、系列の一部
として出力される。シンボル”ｂ”と”ｃ”はそれぞ
れ、状態マシンが状態１から状態０へ遷移する時に系列
の一部として出力されるが、そのいずれであるかは遷移
アーク８０２，８０３のいずれが選ばれたからによって
決まる。シンボル”ｃ”はまた、状態マシンが状態０か
ら状態２へ（遷移アーク８０５経由で）遷移する時に系
列の一部として出力される。シンボル”ｄ”は、状態マ
シンが状態２から状態０へ（遷移アーク８０４経由で）
遷移する時に、系列の一部として出力される。
系列に関する、この再帰的性質を説明するものである。
図９を参照すると、当該状態図８００は状態０〜２と遷
移アーク（transision arc）８０１〜８０５からなる。
シンボル”ａ”は、状態マシンが状態０から状態１へ
（遷移アーク８０１経由で）遷移する時に、系列の一部
として出力される。シンボル”ｂ”と”ｃ”はそれぞ
れ、状態マシンが状態１から状態０へ遷移する時に系列
の一部として出力されるが、そのいずれであるかは遷移
アーク８０２，８０３のいずれが選ばれたからによって
決まる。シンボル”ｃ”はまた、状態マシンが状態０か
ら状態２へ（遷移アーク８０５経由で）遷移する時に系
列の一部として出力される。シンボル”ｄ”は、状態マ
シンが状態２から状態０へ（遷移アーク８０４経由で）
遷移する時に、系列の一部として出力される。
【０１００】状態０のフォロワ集合Ｆの判定の際に、当
該状態のフォロワ集合が当該状態からの全ての可能な系
列を含んでいることが認識される。状態０に関しては、
状態マシンが状態０より状態１へ遷移してから遷移アー
ク８０２経由で状態０へ戻るとすると、シンボル”ａ
ｂ”が出力される。状態マシンが状態０へ戻ったので、
当該系列の残りの部分は、初めに状態０で可能であった
系列の全体集合の要素のいずれでもあり得る。すなわ
ち、シンボル”ａｂ”で始まる全ての系列は、状態マシ
ンが状態０と状態１の間で遷移する以前に存在した全て
の可能な遷移を含む。したがって、状態マシンが状態０
へ戻った後はフォロワ集合Ｆの全ての系列が可能である
ので、シンボル”ａｂ”で始まる系列を”ａｂＦ”と書
き換えることができる。ただし、”Ｆ”はフォロワ集合
を意味する。同様に、状態マシンが状態１へ遷移してか
ら遷移アーク８０３経由で状態０へ戻るときは、シンボ
ル”ａｃ”が出力され、そしてフォロワ集合全体が依然
として可能な系列である。よって、シンボル”ａｃ”で
始まる全ての系列を、フォロワ集合Ｆを用い”ａｃＦ”
と記述できる。同じことがシンボル”ｃｄ”で始まる系
列にもあてはまる。
該状態のフォロワ集合が当該状態からの全ての可能な系
列を含んでいることが認識される。状態０に関しては、
状態マシンが状態０より状態１へ遷移してから遷移アー
ク８０２経由で状態０へ戻るとすると、シンボル”ａ
ｂ”が出力される。状態マシンが状態０へ戻ったので、
当該系列の残りの部分は、初めに状態０で可能であった
系列の全体集合の要素のいずれでもあり得る。すなわ
ち、シンボル”ａｂ”で始まる全ての系列は、状態マシ
ンが状態０と状態１の間で遷移する以前に存在した全て
の可能な遷移を含む。したがって、状態マシンが状態０
へ戻った後はフォロワ集合Ｆの全ての系列が可能である
ので、シンボル”ａｂ”で始まる系列を”ａｂＦ”と書
き換えることができる。ただし、”Ｆ”はフォロワ集合
を意味する。同様に、状態マシンが状態１へ遷移してか
ら遷移アーク８０３経由で状態０へ戻るときは、シンボ
ル”ａｃ”が出力され、そしてフォロワ集合全体が依然
として可能な系列である。よって、シンボル”ａｃ”で
始まる全ての系列を、フォロワ集合Ｆを用い”ａｃＦ”
と記述できる。同じことがシンボル”ｃｄ”で始まる系
列にもあてはまる。
【０１０１】まとめると、図９の状態図のフォロワ集合
Ｆは、Ｆ＝｛ａｂＦ，ａｃＦ，ｃｄＦ｝なる系列からな
り、ここで、Ｆはそれ自体への参照を”再帰的”に含ん
でいる。
Ｆは、Ｆ＝｛ａｂＦ，ａｃＦ，ｃｄＦ｝なる系列からな
り、ここで、Ｆはそれ自体への参照を”再帰的”に含ん
でいる。
【０１０２】本発明のテーブル生成法を表わすフローチ
ャートが図１０に示されている。図１０を参照する。本
発明はまず、初期状態マシンを生成し（処理ブロック９
０１）、次にこの初期状態マシンを改良する（処理ブロ
ック９０２）。この本発明の方法は、コンピュータでソ
フトウエアを用いて実施される。
ャートが図１０に示されている。図１０を参照する。本
発明はまず、初期状態マシンを生成し（処理ブロック９
０１）、次にこの初期状態マシンを改良する（処理ブロ
ック９０２）。この本発明の方法は、コンピュータでソ
フトウエアを用いて実施される。
【０１０３】本発明による初期状態マシンの生成方法が
図１１に示されている。図１１を参照する。初期状態マ
シンを生成する当該方法は、まずバイナリ・エントロピ
ー・コーダの拘束条件、すなわち誤り訂正拘束条件また
はビット生成部分を表わす有限状態遷移図（ＦＳＴＤ）
を用意する（処理ブロック１００１）。
図１１に示されている。図１１を参照する。初期状態マ
シンを生成する当該方法は、まずバイナリ・エントロピ
ー・コーダの拘束条件、すなわち誤り訂正拘束条件また
はビット生成部分を表わす有限状態遷移図（ＦＳＴＤ）
を用意する（処理ブロック１００１）。
【０１０４】このＦＳＴＤを用いて、ＦＳＴＤの各状態
に対するフォロワ集合が生成される（処理ブロック１０
０２）。このフォロワ集合はしばしば無限集合である。
しかし、前述のように、フォロワ集合が無限集合なら
ば、それを再帰的な定義によって表わすことができる。
に対するフォロワ集合が生成される（処理ブロック１０
０２）。このフォロワ集合はしばしば無限集合である。
しかし、前述のように、フォロワ集合が無限集合なら
ば、それを再帰的な定義によって表わすことができる。
【０１０５】フォロワ集合が生成された後、フォロワ集
合は最初の可能なシンボルに基づき２つの部分集合に分
割される（処理ブロック１００３）。換言すれば、ある
集合が同一のシンボルより始まる系列全てを含んでいる
場合に、当該シンボルは遷移に対する出力となることが
できる。複数の系列が同一集合のシンボルで始まる場
合、これらのシンボルは遷移に対する出力となり得るこ
とに注意されたい。例えば、Ｆ＝｛ａｂＦ，ａｃＦ，ｃ
ｄＦ｝は、｛ａｂＦ，ａｃＦ｝と｛ｃｄＦ｝とに分割で
きる。
合は最初の可能なシンボルに基づき２つの部分集合に分
割される（処理ブロック１００３）。換言すれば、ある
集合が同一のシンボルより始まる系列全てを含んでいる
場合に、当該シンボルは遷移に対する出力となることが
できる。複数の系列が同一集合のシンボルで始まる場
合、これらのシンボルは遷移に対する出力となり得るこ
とに注意されたい。例えば、Ｆ＝｛ａｂＦ，ａｃＦ，ｃ
ｄＦ｝は、｛ａｂＦ，ａｃＦ｝と｛ｃｄＦ｝とに分割で
きる。
【０１０６】各部分集合に関して、１つの遷移を生成さ
せる（処理ブロック１００４）。本発明においては、部
分集合の全ての要素が同じ始まりを持っているときに
は、その共通の始まりが出力として割り当てられ、そし
てフォロワ集合が修正される。もし、そのフォロワ集合
が既に１つの状態として存在するときには、その状態が
遷移の終端（行き先）とされる。｛ａｂＦ，ａｃＦ｝を
例にすると、’ａ’を遷移に付加することができので、
｛ｂＦ，ｃＦ｝が新しい集合となる。フォロワ集合が１
つの状態として存在しないときには、当該集合をフォロ
ワ集合として持つ１つの新しい状態が作られる。
せる（処理ブロック１００４）。本発明においては、部
分集合の全ての要素が同じ始まりを持っているときに
は、その共通の始まりが出力として割り当てられ、そし
てフォロワ集合が修正される。もし、そのフォロワ集合
が既に１つの状態として存在するときには、その状態が
遷移の終端（行き先）とされる。｛ａｂＦ，ａｃＦ｝を
例にすると、’ａ’を遷移に付加することができので、
｛ｂＦ，ｃＦ｝が新しい集合となる。フォロワ集合が１
つの状態として存在しないときには、当該集合をフォロ
ワ集合として持つ１つの新しい状態が作られる。
【０１０７】各部分集合について１つの遷移を生成した
後、テストによって、状態の全てが１つの出力遷移を持
つか判定する（処理ブロック１００５）。状態の全てが
１つの出力状態を持っているならば、初期ＦＳＴＤの生
成は完了である。状態の１つまたは２つ以上が１つの出
力遷移を持たないときは、処理ブロック１００３，１０
０４の処理が、出力遷移を持たない状態それぞれに対し
て続けられる。ＦＳＴＤの遷移数は有限であるので、こ
の生成ステージはやがて終了する。
後、テストによって、状態の全てが１つの出力遷移を持
つか判定する（処理ブロック１００５）。状態の全てが
１つの出力状態を持っているならば、初期ＦＳＴＤの生
成は完了である。状態の１つまたは２つ以上が１つの出
力遷移を持たないときは、処理ブロック１００３，１０
０４の処理が、出力遷移を持たない状態それぞれに対し
て続けられる。ＦＳＴＤの遷移数は有限であるので、こ
の生成ステージはやがて終了する。
【０１０８】本発明は、’０’入力に対し遷移中の一方
を、’１’入力に対し他方の遷移をを用いるだけで、任
意のビット系列をチャネル拘束条件に合致した系列に変
換するマシンを生成する。入力中の一方が他方よりも起
こりやすく、かつ、その一方の入力が、（平均的に）系
列を短くする側の遷移に常に割り当てられるならば、圧
縮が可能となる。
を、’１’入力に対し他方の遷移をを用いるだけで、任
意のビット系列をチャネル拘束条件に合致した系列に変
換するマシンを生成する。入力中の一方が他方よりも起
こりやすく、かつ、その一方の入力が、（平均的に）系
列を短くする側の遷移に常に割り当てられるならば、圧
縮が可能となる。
【０１０９】図１１に示されたステップによって得られ
た初期状態マシンは、確率が期待通りでないと、データ
を十分圧縮できないことがあり、それどころかデータを
膨張させる可能性もある。そのいずれの場合において
も、各状態に遷移を追加することによって、初期状態マ
シンの性能を改良できる。そして、確率推定マシンから
の確率推定値を用いて、その推定されたスキューに近い
スキューを持つ遷移ペアが選択され、結果（outcome）
は、当該遷移ペアのいずれの遷移が入力シンボルのエン
コードに用いられるべきかを判定するために用いられ
る。
た初期状態マシンは、確率が期待通りでないと、データ
を十分圧縮できないことがあり、それどころかデータを
膨張させる可能性もある。そのいずれの場合において
も、各状態に遷移を追加することによって、初期状態マ
シンの性能を改良できる。そして、確率推定マシンから
の確率推定値を用いて、その推定されたスキューに近い
スキューを持つ遷移ペアが選択され、結果（outcome）
は、当該遷移ペアのいずれの遷移が入力シンボルのエン
コードに用いられるべきかを判定するために用いられ
る。
【０１１０】初期状態マシンを改良する方法の一例が図
１２にフローチャートで示されている。図１２を参照す
る。本発明は、最初に、いくつかの基準に従って状態マ
シンの最悪性能の部分を見つける（処理ブロック１１０
１）。この最悪性能の部分は、２つの遷移間の最大の確
率ギャップによって識別することができる。
１２にフローチャートで示されている。図１２を参照す
る。本発明は、最初に、いくつかの基準に従って状態マ
シンの最悪性能の部分を見つける（処理ブロック１１０
１）。この最悪性能の部分は、２つの遷移間の最大の確
率ギャップによって識別することができる。
【０１１１】次に、その確率で遷移が生じたとしたら性
能の向上をもたらすような確率が決定される（処理ブロ
ック１１０２）。そのような確率を識別する方法は用途
に依存する。例えば、ある用途の場合、この確率の選択
は、２つの端点確率の間の１つの確率を選択することに
より行なうことができる。例えば、０．５と０．９５の
間の遷移があれば、その平均である中点０．７２５に１
つの確率を追加することができる。他の決定方法を使用
して、予想される出力長を最小することもできる。
能の向上をもたらすような確率が決定される（処理ブロ
ック１１０２）。そのような確率を識別する方法は用途
に依存する。例えば、ある用途の場合、この確率の選択
は、２つの端点確率の間の１つの確率を選択することに
より行なうことができる。例えば、０．５と０．９５の
間の遷移があれば、その平均である中点０．７２５に１
つの確率を追加することができる。他の決定方法を使用
して、予想される出力長を最小することもできる。
【０１１２】それから、フォロワ集合は、性能向上のた
めに追加された確率に相対サイズが接近するような２つ
の部分集合に分割される（処理ブロック１１０３）。換
言すれば、フォロワ集合は、その部分集合の一方におけ
る累積確率が所望の確率と等しいか比較的近くなるよう
に分割される。
めに追加された確率に相対サイズが接近するような２つ
の部分集合に分割される（処理ブロック１１０３）。換
言すれば、フォロワ集合は、その部分集合の一方におけ
る累積確率が所望の確率と等しいか比較的近くなるよう
に分割される。
【０１１３】次に、上記初期生成法（すなわち処理ブロ
ック１００４）と同じ方法によって、各部分集合につい
て１つの遷移が生成される（処理ブロック１１０４）。
本発明においては、部分集合の全要素が同一の始まりを
持つときには、その共通の始まりが出力として割り当て
られ、フォロワ集合は修正される。そのフォロワ集合が
１つの状態として既に存在するならば、当該状態が遷移
の終端（行き先）とされる。そのフォロワ集合が１つの
状態として存在しないときは、当該集合をフォロワ集合
として持つ１つの新しい状態が作られる。
ック１００４）と同じ方法によって、各部分集合につい
て１つの遷移が生成される（処理ブロック１１０４）。
本発明においては、部分集合の全要素が同一の始まりを
持つときには、その共通の始まりが出力として割り当て
られ、フォロワ集合は修正される。そのフォロワ集合が
１つの状態として既に存在するならば、当該状態が遷移
の終端（行き先）とされる。そのフォロワ集合が１つの
状態として存在しないときは、当該集合をフォロワ集合
として持つ１つの新しい状態が作られる。
【０１１４】次いで、テストによって、終了基準が満た
されたか判定する（処理ブロック１１０５）。この基準
が満たされたならば処理は終了する。この終了基準が満
たされるまで、処理ブロック１１０１〜１１０４が繰り
返される。一実施例では、この基準は、最大状態数に達
したか、所望の性能水準に達しかである。性能水準は、
遷移状態マシンの性能をシャノン限界と比較測定するこ
とによって判定することができる。一実施例では、典型
的なファイルに対する平均出力長が計算され、その平均
長が予め決められた最小値に達した時に本発明の処理は
終了する。
されたか判定する（処理ブロック１１０５）。この基準
が満たされたならば処理は終了する。この終了基準が満
たされるまで、処理ブロック１１０１〜１１０４が繰り
返される。一実施例では、この基準は、最大状態数に達
したか、所望の性能水準に達しかである。性能水準は、
遷移状態マシンの性能をシャノン限界と比較測定するこ
とによって判定することができる。一実施例では、典型
的なファイルに対する平均出力長が計算され、その平均
長が予め決められた最小値に達した時に本発明の処理は
終了する。
【０１１５】本発明のマシン生成方法は、ある場合には
状態を全く追加することなく状態マシンを改良するが、
別の場合にはマシンにいくつかの状態を追加する。当該
方法は、所望のサイズまたは性能のマシンが得られるま
で繰り返し用いることができる。
状態を全く追加することなく状態マシンを改良するが、
別の場合にはマシンにいくつかの状態を追加する。当該
方法は、所望のサイズまたは性能のマシンが得られるま
で繰り返し用いることができる。
【０１１６】図１３、図１４及び図１５は、本発明の方
法の一例を示している。図１３は、ＲＬＬ（1,3）コー
ドの拘束条件を満足する系列だけを許すＦＳＴＤを示し
ている。したがって、図１３は拘束チャネルを記述して
いる。なお、図１３は１つの状態だけで表わされている
が、３個または４個の状態を用いて同等の図を作成する
ことも可能である。
法の一例を示している。図１３は、ＲＬＬ（1,3）コー
ドの拘束条件を満足する系列だけを許すＦＳＴＤを示し
ている。したがって、図１３は拘束チャネルを記述して
いる。なお、図１３は１つの状態だけで表わされている
が、３個または４個の状態を用いて同等の図を作成する
ことも可能である。
【０１１７】図１３に示されたＦＳＴＤは、本発明によ
るマシン生成の第１ステージで必要となるＦＳＴＤを表
わしている。初期ＦＳＴＤが決まったならば、フォロワ
集合が得られる。このフォロワ集合は無限サイズを持つ
が、Ｆ＝｛１０Ｆ，１００Ｆ，１０００Ｆ｝と表現する
ことができる。ここにおいて、当該集合は’１０’とそ
れに続く当該集合中のいずれかからなるか、’１００’
とそれに続く当該集合中のいずれかからなるか、あるい
は、’１０００’とそれに続く当該集合中のいずれかか
らなる。このフォロワ集合Ｆが決まれば、当該集合Ｆを
２つの部分集合、すなわちＦａ＝｛１０Ｆ｝とＦｂ＝
｛１００Ｆ，１０００Ｆ｝とに分割することができる。
るマシン生成の第１ステージで必要となるＦＳＴＤを表
わしている。初期ＦＳＴＤが決まったならば、フォロワ
集合が得られる。このフォロワ集合は無限サイズを持つ
が、Ｆ＝｛１０Ｆ，１００Ｆ，１０００Ｆ｝と表現する
ことができる。ここにおいて、当該集合は’１０’とそ
れに続く当該集合中のいずれかからなるか、’１００’
とそれに続く当該集合中のいずれかからなるか、あるい
は、’１０００’とそれに続く当該集合中のいずれかか
らなる。このフォロワ集合Ｆが決まれば、当該集合Ｆを
２つの部分集合、すなわちＦａ＝｛１０Ｆ｝とＦｂ＝
｛１００Ｆ，１０００Ｆ｝とに分割することができる。
【０１１８】部分集合Ｆａは、常に’１０’で始まるの
で、１つの遷移の出力に割り当てることができる。これ
によりフォロワ集合がまさにＦとなり、このＦはすでに
１つの状態であので、当該遷移の行き先を状態０にする
ことができる。もう１つの部分集合Ｆｂは、常に’１０
０’で始まるので、出力に割り当ててよく、その後に
｛Ｆ，０Ｆ｝がフォロワ集合として残る。このフォロワ
集合は存在しないので、１つの新しい状態が作られる。
図１４のケースでは、遷移に何も付加されていないの
で、集合は｛１００Ｆ，１０００Ｆ｝のままである。
で、１つの遷移の出力に割り当てることができる。これ
によりフォロワ集合がまさにＦとなり、このＦはすでに
１つの状態であので、当該遷移の行き先を状態０にする
ことができる。もう１つの部分集合Ｆｂは、常に’１０
０’で始まるので、出力に割り当ててよく、その後に
｛Ｆ，０Ｆ｝がフォロワ集合として残る。このフォロワ
集合は存在しないので、１つの新しい状態が作られる。
図１４のケースでは、遷移に何も付加されていないの
で、集合は｛１００Ｆ，１０００Ｆ｝のままである。
【０１１９】上記の新しい状態は出力遷移を持たないの
で、そのフォロワ集合を分割する必要がある。これは、
Ｆｃ＝｛１００Ｆ｝とＦｄ＝｛１０００Ｆ｝を生成する
ことによって可能である。集合Ｆｃは１００の後にＦを
続けたものに等しいので、出力１００は遷移には付加さ
れず、状態１０００へ遷移を生じさせることができる。
Ｆｄは、常に０で始まるので出力に割り当てることがで
き、状態０へ遷移を生じさせることができる。これで、
出力遷移を持たない状態は存在しないので、初期マシン
が生成された。このマシンが図１４に示されている。
で、そのフォロワ集合を分割する必要がある。これは、
Ｆｃ＝｛１００Ｆ｝とＦｄ＝｛１０００Ｆ｝を生成する
ことによって可能である。集合Ｆｃは１００の後にＦを
続けたものに等しいので、出力１００は遷移には付加さ
れず、状態１０００へ遷移を生じさせることができる。
Ｆｄは、常に０で始まるので出力に割り当てることがで
き、状態０へ遷移を生じさせることができる。これで、
出力遷移を持たない状態は存在しないので、初期マシン
が生成された。このマシンが図１４に示されている。
【０１２０】図１４において、遷移に並べて、また２つ
の状態の位置に、それらのフォロワ集合が示されてい
る。遷移毎に出力も示されている。各状態は２つの出力
遷移を持っており、’０’入力を第１遷移の使用に割り
当て、’１’入力を第２遷移の使用に割り当てることに
より、表４のマシンに相当するマシンが生成された。図
１４の例では、遷移に何も付加されないので、集合は
｛１００Ｆ，１０００Ｆ｝のままである。
の状態の位置に、それらのフォロワ集合が示されてい
る。遷移毎に出力も示されている。各状態は２つの出力
遷移を持っており、’０’入力を第１遷移の使用に割り
当て、’１’入力を第２遷移の使用に割り当てることに
より、表４のマシンに相当するマシンが生成された。図
１４の例では、遷移に何も付加されないので、集合は
｛１００Ｆ，１０００Ｆ｝のままである。
【０１２１】この状態マシンは、図１２に記述された方
法を用いて改良することができる。最初に、最悪状態が
確認される。最悪状態が状態０であると仮定すると、現
確率と違う確率での何等かの遷移があれば性能が改善さ
れる。０．７０に近い確率のための１つの遷移を追加す
ることが望ましいと仮定する。集合Ｆの新しい分割が可
能である。Ｆｅ＝｛１００Ｆ｝及びＦｆ＝｛１０Ｆ，１
０００Ｆ｝として、集合を違ったやり方で分割すると、
可能な系列の約７０％が集合Ｆｆに含まれる。図１５
は、かかる有限状態遷移図を示している。
法を用いて改良することができる。最初に、最悪状態が
確認される。最悪状態が状態０であると仮定すると、現
確率と違う確率での何等かの遷移があれば性能が改善さ
れる。０．７０に近い確率のための１つの遷移を追加す
ることが望ましいと仮定する。集合Ｆの新しい分割が可
能である。Ｆｅ＝｛１００Ｆ｝及びＦｆ＝｛１０Ｆ，１
０００Ｆ｝として、集合を違ったやり方で分割すると、
可能な系列の約７０％が集合Ｆｆに含まれる。図１５
は、かかる有限状態遷移図を示している。
【０１２２】次に遷移が生成される。図１５を参照す
る。集合Ｆｅは、１００を出力とし、状態０を行き先と
することにより、１つの遷移に変形することができる。
集合Ｆｆは、１０を出力させ、そしてフォロワ集合
｛Ｆ，００Ｆ｝を持つ新しい状態への遷移を生じさせ
る。この新しい状態には、フォロワ集合を｛Ｆ｝と｛０
０Ｆ｝に分割することにより、遷移を追加することがで
きる。これら遷移は両方とも、適当な出力を出して状態
０に戻ることができる。このように改良された状態マシ
ンは、表５に示された状態マシンに相当し、高スキュー
の圧縮が可能である。
る。集合Ｆｅは、１００を出力とし、状態０を行き先と
することにより、１つの遷移に変形することができる。
集合Ｆｆは、１０を出力させ、そしてフォロワ集合
｛Ｆ，００Ｆ｝を持つ新しい状態への遷移を生じさせ
る。この新しい状態には、フォロワ集合を｛Ｆ｝と｛０
０Ｆ｝に分割することにより、遷移を追加することがで
きる。これら遷移は両方とも、適当な出力を出して状態
０に戻ることができる。このように改良された状態マシ
ンは、表５に示された状態マシンに相当し、高スキュー
の圧縮が可能である。
【０１２３】終了基準に関して、この例では状態の最大
必要数を３と仮定している。したがって、この本発明の
自動状態マシン生成法は、その終了基準を満たしたので
終了する。
必要数を３と仮定している。したがって、この本発明の
自動状態マシン生成法は、その終了基準を満たしたので
終了する。
【０１２４】このマシン生成法のもう一つの使用例が図
１６及び図１７に示されている。図１６は、モールス符
号用の有限状態遷移図を示している。チャネルの使用効
率を最高にするためには、”．”（ドット）を”−”
（ダッシュ）より多用するのが望ましい。ドットのほう
がスペースを取らないからである。本例に関し、文中及
び図面中において”ドット”及び”ダッシュ”という単
語がそれらの記号の代わりに用いられる。遷移それぞれ
に対する最大エントロピー確率（チャネルの利用効率を
最大にする確率）は、ドットについて６８.２３％（す
なわち０.６８２３）、ダッシュについて３１.７７％
（すなわち０.３１７７））である。ただし、ダッシュ
及びその後の無音時間の合計時間は、ドットとその無音
時間の長さの３倍であると仮定している。そして、この
状態遷移図は、ほぼ７０％のケースを旨く表現する。こ
の状態遷移図は、チャネル変調を行なうために用いても
よいが、０.７０から離れた確率でのデータ圧縮のため
には適切でないかもしれない。例えば、．５０のケース
には効率的でない。
１６及び図１７に示されている。図１６は、モールス符
号用の有限状態遷移図を示している。チャネルの使用効
率を最高にするためには、”．”（ドット）を”−”
（ダッシュ）より多用するのが望ましい。ドットのほう
がスペースを取らないからである。本例に関し、文中及
び図面中において”ドット”及び”ダッシュ”という単
語がそれらの記号の代わりに用いられる。遷移それぞれ
に対する最大エントロピー確率（チャネルの利用効率を
最大にする確率）は、ドットについて６８.２３％（す
なわち０.６８２３）、ダッシュについて３１.７７％
（すなわち０.３１７７））である。ただし、ダッシュ
及びその後の無音時間の合計時間は、ドットとその無音
時間の長さの３倍であると仮定している。そして、この
状態遷移図は、ほぼ７０％のケースを旨く表現する。こ
の状態遷移図は、チャネル変調を行なうために用いても
よいが、０.７０から離れた確率でのデータ圧縮のため
には適切でないかもしれない。例えば、．５０のケース
には効率的でない。
【０１２５】５０％のケースをより良好に表現する有限
状態遷移図を生成するために、長さ１の系列（length-o
ne sequence）でなく長さ２の系列（length-two sequen
ce）が調べられる。２つのシンボル、つまりドットとダ
ッシュがあるので、長さ２の系列は４種類ある。この４
種類の長さ２系列と、それぞれに関する出現確率（個別
の出現確率を掛け合わせることによって決定される）
は、ドット−ドット（．４６６）、ドット−ダッシ
ュ（．２１７）、ダッシュ−ドット（．２１７）、ダッ
シュ−ダッシュ（．１０）である。これは、最初の状態
からの全ての可能な遷移パスについて全ての長さ２系列
が示されているという点まで、フォロワ集合を説明して
いる。
状態遷移図を生成するために、長さ１の系列（length-o
ne sequence）でなく長さ２の系列（length-two sequen
ce）が調べられる。２つのシンボル、つまりドットとダ
ッシュがあるので、長さ２の系列は４種類ある。この４
種類の長さ２系列と、それぞれに関する出現確率（個別
の出現確率を掛け合わせることによって決定される）
は、ドット−ドット（．４６６）、ドット−ダッシ
ュ（．２１７）、ダッシュ−ドット（．２１７）、ダッ
シュ−ダッシュ（．１０）である。これは、最初の状態
からの全ての可能な遷移パスについて全ての長さ２系列
が示されているという点まで、フォロワ集合を説明して
いる。
【０１２６】１つの状態は、そこから出る遷移が確率ク
ラスあたり２つしか許されないので、この集合は２つの
集合に分割される。これら集合の内容の選択は、所望の
確率に基づいてなされる。５０％ケースが所望ならば、
［ドット−ドット］の確率は約０.５０（すなわち０.４
６６）であるから、この２つの集合は［ドット−ドッ
ト］と［ドット−ダッシュ，ダッシュ−ドット，ダッシ
ュ−ダッシュ］にすることができる。そして、［ドット
−ドット］は状態０から出る第１の遷移アーク１５０１
に割り当てられた値を示す。また、その確率は５０％よ
り低いので、この系列［ドット−ドット］はＬＰＳに指
定される。そして、第２の遷移アーク１５０２はＭＰＳ
に指定されるが、この遷移に関係した出力はない。その
理由は、当該グループのシンボルには共通のプリフィク
スがないためである。
ラスあたり２つしか許されないので、この集合は２つの
集合に分割される。これら集合の内容の選択は、所望の
確率に基づいてなされる。５０％ケースが所望ならば、
［ドット−ドット］の確率は約０.５０（すなわち０.４
６６）であるから、この２つの集合は［ドット−ドッ
ト］と［ドット−ダッシュ，ダッシュ−ドット，ダッシ
ュ−ダッシュ］にすることができる。そして、［ドット
−ドット］は状態０から出る第１の遷移アーク１５０１
に割り当てられた値を示す。また、その確率は５０％よ
り低いので、この系列［ドット−ドット］はＬＰＳに指
定される。そして、第２の遷移アーク１５０２はＭＰＳ
に指定されるが、この遷移に関係した出力はない。その
理由は、当該グループのシンボルには共通のプリフィク
スがないためである。
【０１２７】状態１になったら、そこから出る２つの遷
移が識別されなければならない。したがって、集合［ド
ット−ダッシュ，ダッシュ−ドット，ダッシュ−ダッシ
ュ］は分割されなければならない。５０％ケースをより
よく表現するためには、当該集合が可能な限り５０％に
接近するように集合の選択が行なわれる。集合中の確率
を正規化することにより、［ドット−ドット］に対する
確率０.４０６、［ダッシュ−ドット］に対する確率０.
４０６、［ダッシュ−ダッシュ］に対する確率０.１８
８が得られる。このことを考慮し、［ドット−ダッシ
ュ］と［ダッシュ−ダッシュ］のいずれもＬＰＳに選ば
れる。図１７に示されるように、遷移アーク１５０６は
状態０へ戻る［ドット−ダッシュ］遷移を表わす。状態
１から出る他方の遷移アーク１５０３は、集合内の確率
が０.５を超えるのでＭＰＳに指定される。遷移アーク
１５０３は状態２へ遷移する時に何も出力を出さない。
移が識別されなければならない。したがって、集合［ド
ット−ダッシュ，ダッシュ−ドット，ダッシュ−ダッシ
ュ］は分割されなければならない。５０％ケースをより
よく表現するためには、当該集合が可能な限り５０％に
接近するように集合の選択が行なわれる。集合中の確率
を正規化することにより、［ドット−ドット］に対する
確率０.４０６、［ダッシュ−ドット］に対する確率０.
４０６、［ダッシュ−ダッシュ］に対する確率０.１８
８が得られる。このことを考慮し、［ドット−ダッシ
ュ］と［ダッシュ−ダッシュ］のいずれもＬＰＳに選ば
れる。図１７に示されるように、遷移アーク１５０６は
状態０へ戻る［ドット−ダッシュ］遷移を表わす。状態
１から出る他方の遷移アーク１５０３は、集合内の確率
が０.５を超えるのでＭＰＳに指定される。遷移アーク
１５０３は状態２へ遷移する時に何も出力を出さない。
【０１２８】状態２では、２つの遷移が識別されなけれ
ばならない。２つのシンボル［ダッシュ−ドット，ダッ
シュ−ダッシュ］しか残っていないので、それぞれのシ
ンボルは遷移アーク１５０４，１５０５の１つに割り当
てられる。これら遷移は全て状態０に戻るが、これは、
そのような遷移の後、可能な長さ２系列の全てが遷移可
能でなければならないからである。
ばならない。２つのシンボル［ダッシュ−ドット，ダッ
シュ−ダッシュ］しか残っていないので、それぞれのシ
ンボルは遷移アーク１５０４，１５０５の１つに割り当
てられる。これら遷移は全て状態０に戻るが、これは、
そのような遷移の後、可能な長さ２系列の全てが遷移可
能でなければならないからである。
【０１２９】元の確率分布は状態０にアーク１５０１，
１５１１として包含されていることに注意されたい。確
率推定値に応じて、実線または破線のいずれかが選ばれ
る。全ての状態を、確率に基づき選択された複数のアー
クを持つように設計できる。このようにして、図１７に
定義された状態マシンは、データ圧縮及びチャネルコー
ディングのような他の拘束条件のために使用できる。
１５１１として包含されていることに注意されたい。確
率推定値に応じて、実線または破線のいずれかが選ばれ
る。全ての状態を、確率に基づき選択された複数のアー
クを持つように設計できる。このようにして、図１７に
定義された状態マシンは、データ圧縮及びチャネルコー
ディングのような他の拘束条件のために使用できる。
【０１３０】本発明のテーブル生成法により生成された
状態マシン遷移行列の４例を表６乃至表１２に示す（た
だし、表９乃至表１２は１つの状態マシン遷移行列を示
している）。各表に示された各状態マシンにおいて、３
列中の最初の列は”Ｙ”デシジョン（likely）すなわち
ＭＰＳに対応し、３列中の２番目の列は”Ｎ”デシジョ
ン（unlikely）すなわちＬＰＳに対応する。最後の列は
確率を示す。表９乃至表１２はバイナリ圧縮を実行する
ための１つのテーブルを示している。
状態マシン遷移行列の４例を表６乃至表１２に示す（た
だし、表９乃至表１２は１つの状態マシン遷移行列を示
している）。各表に示された各状態マシンにおいて、３
列中の最初の列は”Ｙ”デシジョン（likely）すなわち
ＭＰＳに対応し、３列中の２番目の列は”Ｎ”デシジョ
ン（unlikely）すなわちＬＰＳに対応する。最後の列は
確率を示す。表９乃至表１２はバイナリ圧縮を実行する
ための１つのテーブルを示している。
【０１３１】
【表６】
【０１３２】
【表７】
【０１３３】
【表８】
【０１３４】
【表９】
【０１３５】
【表１０】
【０１３６】
【表１１】
【０１３７】
【表１２】
【０１３８】表６を参照する。ここには、２状態マシン
の遷移図が示されている。遷移ペアは列（１），（２）
に分けて示されている。状態マシンが状態Ｓ０で、閾値
（確率推定値）が０．６４４を超えている場合の２種類
の合法的遷移は、Ｎ（ｎｏ）デシジョンに対して状態Ｓ
０に留まってビットストリング”１１”を出力し、Ｙ
（ｙｅｓ）デシジョンに対して状態Ｓ１へ遷移しビット
ストリングを全然出力しないというものである。状態Ｓ
０で閾値（確率推定値）が０．６４４未満の場合の２種
類の合法的遷移は、Ｎ（ｎｏ）デシジョンに対して状態
Ｓ０に留まってビットストリング”０”を出力し、Ｙ
（ｙｅｓ）デシジョンに対して状態Ｓ０に留まってビッ
トストリング”１”を出力するというものである。状態
マシンが状態Ｓ１の場合の２種類の合法的遷移は、Ｎ
（ｎｏ）デシジョンに対して状態Ｓ０へ遷移してビット
ストリング”１０”を出力し、Ｙ（ｙｅｓ）デシジョン
に対して状態Ｓ０へ遷移してビットストリング”０”を
出力するというものである。
の遷移図が示されている。遷移ペアは列（１），（２）
に分けて示されている。状態マシンが状態Ｓ０で、閾値
（確率推定値）が０．６４４を超えている場合の２種類
の合法的遷移は、Ｎ（ｎｏ）デシジョンに対して状態Ｓ
０に留まってビットストリング”１１”を出力し、Ｙ
（ｙｅｓ）デシジョンに対して状態Ｓ１へ遷移しビット
ストリングを全然出力しないというものである。状態Ｓ
０で閾値（確率推定値）が０．６４４未満の場合の２種
類の合法的遷移は、Ｎ（ｎｏ）デシジョンに対して状態
Ｓ０に留まってビットストリング”０”を出力し、Ｙ
（ｙｅｓ）デシジョンに対して状態Ｓ０に留まってビッ
トストリング”１”を出力するというものである。状態
マシンが状態Ｓ１の場合の２種類の合法的遷移は、Ｎ
（ｎｏ）デシジョンに対して状態Ｓ０へ遷移してビット
ストリング”１０”を出力し、Ｙ（ｙｅｓ）デシジョン
に対して状態Ｓ０へ遷移してビットストリング”０”を
出力するというものである。
【０１３９】本発明の方法は、コンピュータ・ソフトウ
エアを用いて実現される。かかるソフトウエアは、５０
％遷移を持つ、状態の数を制限しまたは特定する、確率
クラスの数を制限または特定する、等のいくつかの基準
に従った遷移マシンを生成するように設計し得る。
エアを用いて実現される。かかるソフトウエアは、５０
％遷移を持つ、状態の数を制限しまたは特定する、確率
クラスの数を制限または特定する、等のいくつかの基準
に従った遷移マシンを生成するように設計し得る。
【０１４０】したがって、本発明のマシン自動生成法
は、任意のビットストリームを様々なランレングス制限
拘束条件を満たすビットストリームへ変換するための、
また、その他の拘束チャネルのための、有限状態マシン
を生成するために使用される。また、通常の非拘束のバ
イナリチャネル用に、より大きな状態マシンを生成する
こともできる。
は、任意のビットストリームを様々なランレングス制限
拘束条件を満たすビットストリームへ変換するための、
また、その他の拘束チャネルのための、有限状態マシン
を生成するために使用される。また、通常の非拘束のバ
イナリチャネル用に、より大きな状態マシンを生成する
こともできる。
【０１４１】＜より大きなアルファベット（larger alp
habets）のコーディング＞本発明のバイナリ・エントロ
ピー・コーダは、普通、バイナリ入力をコード化する。
このバイナリ・エントロピー・コーダは、それより少し
大きなアルファベット（alphabet）のコード化が可能で
ある。例えば、３つのシンボル（ａ，ｂ，ｃ）を持つア
ルファベットをコード化するには、それぞれの状態より
遷移を２つではなく３つ出す必要がある。アルファベッ
トの各要素に１つの遷移が割り当てられる。前述の如
く、状態マシン生成方法において、フェロワ集合は、２
つではなく３つの、互いに素の部分集合に分割されるこ
とになろう。確率の一定したシンボルに対しては極めて
容易であるが、確率分布が変化する場合には非常に難し
くなる。このように、本発明のバイナリ・エントロピー
・コーダは少し大きなアルファベットをコード化するこ
とができるけれども、状態テーブルの生成がいくつかの
点で難しくなろう。
habets）のコーディング＞本発明のバイナリ・エントロ
ピー・コーダは、普通、バイナリ入力をコード化する。
このバイナリ・エントロピー・コーダは、それより少し
大きなアルファベット（alphabet）のコード化が可能で
ある。例えば、３つのシンボル（ａ，ｂ，ｃ）を持つア
ルファベットをコード化するには、それぞれの状態より
遷移を２つではなく３つ出す必要がある。アルファベッ
トの各要素に１つの遷移が割り当てられる。前述の如
く、状態マシン生成方法において、フェロワ集合は、２
つではなく３つの、互いに素の部分集合に分割されるこ
とになろう。確率の一定したシンボルに対しては極めて
容易であるが、確率分布が変化する場合には非常に難し
くなる。このように、本発明のバイナリ・エントロピー
・コーダは少し大きなアルファベットをコード化するこ
とができるけれども、状態テーブルの生成がいくつかの
点で難しくなろう。
【０１４２】シンボルが３個の場合、２つの確率の推定
値が各分布の特定のために必要とされる。これだけで、
ルックアップテーブルのために必要とされる確率推定値
入力が倍になる。これら２つのシンボルのための推定値
のどの組合せについても、別々の３種の遷移がなければ
ならない。入力シンボルが非常に多くなると、コンテキ
スト・モデルにて事柄をバイナリデシジョンに分解させ
る必要があろう。
値が各分布の特定のために必要とされる。これだけで、
ルックアップテーブルのために必要とされる確率推定値
入力が倍になる。これら２つのシンボルのための推定値
のどの組合せについても、別々の３種の遷移がなければ
ならない。入力シンボルが非常に多くなると、コンテキ
スト・モデルにて事柄をバイナリデシジョンに分解させ
る必要があろう。
【０１４３】本発明は、有限状態マシンを拘束チャネル
のために使用可能にする。これらの有限状態マシンはデ
ィスクドライブに使用できるが、また、ＣＤ−ＲＯＭ、
消去可能光ディスク、さらには光ファイバーチャネルに
使用されている拘束チャネルにも適用できる。
のために使用可能にする。これらの有限状態マシンはデ
ィスクドライブに使用できるが、また、ＣＤ−ＲＯＭ、
消去可能光ディスク、さらには光ファイバーチャネルに
使用されている拘束チャネルにも適用できる。
【０１４４】本発明はまた、ビット生成とチャネルコー
ディングまたは誤り訂正の同時動作を可能にする。さら
に、これらタスクを実行するための有限状態マシンを自
動生成する方法について説明した。この本発明の方法
は、前述の統合動作用マシンを生成できなければならな
いときの有限状態の生成も考慮している。この技術は、
磁気ディスクドライブや、ＣＤ−ＲＯＭ、光磁気ディス
クドライブに、その他拘束チャネル及び／または誤り訂
正が利用される場合に有用である。
ディングまたは誤り訂正の同時動作を可能にする。さら
に、これらタスクを実行するための有限状態マシンを自
動生成する方法について説明した。この本発明の方法
は、前述の統合動作用マシンを生成できなければならな
いときの有限状態の生成も考慮している。この技術は、
磁気ディスクドライブや、ＣＤ−ＲＯＭ、光磁気ディス
クドライブに、その他拘束チャネル及び／または誤り訂
正が利用される場合に有用である。
【０１４５】好適な実施例に関連して本発明を説明した
が、当業者には、その様々な変形、修正、用途は以上の
説明より明らかであろう。ここで付記すれば、以下の方
法及び装置は本発明に包含される。
が、当業者には、その様々な変形、修正、用途は以上の
説明より明らかであろう。ここで付記すれば、以下の方
法及び装置は本発明に包含される。
【０１４６】（１） 複数の入力ビットからなる入力ビ
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：それぞれが少なくとも１つの遷移
ペアを有する複数の状態を持つ遷移マシンを提供する、
ここにおいて、該少なくとも１つの遷移ペア中の各遷移
は、当該遷移が選択された時に出力される１つの出力ビ
ットストリームに関係付けられ、また、該少なくとも１
つの遷移ペアは該複数の入力ビットの一部分に従って選
ばれ、該出力ビットストリームのそれぞれは該複数入力
ビットの該一部分をチャネルコード化したものからな
る、ステップ；該複数入力ビットの該一部分に従って、
該複数の状態の該１つの状態における該少なくとも１つ
の遷移ペアに１つの遷移を設定するステップ；及び該遷
移に関係付けられた該出力ビットを出力して次の状態へ
遷移する、ここにおいて、該複数の入力ビットの各部分
に対し可変数のビットが該遷移マシンより出力され、該
入力ビットストリームに応答して複数の出力ビットが生
成され、該複数の出力ビットは複数の出力ビットストリ
ームを表わし、よって該入力ビットストリームはチャネ
ルコード化される、ステップ。
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：それぞれが少なくとも１つの遷移
ペアを有する複数の状態を持つ遷移マシンを提供する、
ここにおいて、該少なくとも１つの遷移ペア中の各遷移
は、当該遷移が選択された時に出力される１つの出力ビ
ットストリームに関係付けられ、また、該少なくとも１
つの遷移ペアは該複数の入力ビットの一部分に従って選
ばれ、該出力ビットストリームのそれぞれは該複数入力
ビットの該一部分をチャネルコード化したものからな
る、ステップ；該複数入力ビットの該一部分に従って、
該複数の状態の該１つの状態における該少なくとも１つ
の遷移ペアに１つの遷移を設定するステップ；及び該遷
移に関係付けられた該出力ビットを出力して次の状態へ
遷移する、ここにおいて、該複数の入力ビットの各部分
に対し可変数のビットが該遷移マシンより出力され、該
入力ビットストリームに応答して複数の出力ビットが生
成され、該複数の出力ビットは複数の出力ビットストリ
ームを表わし、よって該入力ビットストリームはチャネ
ルコード化される、ステップ。
【０１４７】（２） 前記（１）の方法において、該遷
移マシンを提供するステップが、チャネル拘束条件に従
って該遷移のそれぞれに対するビットストリームを選択
するステップを含むことを特徴とする方法。
移マシンを提供するステップが、チャネル拘束条件に従
って該遷移のそれぞれに対するビットストリームを選択
するステップを含むことを特徴とする方法。
【０１４８】（３） 前記（２）の方法において、該遷
移のそれぞれに対する該ビットストリームが、該ビット
ストリーム出力が該複数の入力ビットのランレングス制
限コーディングを表わすように選ばれることを特徴とす
る方法。
移のそれぞれに対する該ビットストリームが、該ビット
ストリーム出力が該複数の入力ビットのランレングス制
限コーディングを表わすように選ばれることを特徴とす
る方法。
【０１４９】（４） 前記（１）の方法において、該複
数の入力ビットの各部分が１ビットからなることを特徴
とする方法。
数の入力ビットの各部分が１ビットからなることを特徴
とする方法。
【０１５０】（５） 前記（１）の方法において、該出
力ビットストリームのそれぞれが該複数の入力ビットの
一部の圧縮表現からなることにより、該入力ビットスト
リームが圧縮されかつチャネルコード化されることを特
徴とする方法。
力ビットストリームのそれぞれが該複数の入力ビットの
一部の圧縮表現からなることにより、該入力ビットスト
リームが圧縮されかつチャネルコード化されることを特
徴とする方法。
【０１５１】（６） 前記（５）の方法において、該状
態マシンを提供するステップが、チャネルコード化され
かつ圧縮されるべきビットストリームを選択するステッ
プを含むことを特徴とする方法。
態マシンを提供するステップが、チャネルコード化され
かつ圧縮されるべきビットストリームを選択するステッ
プを含むことを特徴とする方法。
【０１５２】（７） 複数の入力ビットからなる入力ビ
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：複数の状態を持つ遷移マシンを提
供する、ここにおいて、該複数の状態のそれぞれが少な
くとも１つの遷移ペアを有し、該該少なくとも１つの遷
移ペア中の各遷移は１つの出力ビットストリームに関係
付けられ、各出力ビットストリームは該複数の入力ビッ
ト中の１ビットを圧縮かつチャネルコード化したものか
らなる、ステップ；該複数入力ビットの該１ビットに従
って、該複数の状態の１つの状態における該少なくとも
１つの遷移ペアに１つの遷移を設定するステップ；及び
該遷移に関係付けられた出力ビットを出力する、ここに
おいて、該複数の入力ビットの各部分に対し可変数のビ
ットが該遷移マシンより出力され、該入力ビットストリ
ームに応答して複数の出力ビットが生成され、該複数の
出力ビットは複数の出力ビットストリームを表わし、よ
って該入力ビットストリームは圧縮されかつチャネルコ
ード化される、ステップ。
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：複数の状態を持つ遷移マシンを提
供する、ここにおいて、該複数の状態のそれぞれが少な
くとも１つの遷移ペアを有し、該該少なくとも１つの遷
移ペア中の各遷移は１つの出力ビットストリームに関係
付けられ、各出力ビットストリームは該複数の入力ビッ
ト中の１ビットを圧縮かつチャネルコード化したものか
らなる、ステップ；該複数入力ビットの該１ビットに従
って、該複数の状態の１つの状態における該少なくとも
１つの遷移ペアに１つの遷移を設定するステップ；及び
該遷移に関係付けられた出力ビットを出力する、ここに
おいて、該複数の入力ビットの各部分に対し可変数のビ
ットが該遷移マシンより出力され、該入力ビットストリ
ームに応答して複数の出力ビットが生成され、該複数の
出力ビットは複数の出力ビットストリームを表わし、よ
って該入力ビットストリームは圧縮されかつチャネルコ
ード化される、ステップ。
【０１５３】（８） 前記（７）の方法において、該遷
移マシンを提供するステップが、チャネル拘束条件に従
って該遷移のそれぞれに対するビットストリームを選択
するステップを含むことを特徴とする方法。
移マシンを提供するステップが、チャネル拘束条件に従
って該遷移のそれぞれに対するビットストリームを選択
するステップを含むことを特徴とする方法。
【０１５４】（９） 前記（７）の方法において、該遷
移のそれぞれに対する該ビットストリームが、該ビット
ストリーム出力が該複数の入力ビットのランレングス制
限コーディングを表わすように選ばれることを特徴とす
る方法。
移のそれぞれに対する該ビットストリームが、該ビット
ストリーム出力が該複数の入力ビットのランレングス制
限コーディングを表わすように選ばれることを特徴とす
る方法。
【０１５５】（10） ビットストリームを出力した後に
次の状態へ遷移するステップをさらに有し、該次の状態
は該遷移によって指示されることを特徴とする前記
（７）の方法。
次の状態へ遷移するステップをさらに有し、該次の状態
は該遷移によって指示されることを特徴とする前記
（７）の方法。
【０１５６】（11） 複数の入力ビットよりなる入力ビ
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：複数の入力中の１つの入力ための
第１の閾値を受け取るステップ；該複数の入力中の該１
つの入力のための第１の指示を受け取る、ここにおいて
該第１の指示は、該複数の入力中の該１つの入力が複数
の可能な第１の状態中の１つの状態にあるか否かを指示
する、ステップ；複数の遷移状態中の１つの遷移状態に
おける複数の遷移集合の中の１つの遷移集合を該第１の
閾値に従って選択する、ここにおいて、該複数の遷移集
合中の各遷移は１つの出力及び該複数の遷移状態内の次
の状態と関係付けられ、各出力は該複数の入力ビットの
一部分をチャネル変調したものからなる、ステップ；該
複数の遷移集合中の該１つの遷移集合中の１つの遷移
を、該第１の指示に従って選択するステップ；及び該遷
移に関係付けられた出力を出力する、ここにおいて、該
複数の入力ビットの各ビットに対し可変数のビットが該
遷移マシンより出力され、よって該入力ビットストリー
ムはチャネルコード化される、ステップ。
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：複数の入力中の１つの入力ための
第１の閾値を受け取るステップ；該複数の入力中の該１
つの入力のための第１の指示を受け取る、ここにおいて
該第１の指示は、該複数の入力中の該１つの入力が複数
の可能な第１の状態中の１つの状態にあるか否かを指示
する、ステップ；複数の遷移状態中の１つの遷移状態に
おける複数の遷移集合の中の１つの遷移集合を該第１の
閾値に従って選択する、ここにおいて、該複数の遷移集
合中の各遷移は１つの出力及び該複数の遷移状態内の次
の状態と関係付けられ、各出力は該複数の入力ビットの
一部分をチャネル変調したものからなる、ステップ；該
複数の遷移集合中の該１つの遷移集合中の１つの遷移
を、該第１の指示に従って選択するステップ；及び該遷
移に関係付けられた出力を出力する、ここにおいて、該
複数の入力ビットの各ビットに対し可変数のビットが該
遷移マシンより出力され、よって該入力ビットストリー
ムはチャネルコード化される、ステップ。
【０１５７】（12） 遷移に関係付けられた次の状態へ
遷移するステップをさらに有し、該次の状態内の１つの
遷移が、該複数入力中の該１つの入力の直後の入力に対
応した第２の閾値及び第２の指示を用いて選択されるこ
とを特徴とする前記（11）の方法。
遷移するステップをさらに有し、該次の状態内の１つの
遷移が、該複数入力中の該１つの入力の直後の入力に対
応した第２の閾値及び第２の指示を用いて選択されるこ
とを特徴とする前記（11）の方法。
【０１５８】（13） 複数の入力ビットからなる入力ビ
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：複数の状態を持つ遷移マシンを提
供する、ここにおいて、該複数の状態のそれぞれが少な
くとも１つの遷移ペアを有し、該少なくとも１つの遷移
ペア中の各遷移が１つの出力ビットストリームと関係付
けられ、かつ、該少なくとも１つの遷移ペアは該複数の
入力ビットの一部分に従って選ばれ、さらに、各出力ビ
ットストリームは該複数入力ビットの該一部分をチャネ
ルコード化しかつ圧縮したものからなる、ステップ；該
複数入力ビットの該一部分に従って、該複数の状態の該
１つの状態における該少なくとも１つの遷移ペアに１つ
の遷移を設定するステップ；及び該遷移に関係付けられ
た該出力ビットストリームを出力して次の状態へ遷移す
る、ここにおいて、該入力ビットストリームに応答して
複数の出力ビットが生成され、該複数の出力ビットは複
数の出力ビットストリームからなり、よって該入力ビッ
トストリームは誤り訂正コード化されかつチャネルコー
ド化される、ステップ。
ットストリームに対しチャネル変調を行なう、以下のス
テップからなる方法：複数の状態を持つ遷移マシンを提
供する、ここにおいて、該複数の状態のそれぞれが少な
くとも１つの遷移ペアを有し、該少なくとも１つの遷移
ペア中の各遷移が１つの出力ビットストリームと関係付
けられ、かつ、該少なくとも１つの遷移ペアは該複数の
入力ビットの一部分に従って選ばれ、さらに、各出力ビ
ットストリームは該複数入力ビットの該一部分をチャネ
ルコード化しかつ圧縮したものからなる、ステップ；該
複数入力ビットの該一部分に従って、該複数の状態の該
１つの状態における該少なくとも１つの遷移ペアに１つ
の遷移を設定するステップ；及び該遷移に関係付けられ
た該出力ビットストリームを出力して次の状態へ遷移す
る、ここにおいて、該入力ビットストリームに応答して
複数の出力ビットが生成され、該複数の出力ビットは複
数の出力ビットストリームからなり、よって該入力ビッ
トストリームは誤り訂正コード化されかつチャネルコー
ド化される、ステップ。
【０１５９】（14） 前記（13）の方法において、該複
数の入力ビットの各部分が１ビットからなることを特徴
とする方法。
数の入力ビットの各部分が１ビットからなることを特徴
とする方法。
【０１６０】（15） 前記（13）の方法において、誤り
訂正コーディングがコンボリューショナルコードである
ことを特徴とする方法。
訂正コーディングがコンボリューショナルコードである
ことを特徴とする方法。
【０１６１】（16） 前記（13）の方法において、誤り
訂正コーディングがトレリスコードであることを特徴と
する方法。
訂正コーディングがトレリスコードであることを特徴と
する方法。
【０１６２】（17） ビットストリームを出力した後に
次の状態へ遷移するステップをさらに有し、該次の状態
は該遷移によって指示されることを特徴とする前記（1
3）の方法。
次の状態へ遷移するステップをさらに有し、該次の状態
は該遷移によって指示されることを特徴とする前記（1
3）の方法。
【０１６３】（18） 複数の入力ビットからなる入力ビ
ットストリームに対し誤り訂正を行なう、以下のステッ
プからなる方法：複数の状態を持つ遷移マシンを提供す
る、ここにおいて該複数の状態中の各状態は少なくとも
１つの遷移ペアを持ち、該少なくとも１つの遷移ペア中
の各遷移は１つの出力ビットストリームに関係付けら
れ、各出力ビットストリームは該複数入力ビット中の１
つを圧縮しかつ誤り訂正コード化したものからなる、ス
テップ；該複数入力ビット中の該１つに従って、該複数
の状態中の該１つの状態における該少なくとも１つの遷
移ペアに１つの遷移を設定するステップ；及び該遷移に
関係付けられた出力ビットを出力する、ここにおいて、
該複数の入力ビットの各部分に対し可変数のビットが該
遷移マシンより出力され、該入力ビットストリームに応
答して複数の出力ビットが生成され、該複数の出力ビッ
トは複数の出力ビットストリームを表わし、よって該入
力ビットストリームは圧縮されかつ誤り訂正コード化さ
れる、ステップ。
ットストリームに対し誤り訂正を行なう、以下のステッ
プからなる方法：複数の状態を持つ遷移マシンを提供す
る、ここにおいて該複数の状態中の各状態は少なくとも
１つの遷移ペアを持ち、該少なくとも１つの遷移ペア中
の各遷移は１つの出力ビットストリームに関係付けら
れ、各出力ビットストリームは該複数入力ビット中の１
つを圧縮しかつ誤り訂正コード化したものからなる、ス
テップ；該複数入力ビット中の該１つに従って、該複数
の状態中の該１つの状態における該少なくとも１つの遷
移ペアに１つの遷移を設定するステップ；及び該遷移に
関係付けられた出力ビットを出力する、ここにおいて、
該複数の入力ビットの各部分に対し可変数のビットが該
遷移マシンより出力され、該入力ビットストリームに応
答して複数の出力ビットが生成され、該複数の出力ビッ
トは複数の出力ビットストリームを表わし、よって該入
力ビットストリームは圧縮されかつ誤り訂正コード化さ
れる、ステップ。
【０１６４】（19） 前記（18）の方法において、誤り
訂正コーディングがコンボリューショナルコードである
ことを特徴とする方法。
訂正コーディングがコンボリューショナルコードである
ことを特徴とする方法。
【０１６５】（20） 前記（18）の方法において、誤り
訂正コーディングがトレリスコードであることを特徴と
する方法。
訂正コーディングがトレリスコードであることを特徴と
する方法。
【０１６６】（21） ビットストリームを出力した後に
次の状態へ遷移するステップをさらに有し、該次の状態
が該遷移により指示されることを特徴とする前記（18）
の方法。
次の状態へ遷移するステップをさらに有し、該次の状態
が該遷移により指示されることを特徴とする前記（18）
の方法。
【０１６７】（22） 以下のステップからなる、状態マ
シンを生成する方法： （ａ）複数の状態中の各状態について全ての可能な系列
の集合を生成する、ここにおいて、該全ての可能な系列
の集合は該状態からのあらゆるパスに沿って生成され得
る系列を包含し、該系列中の各系列は第１のシンボルを
含む； （ｂ）第１の可能なシンボルに基づき該集合を２つの部
分集合に分割する； （ｃ）該２つの部分集合の各部分集合に対して１つの遷
移を生成する； （ｄ）ステップ（ｂ）及びステップ（ｃ）を出力遷移を
持たない全ての状態に対して繰り返すことにより、状態
マシンが作られる。
シンを生成する方法： （ａ）複数の状態中の各状態について全ての可能な系列
の集合を生成する、ここにおいて、該全ての可能な系列
の集合は該状態からのあらゆるパスに沿って生成され得
る系列を包含し、該系列中の各系列は第１のシンボルを
含む； （ｂ）第１の可能なシンボルに基づき該集合を２つの部
分集合に分割する； （ｃ）該２つの部分集合の各部分集合に対して１つの遷
移を生成する； （ｄ）ステップ（ｂ）及びステップ（ｃ）を出力遷移を
持たない全ての状態に対して繰り返すことにより、状態
マシンが作られる。
【０１６８】（23） 前記（22）の方法において、遷移
を生成するステップが、該集合中の各系列の始まり部分
を、該始まり部分が該各系列に関して同一のときに、出
力として割り当てることを含むことを特徴とする方法。
を生成するステップが、該集合中の各系列の始まり部分
を、該始まり部分が該各系列に関して同一のときに、出
力として割り当てることを含むことを特徴とする方法。
【０１６９】（24） 該集合を修正するステップをさら
に有し、該始まり部分が該各系列より除去されることを
特徴とする前記（23）の方法。
に有し、該始まり部分が該各系列より除去されることを
特徴とする前記（23）の方法。
【０１７０】（25） 前記（22）の方法において、該集
合が既に１つの状態として存在するときには１つの状態
は１つの遷移の行き先である、ことを特徴とする方法。
合が既に１つの状態として存在するときには１つの状態
は１つの遷移の行き先である、ことを特徴とする方法。
【０１７１】（26） 該集合が１つの状態として存在し
ないときに、該集合に関する１つの新しい状態を生成す
るステップをさらに有することを特徴とする前記（22）
の方法。
ないときに、該集合に関する１つの新しい状態を生成す
るステップをさらに有することを特徴とする前記（22）
の方法。
【０１７２】（27） さらに以下のステップを有するこ
とを特徴とする前記（22）の方法： （ｅ）該状態マシンの修正すべき部分を識別する； （ｆ）その確率で遷移があるときに性能の向上をもたら
す確率を判定する； （ｇ）該確率に、該２つの部分集合中の１つの部分集合
における系列の累積確率が接近するように、該系列集合
を２つの部分集合に分割する； （ｈ）最初の可能なシンボルに基づき該集合を２つの部
分集合に分割する； （ｉ）該２つの部分集合中の各部分集合について１つの
遷移を生成する、ここにおいて、当該ステップは該集合
が１つの状態として存在しないときに該集合を持つ１つ
の新しい状態を生成するステップを含む；及び （ｊ）終了基準に達するまでステップ（ｅ）乃至ステッ
プ（ｉ）を繰り返すことにより状態マシンが作成され
る。
とを特徴とする前記（22）の方法： （ｅ）該状態マシンの修正すべき部分を識別する； （ｆ）その確率で遷移があるときに性能の向上をもたら
す確率を判定する； （ｇ）該確率に、該２つの部分集合中の１つの部分集合
における系列の累積確率が接近するように、該系列集合
を２つの部分集合に分割する； （ｈ）最初の可能なシンボルに基づき該集合を２つの部
分集合に分割する； （ｉ）該２つの部分集合中の各部分集合について１つの
遷移を生成する、ここにおいて、当該ステップは該集合
が１つの状態として存在しないときに該集合を持つ１つ
の新しい状態を生成するステップを含む；及び （ｊ）終了基準に達するまでステップ（ｅ）乃至ステッ
プ（ｉ）を繰り返すことにより状態マシンが作成され
る。
【０１７３】（28） 前記（27）の方法において、識別
のステップ（ｅ）が、２つの遷移間の確率差が最大の、
該状態マシンの部分を識別するステップを含むことを特
徴とする方法。
のステップ（ｅ）が、２つの遷移間の確率差が最大の、
該状態マシンの部分を識別するステップを含むことを特
徴とする方法。
【０１７４】（29） 前記（27）の方法において、該終
了基準が所定の状態数を含むことにより、所定数の状態
が得られるまでステップ（ｅ）乃至ステップ（ｉ）が繰
り返されることを特徴とする方法。
了基準が所定の状態数を含むことにより、所定数の状態
が得られるまでステップ（ｅ）乃至ステップ（ｉ）が繰
り返されることを特徴とする方法。
【０１７５】（30） 前記（27）の方法において、該終
了基準がある性能水準を含むことにより、ある性能レベ
ルが得られるまでステップ（ｅ）乃至ステップ（ｉ）が
繰り返されることを特徴とする方法。
了基準がある性能水準を含むことにより、ある性能レベ
ルが得られるまでステップ（ｅ）乃至ステップ（ｉ）が
繰り返されることを特徴とする方法。
【０１７６】（31） 所定数のシンボルのアルファベッ
トより選ばれた複数のシンボルからなる入力ストリーム
に対しコーディングを行なう、以下のステップからなる
方法：複数の状態を持つ遷移マシンを提供する、ここに
おいて、該複数の状態中の各状態は、該アルファベット
中の所定数のシンボルのそれぞれに対して少なくとも１
つの遷移を持ち、かつ、該遷移のそれぞれは１つの出力
ストリームに関係付けられる、ステップ；該入力ストリ
ーム中の１つのシンボルに従って該複数の状態中の１つ
の状態における１つの遷移を選択するステップ；該遷移
に関係付けられた出力ストリームを出力して次の状態へ
遷移する、ここにおいて、該入力ストリーム中の少なく
とも２つのシンボルに対し該遷移マシンより可変数のシ
ンボルが出力されることにより、該入力ストリームがコ
ード化される、ステップ。
トより選ばれた複数のシンボルからなる入力ストリーム
に対しコーディングを行なう、以下のステップからなる
方法：複数の状態を持つ遷移マシンを提供する、ここに
おいて、該複数の状態中の各状態は、該アルファベット
中の所定数のシンボルのそれぞれに対して少なくとも１
つの遷移を持ち、かつ、該遷移のそれぞれは１つの出力
ストリームに関係付けられる、ステップ；該入力ストリ
ーム中の１つのシンボルに従って該複数の状態中の１つ
の状態における１つの遷移を選択するステップ；該遷移
に関係付けられた出力ストリームを出力して次の状態へ
遷移する、ここにおいて、該入力ストリーム中の少なく
とも２つのシンボルに対し該遷移マシンより可変数のシ
ンボルが出力されることにより、該入力ストリームがコ
ード化される、ステップ。
【０１７７】（32） 前記（31）の方法において、各出
力ストリームが、該入力ストリームがチャネル変調され
るように選択されて出力されることを特徴とする方法。
力ストリームが、該入力ストリームがチャネル変調され
るように選択されて出力されることを特徴とする方法。
【０１７８】（33） 前記（31）の方法において、各出
力ストリームが、該入力ストリームが誤り訂正コード化
されるように選択されて出力されることを特徴とする方
法。
力ストリームが、該入力ストリームが誤り訂正コード化
されるように選択されて出力されることを特徴とする方
法。
【０１７９】（34） 前記（31）の方法において、各出
力ストリームが、該入力ストリームがチャネル変調され
かつ誤り訂正コード化されるように選択されて出力され
ることを特徴とする方法。
力ストリームが、該入力ストリームがチャネル変調され
かつ誤り訂正コード化されるように選択されて出力され
ることを特徴とする方法。
【０１８０】（35） 前記（31）の方法において、各出
力ストリームが、該入力ストリームがチャネル変調され
かつ圧縮されるように選択されて出力されることを特徴
とする方法。
力ストリームが、該入力ストリームがチャネル変調され
かつ圧縮されるように選択されて出力されることを特徴
とする方法。
【０１８１】（36） 前記（31）の方法において、各出
力ストリームが、該入力ストリームが圧縮され、チャネ
ル変調されかつ誤り訂正コード化されるように選択され
て出力されることを特徴とする方法。
力ストリームが、該入力ストリームが圧縮され、チャネ
ル変調されかつ誤り訂正コード化されるように選択され
て出力されることを特徴とする方法。
【０１８２】（37） 前記（31）の方法において、各出
力ストリームが、該入力ストリームが誤り訂正コード化
されかつ圧縮されるように選択されて出力されることを
特徴とする方法。
力ストリームが、該入力ストリームが誤り訂正コード化
されかつ圧縮されるように選択されて出力されることを
特徴とする方法。
【０１８３】（38） 複数の入力ビットからなる入力ビ
ットストリームに対しチャネル変調を行なう装置であっ
て、それぞれ少なくとも１つの遷移ペアを有する複数の
状態を持つ遷移マシンを具備し、ここにおいて、該少な
くとも１つの遷移ペア中の各遷移は当該遷移が選択され
た時に出力される１つの出力ビットストリームと関係付
けられ、該少なくとも１つの遷移ペアは該複数の入力ビ
ットの一部分に従って選ばれ、該出力ビットストリーム
のそれぞれは該複数の入力ビットの該一部分をチャネル
コード化したものからなり；該複数の入力ビットの該一
部分に従って、該複数の状態の中の該１つの状態におけ
る該少なくとも１つの遷移ペア中の１つの遷移を選択す
るための手段を具備し；かつ該遷移に関係付けられた出
力ビットストリームを出力して次の状態へ遷移するため
の手段を具備し、ここにおいて、該複数の入力ビットの
各部分に対して可変数のビットが該遷移マシンより出力
され、該入力ビットストリームに応答して複数の入力ビ
ットが生成され、複数の出力ビットは複数の出力ビット
ストリームを表わすことにより、入力ビットストリーム
はチャネルコード化される、装置。
ットストリームに対しチャネル変調を行なう装置であっ
て、それぞれ少なくとも１つの遷移ペアを有する複数の
状態を持つ遷移マシンを具備し、ここにおいて、該少な
くとも１つの遷移ペア中の各遷移は当該遷移が選択され
た時に出力される１つの出力ビットストリームと関係付
けられ、該少なくとも１つの遷移ペアは該複数の入力ビ
ットの一部分に従って選ばれ、該出力ビットストリーム
のそれぞれは該複数の入力ビットの該一部分をチャネル
コード化したものからなり；該複数の入力ビットの該一
部分に従って、該複数の状態の中の該１つの状態におけ
る該少なくとも１つの遷移ペア中の１つの遷移を選択す
るための手段を具備し；かつ該遷移に関係付けられた出
力ビットストリームを出力して次の状態へ遷移するため
の手段を具備し、ここにおいて、該複数の入力ビットの
各部分に対して可変数のビットが該遷移マシンより出力
され、該入力ビットストリームに応答して複数の入力ビ
ットが生成され、複数の出力ビットは複数の出力ビット
ストリームを表わすことにより、入力ビットストリーム
はチャネルコード化される、装置。
【０１８４】（39） 前記（38）の装置において、該遷
移マシンがＲＯＭからなることを特徴とする装置。
移マシンがＲＯＭからなることを特徴とする装置。
【０１８５】（40） 前記（38）の装置において、複数
の入力ビットの各部分が１ビットからなることを特徴と
する装置。
の入力ビットの各部分が１ビットからなることを特徴と
する装置。
【０１８６】（41） 前記（38）の装置において、入力
ビットストリームのそれぞれが該複数の入力ビットの一
部分を圧縮したものからなることにより、入力ビットス
トリームは圧縮されかつチャネルコード化されることを
特徴とする装置。
ビットストリームのそれぞれが該複数の入力ビットの一
部分を圧縮したものからなることにより、入力ビットス
トリームは圧縮されかつチャネルコード化されることを
特徴とする装置。
【０１８７】（42） 前記（38）の装置において、出力
ビットストリームのそれぞれが、該複数の入力ビットの
一部分をチャネル誤り訂正コード化したものからなるこ
とにより、入力ビットストリームは誤り訂正コード化さ
れかつチャネルコード化されることを特徴とする装置。
ビットストリームのそれぞれが、該複数の入力ビットの
一部分をチャネル誤り訂正コード化したものからなるこ
とにより、入力ビットストリームは誤り訂正コード化さ
れかつチャネルコード化されることを特徴とする装置。
【０１８８】（43） 前記（38）の装置において、出力
ビットストリームのそれぞれが該複数の入力ビットの一
部分を圧縮しかつ誤り訂正コード化したものからことに
より、入力ビットストリームは圧縮され、誤り訂正コー
ド化されかつチャネルコード化されることを特徴とする
装置。
ビットストリームのそれぞれが該複数の入力ビットの一
部分を圧縮しかつ誤り訂正コード化したものからことに
より、入力ビットストリームは圧縮され、誤り訂正コー
ド化されかつチャネルコード化されることを特徴とする
装置。
【０１８９】（44） 複数の入力ビットからなる入力ビ
ットストリームに対し誤り訂正を行なう装置であって、
複数の状態を持つ遷移マシンを具備し、ここにおいて、
該複数の状態のそれぞれは少なくとも１つの遷移ペアを
持ち、該少なくとも１つの遷移ペア中の各遷移は１つの
出力ビットストリームと関係付けられ、各出力ビットス
トリームは該複数の入力ビットの一部分を圧縮しかつ誤
り訂正コード化したものからなり；該複数の入力ビット
の該一部分に従って、該複数の状態の中の該１つの状態
における該少なくとも１つの遷移ペア中の１つの遷移を
選択するための手段を具備し；かつ該遷移に関係付けら
れた出力ビットストリームを出力するための手段を具備
し、ここにおて、該複数の入力ビットの各部分に対して
可変数のビットが該遷移マシンより出力され、該入力ビ
ットストリームに応答して複数の入力ビットが生成さ
れ、複数の出力ビットは複数の出力ビットストリームを
表わすことにより、入力ビットストリームは圧縮されか
つ誤り訂正コード化される、装置。
ットストリームに対し誤り訂正を行なう装置であって、
複数の状態を持つ遷移マシンを具備し、ここにおいて、
該複数の状態のそれぞれは少なくとも１つの遷移ペアを
持ち、該少なくとも１つの遷移ペア中の各遷移は１つの
出力ビットストリームと関係付けられ、各出力ビットス
トリームは該複数の入力ビットの一部分を圧縮しかつ誤
り訂正コード化したものからなり；該複数の入力ビット
の該一部分に従って、該複数の状態の中の該１つの状態
における該少なくとも１つの遷移ペア中の１つの遷移を
選択するための手段を具備し；かつ該遷移に関係付けら
れた出力ビットストリームを出力するための手段を具備
し、ここにおて、該複数の入力ビットの各部分に対して
可変数のビットが該遷移マシンより出力され、該入力ビ
ットストリームに応答して複数の入力ビットが生成さ
れ、複数の出力ビットは複数の出力ビットストリームを
表わすことにより、入力ビットストリームは圧縮されか
つ誤り訂正コード化される、装置。
【０１９０】
【発明の効果】以上に詳細に説明したように、本発明に
よれば、従来技術の解決すべき技術的課題を解決し、効
率的かつ実現容易なバイナリコーディング手段を提供す
ることができる、バイナリデシジョンによって表現され
たデータの圧縮・伸長のための単純かつ安価なエンコー
ディング・デコーディング装置及びその方法を提供する
ことができる、適切に設計した１つの有限状態マシンを
用いることにより、チャネルコード化、データ圧縮また
は誤り訂正コード化の１つまたは２つ以上を組み合わせ
た動作を単一機能ユニット上で同時に実行することが可
能であり、動作速度の向上と所要ハードウエアの削減等
を達成できる、そのような有限状態マシンを自動的に生
成することができる、等々の多くの効果を得られる。
よれば、従来技術の解決すべき技術的課題を解決し、効
率的かつ実現容易なバイナリコーディング手段を提供す
ることができる、バイナリデシジョンによって表現され
たデータの圧縮・伸長のための単純かつ安価なエンコー
ディング・デコーディング装置及びその方法を提供する
ことができる、適切に設計した１つの有限状態マシンを
用いることにより、チャネルコード化、データ圧縮また
は誤り訂正コード化の１つまたは２つ以上を組み合わせ
た動作を単一機能ユニット上で同時に実行することが可
能であり、動作速度の向上と所要ハードウエアの削減等
を達成できる、そのような有限状態マシンを自動的に生
成することができる、等々の多くの効果を得られる。
【図１】従来の算術コーディングを説明するためのシン
ボルと確率及び確率範囲の割り当て例を示す図である。
ボルと確率及び確率範囲の割り当て例を示す図である。
【図２】従来の算術コーディングを説明するための図で
ある。
ある。
【図３】本発明の好適実施例のエントロピー・エンコー
ダ及びデコーダの典型的なブロック図である。
ダ及びデコーダの典型的なブロック図である。
【図４】本発明の他の実施例を示すブロック図である。
【図５】チャネルコーディングのための本発明によるエ
ンコーダの説明図である。
ンコーダの説明図である。
【図６】チャネルコーディングのための本発明によるエ
ンコーダの一実施例の説明図である。
ンコーダの一実施例の説明図である。
【図７】本発明による記録装置の一実施例のブロック図
である。
である。
【図８】チャネルコーディングとデータ圧縮とを同時に
行なうエンコーダの一実施例の説明図である。
行なうエンコーダの一実施例の説明図である。
【図９】有限状態遷移図の一例を示す図である。
【図１０】本発明のテーブル生成プロセスを説明するフ
ローチャートである。
ローチャートである。
【図１１】初期有限状態図を生成するプロセスを示すフ
ローチャートである。
ローチャートである。
【図１２】本発明による、初期生成有限状態図を改良す
るためのプロセスの一実施例を示すフローチャートであ
る。
るためのプロセスの一実施例を示すフローチャートであ
る。
【図１３】ランレングス制限チャネル用の有限状態遷移
図の一例を示す図である。
図の一例を示す図である。
【図１４】本発明の生成法により作られた有限状態図を
示す図である。
示す図である。
【図１５】図１４に示した有限状態図に別の確率のため
の遷移を付加したものを示す図である。
の遷移を付加したものを示す図である。
【図１６】有限状態遷移図の一例を示す図である。
【図１７】本発明の状態マシン生成法により生成される
有限状態遷移図を示す図である。
有限状態遷移図を示す図である。
１１０，１４０ バイナリデシジョンモデル（ＢＤＭ） １１５，１３５ 確率推定モデル（ＰＥＭ） １２０ コーダ（エンコーダ） １３０ デコーダ ３００，３１０ ＲＯＭ ３３０ 状態レジスタ ３７０ データレジスタ ４００ エンコーダ・ロジック（有限状態マシン） ５０１ 状態レジスタ ５０２ ルックアップテーブル（ＬＵＴ） ６０１ 圧縮エンコーダ ６０２ 誤り訂正エンコーダ ６０３ 変調エンコーダ ６０４ データ転送機構 ６０５ チャネル ６０６ データ受け取り機構 ６０７ 変調デコーダ ６０８ 誤り訂正デコーダ ６０９ 圧縮デコーダ ７０１ 状態レジスタ ７０２ ルックアップテーブル（ＬＵＴ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 7/14 Ｂ 8842−5Ｊ 7/40 8842−5Ｊ 13/00 8730−5Ｊ Ｈ０４Ｎ 1/41 Ｚ
Claims (14)
- 【請求項１】複数の入力ビットからなる入力ビットスト
リームに対しチャネル変調を行なうチャネル変調方法で
あって、 それぞれが少なくとも１つの遷移ペアを有する複数の状
態を持つ遷移マシンを提供する、ここにおいて、該少な
くとも１つの遷移ペア中の各遷移は、当該遷移が選択さ
れた時に出力される１つの出力ビットストリームに関係
付けられ、また、該少なくとも１つの遷移ペアは該複数
の入力ビットの一部分に従って選ばれ、該出力ビットス
トリームのそれぞれは該複数入力ビットの該一部分をチ
ャネルコード化したものからなる、ステップ、 該複数入力ビットの該一部分に従って、該複数の状態の
該１つの状態における該少なくとも１つの遷移ペアに１
つの遷移を設定するステップ、及び該遷移に関係付けら
れた該出力ビットを出力して次の状態へ遷移する、ここ
において、該複数の入力ビットの各部分に対し可変数の
ビットが該遷移マシンより出力され、該入力ビットスト
リームに応答して複数の出力ビットが生成され、該複数
の出力ビットは複数の出力ビットストリームを表わし、
よって該入力ビットストリームがチャネルコード化され
る、ステップ、からなるチャネル変調方法。 - 【請求項２】 複数の入力ビットからなる入力ビットス
トリームに対しチャネル変調を行なうチャネル変調方法
であって、 複数の状態を持つ遷移マシンを提供する、ここにおい
て、該複数の状態のそれぞれが少なくとも１つの遷移ペ
アを有し、該該少なくとも１つの遷移ペア中の各遷移は
１つの出力ビットストリームに関係付けられ、各出力ビ
ットストリームは該複数の入力ビット中の１ビットを圧
縮かつチャネルコード化したものからなる、ステップ、 該複数入力ビットの該１ビットに従って、該複数の状態
の１つの状態における該少なくとも１つの遷移ペアに１
つの遷移を設定するステップ、及び該遷移に関係付けら
れた出力ビットを出力する、ここにおいて、該複数の入
力ビットの各部分に対し可変数のビットが該遷移マシン
より出力され、該入力ビットストリームに応答して複数
の出力ビットが生成され、該複数の出力ビットは複数の
出力ビットストリームを表わし、よって該入力ビットス
トリームは圧縮されかつチャネルコード化される、ステ
ップ、からなるチャネル変調方法。 - 【請求項３】 複数の入力ビットよりなる入力ビットス
トリームに対しチャネル変調を行なうチャネル変調方法
であって、 複数の入力中の１つの入力ための第１の閾値を受け取る
ステップ、 該複数の入力中の該１つの入力のための第１の指示を受
け取る、ここにおいて該第１の指示は、該複数の入力中
の該１つの入力が複数の可能な第１の状態中の１つの状
態にあるか否かを指示する、ステップ、 複数の遷移状態中の１つの遷移状態における複数の遷移
集合の中の１つの遷移集合を該第１の閾値に従って選択
する、ここにおいて、該複数の遷移集合中の各遷移は１
つの出力及び該複数の遷移状態内の次の状態と関係付け
られ、各出力は該複数の入力ビットの一部分をチャネル
変調したものからなる、ステップ、 該複数の遷移集合中の該１つの遷移集合中の１つの遷移
を、該第１の指示に従って選択するステップ、及び該遷
移に関係付けられた出力を出力する、ここにおいて、該
複数の入力ビットの各ビットに対し可変数のビットが該
遷移マシンより出力され、よって該入力ビットストリー
ムはチャネルコード化される、ステップ、からなるチャ
ネル変調装置。 - 【請求項４】 複数の入力ビットからなる入力ビットス
トリームに対しチャネル変調を行なうチャネル変調方法
であって、 複数の状態を持つ遷移マシンを提供する、ここにおい
て、該複数の状態のそれぞれが少なくとも１つの遷移ペ
アを有し、該少なくとも１つの遷移ペア中の各遷移が１
つの出力ビットストリームと関係付けられ、かつ、該少
なくとも１つの遷移ペアは該複数の入力ビットの一部分
に従って選ばれ、さらに、各出力ビットストリームは該
複数入力ビットの該一部分をチャネルコード化しかつ圧
縮したものからなる、ステップ、 該複数入力ビットの該一部分に従って、該複数の状態の
該１つの状態における該少なくとも１つの遷移ペアに１
つの遷移を設定するステップ、及び該遷移に関係付けら
れた該出力ビットストリームを出力して次の状態へ遷移
する、ここにおいて、該入力ビットストリームに応答し
て複数の出力ビットが生成され、該複数の出力ビットは
複数の出力ビットストリームからなり、よって該入力ビ
ットストリームは誤り訂正コード化されかつチャネルコ
ード化される、ステップ、からなるチャネル変調方法。 - 【請求項５】 複数の入力ビットからなる入力ビットス
トリームに対し誤り訂正を行なう誤り訂正方法であっ
て、 複数の状態を持つ遷移マシンを提供する、ここにおいて
該複数の状態中の各状態は少なくとも１つの遷移ペアを
持ち、該少なくとも１つの遷移ペア中の各遷移は１つの
出力ビットストリームに関係付けられ、各出力ビットス
トリームは該複数入力ビット中の１つを圧縮しかつ誤り
訂正コード化したものからなる、ステップ、 該複数入力ビット中の該１つに従って、該複数の状態中
の該１つの状態における該少なくとも１つの遷移ペアに
１つの遷移を設定するステップ、及び該遷移に関係付け
られた出力ビットを出力する、ここにおいて、該複数の
入力ビットの各部分に対し可変数のビットが該遷移マシ
ンより出力され、該入力ビットストリームに応答して複
数の出力ビットが生成され、該複数の出力ビットは複数
の出力ビットストリームを表わし、よって該入力ビット
ストリームは圧縮されかつ誤り訂正コード化される、ス
テップ、からなる誤り訂正方法。 - 【請求項６】 （ａ）複数の状態中の各状態について全
ての可能な系列の集合を生成する、ここにおいて該全て
の可能な系列の集合は該状態からのあらゆるパスに沿っ
て生成され得る系列を包含し、該系列中の各系列は第１
のシンボルを含む、ステップ、 （ｂ）第１の可能なシンボルに基づき該集合を２つの部
分集合に分割するステップ、 （ｃ）該２つの部分集合の各部分集合に対し１つの遷移
を生成するステップ、及び （ｄ）ステップ（ｂ）及びステップ（ｃ）を出力遷移を
持たない全ての状態に対して繰り返すことにより、状態
マシンが作られる、ステップ。からなる状態マシン生成
方法。 - 【請求項７】 所定数のシンボルのアルファベットより
選ばれた複数のシンボルからなる入力ストリームに対し
コーディングを行なうコーディング方法であって、 複数の状態を持つ遷移マシンを提供する、ここにおい
て、該複数の状態中の各状態は、該アルファベット中の
所定数のシンボルのそれぞれに対して少なくとも１つの
遷移を持ち、かつ、該遷移のそれぞれは１つの出力スト
リームに関係付けられる、ステップ、 該入力ストリーム中の１つのシンボルに従って該複数の
状態中の１つの状態における１つの遷移を選択するステ
ップ、及び該遷移に関係付けられた出力ストリームを出
力して次の状態へ遷移する、ここにおいて、該入力スト
リーム中の少なくとも２つのシンボルに対し該遷移マシ
ンより可変数のシンボルが出力されることにより、該入
力ストリームがコード化される、ステップ、からなるコ
ーディング方法。 - 【請求項８】 複数の入力ビットからなる入力ビットス
トリームに対しチャネル変調を行なうチャネル変調装置
であって、 それぞれ少なくとも１つの遷移ペアを有する複数の状態
を持つ遷移マシンを具備し、ここにおいて、該少なくと
も１つの遷移ペア中の各遷移は当該遷移が選択された時
に出力される１つの出力ビットストリームと関係付けら
れ、該少なくとも１つの遷移ペアは該複数の入力ビット
の一部分に従って選ばれ、該出力ビットストリームのそ
れぞれは該複数の入力ビットの該一部分をチャネルコー
ド化したものからなり、 該複数の入力ビットの該一部分に従って、該複数の状態
の中の該１つの状態における該少なくとも１つの遷移ペ
ア中の１つの遷移を選択するための手段を具備し、かつ
該遷移に関係付けられた出力ビットストリームを出力し
て次の状態へ遷移するための手段を具備し、ここにおい
て、該複数の入力ビットの各部分に対して可変数のビッ
トが該遷移マシンより出力され、該入力ビットストリー
ムに応答して複数の入力ビットが生成され、複数の出力
ビットは複数の出力ビットストリームを表わすことによ
り、入力ビットストリームはチャネルコード化される、
チャネル変調装置。 - 【請求項９】 請求項８記載のチャネル変調装置におい
て、該遷移マシンがＲＯＭからなることを特徴とするチ
ャネル変調装置。 - 【請求項１０】 請求項８記載のチャネル変調装置にお
いて、複数の入力ビットの各部分が１ビットからなるこ
とを特徴とするチャネル変調装置。 - 【請求項１１】 請求項８記載のチャネル変調装置にお
いて、入力ビットストリームのそれぞれが該複数の入力
ビットの一部分を圧縮したものからなることにより、入
力ビットストリームは圧縮されかつチャネルコード化さ
れることを特徴とするチャネル変調装置。 - 【請求項１２】 請求項８記載のチャネル変調装置にお
いて、出力ビットストリームのそれぞれが、該複数の入
力ビットの一部分をチャネル誤り訂正コード化したもの
からなることにより、入力ビットストリームは誤り訂正
コード化されかつチャネルコード化されることを特徴と
するチャネル変調装置。 - 【請求項１３】 請求項８記載のチャネル変調装置にお
いて、出力ビットストリームのそれぞれが該複数の入力
ビットの一部分を圧縮しかつ誤り訂正コード化したもの
からことにより、入力ビットストリームは圧縮され、誤
り訂正コード化されかつチャネルコード化されることを
特徴とするチャネル変調装置。 - 【請求項１４】 複数の入力ビットからなる入力ビット
ストリームに対し誤り訂正を行なう誤り訂正装置であっ
て、 複数の状態を持つ遷移マシンを具備し、ここにおいて、
該複数の状態のそれぞれは少なくとも１つの遷移ペアを
持ち、該少なくとも１つの遷移ペア中の各遷移は１つの
出力ビットストリームと関係付けられ、各出力ビットス
トリームは該複数の入力ビットの一部分を圧縮しかつ誤
り訂正コード化したものからなり、 該複数の入力ビットの該一部分に従って、該複数の状態
の中の該１つの状態における該少なくとも１つの遷移ペ
ア中の１つの遷移を選択するための手段を具備し、かつ
該遷移に関係付けられた出力ビットストリームを出力す
るための手段を具備し、ここにおて、該複数の入力ビッ
トの各部分に対して可変数のビットが該遷移マシンより
出力され、該入力ビットストリームに応答して複数の入
力ビットが生成され、複数の出力ビットは複数の出力ビ
ットストリームを表わすことにより、入力ビットストリ
ームは圧縮されかつ誤り訂正コード化される誤り訂正装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/142,504 US5475388A (en) | 1992-08-17 | 1993-10-22 | Method and apparatus for using finite state machines to perform channel modulation and error correction and entropy coding |
| US08/142504 | 1993-10-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240720A true JPH07240720A (ja) | 1995-09-12 |
Family
ID=22500091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6229982A Pending JPH07240720A (ja) | 1993-10-22 | 1994-09-26 | チャネル変調方法、誤り訂正方法、状態マシン生成方法、コーディング方法、チャネル変調装置、誤り訂正装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5475388A (ja) |
| JP (1) | JPH07240720A (ja) |
| DE (1) | DE4437790B4 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06149554A (ja) * | 1992-11-09 | 1994-05-27 | Matsushita Electric Ind Co Ltd | プログラム動作仕様自動合成装置及びその方法 |
| US5617333A (en) * | 1993-11-29 | 1997-04-01 | Kokusai Electric Co., Ltd. | Method and apparatus for transmission of image data |
| CA2156889C (en) * | 1994-09-30 | 1999-11-02 | Edward L. Schwartz | Method and apparatus for encoding and decoding data |
| GB2306280B (en) * | 1994-09-30 | 1997-10-22 | Ricoh Kk | A coding system and entropy decoder |
| US6889356B1 (en) * | 1994-11-23 | 2005-05-03 | Cingular Wireless Ii, Llc | Cyclic trellis coded modulation |
| US5675590A (en) * | 1994-11-23 | 1997-10-07 | At&T Wireless Services, Inc. | Cyclic trellis coded modulation |
| US5819026A (en) * | 1995-06-06 | 1998-10-06 | Apple Computer, Inc | System and method for arbitrating accelerator requests |
| US5751859A (en) * | 1995-06-14 | 1998-05-12 | Lucent Technologies Inc. | Compression of text images by soft pattern matching |
| DE19538852A1 (de) * | 1995-06-30 | 1997-01-02 | Deutsche Telekom Ag | Verfahren und Anordnung zur Klassifizierung von Sprachsignalen |
| US5793371A (en) * | 1995-08-04 | 1998-08-11 | Sun Microsystems, Inc. | Method and apparatus for geometric compression of three-dimensional graphics data |
| CA2188369C (en) * | 1995-10-19 | 2005-01-11 | Joachim Stegmann | Method and an arrangement for classifying speech signals |
| US5818369A (en) * | 1996-03-07 | 1998-10-06 | Pegasus Imaging Corporation | Rapid entropy coding for data compression or decompression |
| DE19622365B4 (de) * | 1996-06-04 | 2008-08-28 | Deutsche Telekom Ag | Verfahren für einen Umsetzer zur Umsetzung von Quellcode |
| JP3704358B2 (ja) * | 1996-07-03 | 2005-10-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディジタル情報信号の送信および受信 |
| DE19758853B4 (de) * | 1996-09-26 | 2006-09-07 | Ricoh Co., Ltd. | Dekoder und Verfahren zum Dekodieren sowie System mit Kodierer und Dekodierer |
| US5912636A (en) * | 1996-09-26 | 1999-06-15 | Ricoh Company, Ltd. | Apparatus and method for performing m-ary finite state machine entropy coding |
| US5859604A (en) * | 1997-01-14 | 1999-01-12 | International Business Machines Corporation | Merged VLSI implementation of hardware optimized Q-Coder and software optimized QM-Coder |
| US6816821B1 (en) | 1997-09-03 | 2004-11-09 | Stmicroelectronics Limited | Post image techniques |
| GB9718688D0 (en) * | 1997-09-03 | 1997-11-12 | Sgs Thomson Microelectronics | Post image techniques |
| US6256764B1 (en) * | 1997-11-26 | 2001-07-03 | Nortel Networks Limited | Method and system for decoding tailbiting convolution codes |
| US6094151A (en) * | 1998-01-05 | 2000-07-25 | Ricoh Company, Ltd. | Apparatus and method for finite state machine coding of information selecting most probable state subintervals |
| WO1999035779A1 (de) * | 1998-01-07 | 1999-07-15 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur codierung, decodierung und übertragung von informationen, unter verwendung von quellengesteuerter kanaldecodierung |
| PT983634E (pt) * | 1998-03-19 | 2007-01-31 | Koninkl Philips Electronics Nv | Codificação/descodificação aritmética de um sinal de informação digital |
| WO2000018015A1 (de) * | 1998-09-24 | 2000-03-30 | Siemens Aktiengesellschaft | Verfahren zur gemeinsamen quellen- und kanalcodierung |
| US6624761B2 (en) | 1998-12-11 | 2003-09-23 | Realtime Data, Llc | Content independent data compression method and system |
| US6604158B1 (en) | 1999-03-11 | 2003-08-05 | Realtime Data, Llc | System and methods for accelerated data storage and retrieval |
| US6601104B1 (en) | 1999-03-11 | 2003-07-29 | Realtime Data Llc | System and methods for accelerated data storage and retrieval |
| US6259385B1 (en) * | 1999-07-16 | 2001-07-10 | Texas Instruments Incorporated | System for data transceiving using run-length constrained convolutional codes |
| GB2358719B (en) * | 2000-01-27 | 2004-05-05 | Automatic Parallel Designs Ltd | Method and apparatus for binary encoding logic circuits |
| US6748457B2 (en) | 2000-02-03 | 2004-06-08 | Realtime Data, Llc | Data storewidth accelerator |
| US8959582B2 (en) | 2000-03-09 | 2015-02-17 | Pkware, Inc. | System and method for manipulating and managing computer archive files |
| US7844579B2 (en) | 2000-03-09 | 2010-11-30 | Pkware, Inc. | System and method for manipulating and managing computer archive files |
| US8230482B2 (en) | 2000-03-09 | 2012-07-24 | Pkware, Inc. | System and method for manipulating and managing computer archive files |
| US20050015608A1 (en) | 2003-07-16 | 2005-01-20 | Pkware, Inc. | Method for strongly encrypting .ZIP files |
| US6879988B2 (en) | 2000-03-09 | 2005-04-12 | Pkware | System and method for manipulating and managing computer archive files |
| US6473010B1 (en) * | 2000-04-04 | 2002-10-29 | Marvell International, Ltd. | Method and apparatus for determining error correction code failure rate for iterative decoding algorithms |
| US6516035B1 (en) * | 2000-04-07 | 2003-02-04 | Actisys Corporation | Intelligent encoding method for wireless data communication and control |
| US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
| US8692695B2 (en) | 2000-10-03 | 2014-04-08 | Realtime Data, Llc | Methods for encoding and decoding data |
| JP4214440B2 (ja) * | 2000-10-19 | 2009-01-28 | ソニー株式会社 | データ処理装置およびデータ処理方法、並びに記録媒体 |
| US7386046B2 (en) | 2001-02-13 | 2008-06-10 | Realtime Data Llc | Bandwidth sensitive data compression and decompression |
| US7185041B1 (en) | 2001-10-05 | 2007-02-27 | Unisys Corporation | Circuit and method for high-speed execution of modulo division |
| US7095343B2 (en) * | 2001-10-09 | 2006-08-22 | Trustees Of Princeton University | code compression algorithms and architectures for embedded systems |
| US6959412B2 (en) * | 2002-03-04 | 2005-10-25 | Seagate Technology Llc | Error correction coding utilizing numerical base conversion for modulation coding |
| US6624762B1 (en) | 2002-04-11 | 2003-09-23 | Unisys Corporation | Hardware-based, LZW data compression co-processor |
| US9577667B2 (en) * | 2002-04-23 | 2017-02-21 | Ntt Docomo, Inc. | System and method for arithmetic encoding and decoding |
| SI1550219T1 (sl) * | 2002-05-02 | 2009-04-30 | Fraunhofer Ges Forschung | Postopek in razvrstitev za aritmetično kodiranje in dekodiranje binarnih stanj kot tudi ustrezen računalniški program in ustrezno računalniško berljivo pomnilniško sredstvo |
| GB2396718B (en) * | 2002-12-23 | 2005-07-13 | Arithmatica Ltd | A logic circuit and method for carry and sum generation and method of designing such a logic circuit |
| US6909767B2 (en) * | 2003-01-14 | 2005-06-21 | Arithmatica Limited | Logic circuit |
| US7082044B2 (en) * | 2003-03-12 | 2006-07-25 | Sensory Networks, Inc. | Apparatus and method for memory efficient, programmable, pattern matching finite state machine hardware |
| US7308471B2 (en) | 2003-03-28 | 2007-12-11 | Arithmatica Limited | Method and device for performing operations involving multiplication of selectively partitioned binary inputs using booth encoding |
| US7180328B2 (en) * | 2003-05-23 | 2007-02-20 | Sensory Networks, Inc. | Apparatus and method for large hardware finite state machine with embedded equivalence classes |
| WO2004104820A2 (en) * | 2003-05-23 | 2004-12-02 | Arithmatica Limited | A sum bit generation circuit |
| US7219319B2 (en) * | 2004-03-12 | 2007-05-15 | Sensory Networks, Inc. | Apparatus and method for generating state transition rules for memory efficient programmable pattern matching finite state machine hardware |
| US7307453B1 (en) * | 2004-10-12 | 2007-12-11 | Nortel Networks Limited | Method and system for parallel state machine implementation |
| US7673215B2 (en) * | 2004-12-17 | 2010-03-02 | Samsung Electronics Co., Ltd. | Apparatus and method for using an error correcting code to achieve data compression in a data communication network |
| JP4618676B2 (ja) | 2005-04-28 | 2011-01-26 | 株式会社リコー | 構造化文書符号の転送方法、画像処理システム、サーバ装置、プログラム及び情報記録媒体 |
| US20080022401A1 (en) * | 2006-07-21 | 2008-01-24 | Sensory Networks Inc. | Apparatus and Method for Multicore Network Security Processing |
| US7405678B2 (en) * | 2006-09-25 | 2008-07-29 | International Business Machines Corporation | Method of retrieving data from a storage device using a recovered read-back parameter |
| TWI330006B (en) * | 2007-07-27 | 2010-09-01 | Lite On It Corp | Encoding method and encoder for generating balanced code or constant weighted code |
| US9736181B2 (en) * | 2013-07-26 | 2017-08-15 | Intel Corporation | Hardening data transmissions against power side channel analysis |
| US9252808B1 (en) * | 2014-08-28 | 2016-02-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Ping-pong run length limit encoder |
| US11115049B1 (en) * | 2020-08-24 | 2021-09-07 | Innogrit Technologies Co., Ltd. | Hardware friendly data decompression |
| US11115050B1 (en) * | 2020-08-24 | 2021-09-07 | Innogrit Technologies Co., Ltd. | Hardware friendly data decompression |
| US12095485B2 (en) * | 2022-10-26 | 2024-09-17 | Radu Mircea Secareanu | Binary data compression / decompression method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4286256A (en) * | 1979-11-28 | 1981-08-25 | International Business Machines Corporation | Method and means for arithmetic coding utilizing a reduced number of operations |
| US4413251A (en) * | 1981-07-16 | 1983-11-01 | International Business Machines Corporation | Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3 |
| EP0071680B1 (en) * | 1981-08-07 | 1988-10-26 | International Business Machines Corporation | Data recording or transmission system using run length limited coding |
| US5265127A (en) * | 1991-09-03 | 1993-11-23 | At&T Bell Laboratories | Non-linear encoder and decoder for information transmission through non-linear channels |
-
1993
- 1993-10-22 US US08/142,504 patent/US5475388A/en not_active Expired - Lifetime
-
1994
- 1994-09-26 JP JP6229982A patent/JPH07240720A/ja active Pending
- 1994-10-21 DE DE4437790A patent/DE4437790B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4437790A1 (de) | 1995-06-01 |
| DE4437790B4 (de) | 2006-02-16 |
| US5475388A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07240720A (ja) | チャネル変調方法、誤り訂正方法、状態マシン生成方法、コーディング方法、チャネル変調装置、誤り訂正装置 | |
| US5912636A (en) | Apparatus and method for performing m-ary finite state machine entropy coding | |
| US6967601B2 (en) | Method and apparatus for arithmetic coding, including probability estimation state table creation | |
| US6825782B2 (en) | Method and apparatus for arithmetic coding and termination | |
| US5818877A (en) | Method for reducing storage requirements for grouped data values | |
| JP3272580B2 (ja) | 符号化方法、符号化装置、符号化器、コーディング装置、復号方法、復号装置、復号器、エントロピー復号器、及び初期化方法 | |
| US5363099A (en) | Method and apparatus for entropy coding | |
| JP3995106B2 (ja) | 情報を処理する方法および手段 | |
| JPH0136750B2 (ja) | ||
| KR0152038B1 (ko) | 상대 주소를 이용한 가변장 복호화 장치 | |
| US6225922B1 (en) | System and method for compressing data using adaptive field encoding | |
| CN103152054B (zh) | 算术编码的方法和设备 | |
| KR0170681B1 (ko) | Rll코드 데이터를 위한 부호화 및 복호화장치 | |
| JP4179638B2 (ja) | デジタル情報信号の算術エンコーディング／デコーディング | |
| JP3704358B2 (ja) | ディジタル情報信号の送信および受信 | |
| KR20040075944A (ko) | 디지털 정보신호의 데이터 압축 및 압축해제 | |
| US6954554B2 (en) | Block coding/decoding method and apparatus for increasing code rate | |
| KR0152035B1 (ko) | 가변장복호화방법 및 그 장치 | |
| EP0047382A2 (en) | Adaptive compression encoding of a binary-source symbol string | |
| JP2934603B2 (ja) | 可変長さコードの復号化方法及びその装置 | |
| KR100259140B1 (ko) | Mtr 조건을 만족하는 인코더 및 디코더 | |
| KR19990050486A (ko) | 고속 처리 가변 길이 코덱 장치 | |
| GB2365284A (en) | Data compression system which selects compressed output from one of two different compression schemes | |
| JP2003102012A (ja) | 画像符号化装置および画像復号装置並びに画像符号化方法および画像復号方法 | |
| KR20030054146A (ko) | 저전력 가변장 부호화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041006 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |