JPH07212242A - 可変長復号化器 - Google Patents
可変長復号化器Info
- Publication number
- JPH07212242A JPH07212242A JP4322080A JP32208092A JPH07212242A JP H07212242 A JPH07212242 A JP H07212242A JP 4322080 A JP4322080 A JP 4322080A JP 32208092 A JP32208092 A JP 32208092A JP H07212242 A JPH07212242 A JP H07212242A
- Authority
- JP
- Japan
- Prior art keywords
- length
- variable
- combination
- codeword
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Microcomputers (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】１復号化サイクルで２以上の符号語を復号化す
る高速な可変長復号化器を実現する。 【構成】１サイクルに１符号語を復号化できるＰＬＡ３
０ａに、連続した２つの短い符号語（００）を検出し復
号化するために、これに対応する特別な積ライン４０ａ
と出力ライン６０を設ける。２つの連続する短い符号語
が入力すると、対応する特別な積ライン４０と出力ライ
ン６０が活性化されるので、これより２つの連続する短
い符号語を１サイクルで復号化することができる。 【効果】このＰＬＡによって、デジタルビデオ圧縮シス
テムの、可変長復号化器をめざましく高速化することが
できる。
る高速な可変長復号化器を実現する。 【構成】１サイクルに１符号語を復号化できるＰＬＡ３
０ａに、連続した２つの短い符号語（００）を検出し復
号化するために、これに対応する特別な積ライン４０ａ
と出力ライン６０を設ける。２つの連続する短い符号語
が入力すると、対応する特別な積ライン４０と出力ライ
ン６０が活性化されるので、これより２つの連続する短
い符号語を１サイクルで復号化することができる。 【効果】このＰＬＡによって、デジタルビデオ圧縮シス
テムの、可変長復号化器をめざましく高速化することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、１サイクルで、複数の
コ−ド語を復号することのできる高速な可変長復号器に
関するものである。本発明は、特に、データレ−トの高
いデジタルビデオや画像圧縮システムで利用することが
できる。
コ−ド語を復号することのできる高速な可変長復号器に
関するものである。本発明は、特に、データレ−トの高
いデジタルビデオや画像圧縮システムで利用することが
できる。
【０００２】
【従来の技術】データ圧縮は、通信コストや、必要なデ
ータ記憶容量を減少させるために、データの冗長度を縮
小するものである。デジタルビデオの処理システムにお
いては、ビデオ画像の送信に必要な帯域の最小化や、ビ
デオ画像を記憶するために必要なメモリの最小化が重要
である。このため、データ圧縮は、デジタルビデオの処
理システムにおいて特に重要である。
ータ記憶容量を減少させるために、データの冗長度を縮
小するものである。デジタルビデオの処理システムにお
いては、ビデオ画像の送信に必要な帯域の最小化や、ビ
デオ画像を記憶するために必要なメモリの最小化が重要
である。このため、データ圧縮は、デジタルビデオの処
理システムにおいて特に重要である。
【０００３】ランレングス符号化（以下、「ＲＬＣ」記
す）と可変長符号化（以下、「ＶＬＣ」と記す）は、無
損失のデータ圧縮に広く用いられている技術である。
す）と可変長符号化（以下、「ＶＬＣ」と記す）は、無
損失のデータ圧縮に広く用いられている技術である。
【０００４】たとえば、このような可変長符号のひとつ
として、ハフマン符号がある。ハフマン符号の操作を図
１を用いて説明する。
として、ハフマン符号がある。ハフマン符号の操作を図
１を用いて説明する。
【０００５】図１は、ハフマンツリ−を示したものであ
る。このツリ−は、その事象の発生確率がそれぞれ０．
１、０．１、０．１、０．３、０．１、０．１、０．２
である、７つのキャラクタＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの集
合について構築されている。この発生確率は、図１の葉
ノ−ドに該当する円中に記した。図１のツリ−の中間の
ノ−ドを表す円は、自身の子ノ−ドの確率の和を含んで
いる。
る。このツリ−は、その事象の発生確率がそれぞれ０．
１、０．１、０．１、０．３、０．１、０．１、０．２
である、７つのキャラクタＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの集
合について構築されている。この発生確率は、図１の葉
ノ−ドに該当する円中に記した。図１のツリ−の中間の
ノ−ドを表す円は、自身の子ノ−ドの確率の和を含んで
いる。
【０００６】あるキャラクタに対するハフマン符号語
は、ツリ−のル−トから、そのキャラクタを表す葉ノ−
ドまでのユニ−クなパス中の、０と１のシ−ケンスであ
る。たとえば、Ａについての符号語は０００であり、Ｄ
についての符号語は０１である。また、キャラクタ列Ｄ
ＡＦを圧縮するために、ハフマン符号化器は、３つのキ
ャラクタに対する符号語を連結し、バイナリ列０１００
０１００を生成する。
は、ツリ−のル−トから、そのキャラクタを表す葉ノ−
ドまでのユニ−クなパス中の、０と１のシ−ケンスであ
る。たとえば、Ａについての符号語は０００であり、Ｄ
についての符号語は０１である。また、キャラクタ列Ｄ
ＡＦを圧縮するために、ハフマン符号化器は、３つのキ
ャラクタに対する符号語を連結し、バイナリ列０１００
０１００を生成する。
【０００７】一般的には、ハフマン符号において、生起
各率の高いキャラクタには短い符号語が、生起各率の低
いキャラクタには長い符号語が割り当てられている。
各率の高いキャラクタには短い符号語が、生起各率の低
いキャラクタには長い符号語が割り当てられている。
【０００８】通常、デジタルビデオシステムにおける、
データレ−トはとても高い。そのため、このようなシス
テムに用いられる可変長符号化器、復号化器に、第１に
要求される点は高速性である。符号化、復号化の高速性
を達成するためには、並列処理を行うことが望ましい。
可変長符号化器の入力は、文字記号を表す固定長のデー
タ語であるため、これを並列処理のために分割すること
は容易である。
データレ−トはとても高い。そのため、このようなシス
テムに用いられる可変長符号化器、復号化器に、第１に
要求される点は高速性である。符号化、復号化の高速性
を達成するためには、並列処理を行うことが望ましい。
可変長符号化器の入力は、文字記号を表す固定長のデー
タ語であるため、これを並列処理のために分割すること
は容易である。
【０００９】一方、可変長復号化器については、状況は
正に困難である。入力データは可変長符号化されている
ために、連続する符号語官の境界を認識するのは容易で
はない。したがい、並列処理を利用するために、入力デ
ータを容易に分割することができない。このようば制限
のために、入力データを復号化する最も簡単な方法は、
ビットシリアルデコ−ダとして知られているものを用い
て、ビット毎に順次処理することである。
正に困難である。入力データは可変長符号化されている
ために、連続する符号語官の境界を認識するのは容易で
はない。したがい、並列処理を利用するために、入力デ
ータを容易に分割することができない。このようば制限
のために、入力データを復号化する最も簡単な方法は、
ビットシリアルデコ−ダとして知られているものを用い
て、ビット毎に順次処理することである。
【００１０】このようなビットシリアルデコ−ダとして
は、１９８９，８，１にＡ．Ｍｕｋｈｅｒｊｅｅに発行
された米国特許４，８５３，６９６号や、Ａ．Ｍｕｋｈ
ｅｒｊｅｅらによる”Ｅｆｆｉｃｉｅｎｔ ＶＬＳＩ
Ｄｅｓｉｇｎｅ ｆｏｒ Ｄａｔａ Ｔｒａｎｓｆｏｒ
ｍａｔｉｏｎ ｏｆ Ｔｒｅｅ−Ｂａｓｅｄ Ｃｏｄｅ
ｓ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃ
ｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，Ｖｏｌ．３
８，Ｎｏ．３，Ｍａｒｃｈ １９９１，ｐｐ．３０６−
３１４）に記載されているものが知られている。このビ
ットシリアルデコ−ダも、また、ハフマンツリ−を用い
て実施される。たとえば、前述したようなバイナリ列を
分解するために、バイナリ列を左から右に処理するのに
伴い、デコ−ダはツリ−を下に移動していく。したが
い、初めの０はデコ−ダをル−トの右側の子に枝分けさ
せる。次の１は、デコ−ダを、固有のキャラクタＤを表
す外側ノ−ドに枝分けさせる。ビットシリアルデコ−ダ
の復号の速度は、１サイクル毎に１ビット（１ｂｉｔ／
ｃｙｃｌｅ）である。このように、ビットシリアルデコ
−ダの場合は、入力ビットレ−トは固定であり、出力ビ
ットレ−トが変化する。
は、１９８９，８，１にＡ．Ｍｕｋｈｅｒｊｅｅに発行
された米国特許４，８５３，６９６号や、Ａ．Ｍｕｋｈ
ｅｒｊｅｅらによる”Ｅｆｆｉｃｉｅｎｔ ＶＬＳＩ
Ｄｅｓｉｇｎｅ ｆｏｒ Ｄａｔａ Ｔｒａｎｓｆｏｒ
ｍａｔｉｏｎ ｏｆ Ｔｒｅｅ−Ｂａｓｅｄ Ｃｏｄｅ
ｓ”（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃ
ｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，Ｖｏｌ．３
８，Ｎｏ．３，Ｍａｒｃｈ １９９１，ｐｐ．３０６−
３１４）に記載されているものが知られている。このビ
ットシリアルデコ−ダも、また、ハフマンツリ−を用い
て実施される。たとえば、前述したようなバイナリ列を
分解するために、バイナリ列を左から右に処理するのに
伴い、デコ−ダはツリ−を下に移動していく。したが
い、初めの０はデコ−ダをル−トの右側の子に枝分けさ
せる。次の１は、デコ−ダを、固有のキャラクタＤを表
す外側ノ−ドに枝分けさせる。ビットシリアルデコ−ダ
の復号の速度は、１サイクル毎に１ビット（１ｂｉｔ／
ｃｙｃｌｅ）である。このように、ビットシリアルデコ
−ダの場合は、入力ビットレ−トは固定であり、出力ビ
ットレ−トが変化する。
【００１１】ビットシリアルデコ−ダは、その復号化速
度が１ｂｉｔ／ｃｙｃｌｅに過ぎないために、ビデオシ
ステムの要求する高データレ−トに対応することができ
ない。 したがい、可変長復号化器のハ−ドウェアによ
る実施には、何らかの並列処理のテクニックが必要であ
る。最も簡単なテクニックは、符号化器において、符号
化するデータを複数のセグメントに分割し、隣接するセ
グメント間にユニ−クな語を挿入することである。ここ
で、ユニ−クな語とは、符号語のいかなる組み合わせに
よっても生成されることのない語である。ユニ−クな語
は、復号化器において、隣接するセグメントの境界を検
出するために用いる。これにより、複数の可変長復号化
器を、複数のセグメントを復号化するために、同時に利
用することができる。
度が１ｂｉｔ／ｃｙｃｌｅに過ぎないために、ビデオシ
ステムの要求する高データレ−トに対応することができ
ない。 したがい、可変長復号化器のハ−ドウェアによ
る実施には、何らかの並列処理のテクニックが必要であ
る。最も簡単なテクニックは、符号化器において、符号
化するデータを複数のセグメントに分割し、隣接するセ
グメント間にユニ−クな語を挿入することである。ここ
で、ユニ−クな語とは、符号語のいかなる組み合わせに
よっても生成されることのない語である。ユニ−クな語
は、復号化器において、隣接するセグメントの境界を検
出するために用いる。これにより、複数の可変長復号化
器を、複数のセグメントを復号化するために、同時に利
用することができる。
【００１２】もちろん、このような構成により、高並列
性を達成することができる。しかしながら、このテクニ
ックには、いくつかの重大な不利益がある。第１には、
特別のハ−ドウェアが大量に必要となる。第２には、こ
のようなタイプのデコ−ダは、ユニ−クな語を送信する
符号化器と共にしか利用できない。さらには、ユニ−ク
な語の挿入は、圧縮率を劣化させる。
性を達成することができる。しかしながら、このテクニ
ックには、いくつかの重大な不利益がある。第１には、
特別のハ−ドウェアが大量に必要となる。第２には、こ
のようなタイプのデコ−ダは、ユニ−クな語を送信する
符号化器と共にしか利用できない。さらには、ユニ−ク
な語の挿入は、圧縮率を劣化させる。
【００１３】可変長復号化器のボトルネックは、入来す
る符号語の長さが、あらかじめ分からないことである。
しかし、一旦、入来した符号語の長さが分かれば、復号
化器は次のコ−ドの復号化を始めることができる。
る符号語の長さが、あらかじめ分からないことである。
しかし、一旦、入来した符号語の長さが分かれば、復号
化器は次のコ−ドの復号化を始めることができる。
【００１４】このようなコンセプトに基づいて、可変長
復号化器のための並列構造が、”Ｄｅｃｏｍｐａｃｔｉ
ｏｎ”（ＩＢＭ Ｔｈｅｃｎｉｃａｌ Ｄｉｓｃｌｏｓ
ｕｒｅ Ｂｕｌｌｅｔｉｎ，Ｖｏｌ．２６，Ｎｏ．９，
ｐｐ．４７９４−４７９７，Ｆｅｂｒｕａｒｙ，１９８
４）において、Ｊ．Ｗ．Ｐｅａｋｅ よって提案されて
いる。この可変長復号化器の構成を図２に示す。
復号化器のための並列構造が、”Ｄｅｃｏｍｐａｃｔｉ
ｏｎ”（ＩＢＭ Ｔｈｅｃｎｉｃａｌ Ｄｉｓｃｌｏｓ
ｕｒｅ Ｂｕｌｌｅｔｉｎ，Ｖｏｌ．２６，Ｎｏ．９，
ｐｐ．４７９４−４７９７，Ｆｅｂｒｕａｒｙ，１９８
４）において、Ｊ．Ｗ．Ｐｅａｋｅ よって提案されて
いる。この可変長復号化器の構成を図２に示す。
【００１５】図２において、復号化器１０は、入来する
圧縮データ１２を格納する入力バッファ１４を有してい
る。入力バッファ１４は、２つのラッチＬ１、Ｌ２より
構成される。各ラッチＬ１、Ｌ２のビット位置数は、２
つのラッチ両方で当該システムで用いられる最長の符号
語の２倍（２ｐビット）に等しいビット位置数を持つよ
うに、このシステムで用いられる最長の符号語に等しく
している（ｐビット）。
圧縮データ１２を格納する入力バッファ１４を有してい
る。入力バッファ１４は、２つのラッチＬ１、Ｌ２より
構成される。各ラッチＬ１、Ｌ２のビット位置数は、２
つのラッチ両方で当該システムで用いられる最長の符号
語の２倍（２ｐビット）に等しいビット位置数を持つよ
うに、このシステムで用いられる最長の符号語に等しく
している（ｐビット）。
【００１６】復号化器１０は、また、バレルシフタ１６
を有している。バレルシフタ１６は、２つのラッチＬ
１、Ｌ２に対する、長さｐのウィンドウを定義する。こ
のウィンドウの位置は変更することができる。入力バッ
ファ１４の２つのラッチＬ１、Ｌ２は、入来する圧縮デ
ータビットで満たされる。
を有している。バレルシフタ１６は、２つのラッチＬ
１、Ｌ２に対する、長さｐのウィンドウを定義する。こ
のウィンドウの位置は変更することができる。入力バッ
ファ１４の２つのラッチＬ１、Ｌ２は、入来する圧縮デ
ータビットで満たされる。
【００１７】初期状態において、バレルシフタ１６は、
入力バッファの第１のラッチＬ１と同じ長さのウィンド
ウを定める。バレルシフタ１６から出力されたｐビット
は、語長用プログラマブルロジックアレイ（ＰＬＡ）に
ライン１９を介して供給される。また、バレルシフタ１
６からの出力されたビットは、復号化用プログラマブル
ロジックアレイ（ＰＬＡ）にも、ライン２１を介して供
給される。語調用ＰＬＡ２２は、ライン２３を介して、
復号化する最初のコ−ドの長さを出力する。復号化用Ｐ
ＬＡ２０は、これに対応する、復号化した文字記号を出
力する。
入力バッファの第１のラッチＬ１と同じ長さのウィンド
ウを定める。バレルシフタ１６から出力されたｐビット
は、語長用プログラマブルロジックアレイ（ＰＬＡ）に
ライン１９を介して供給される。また、バレルシフタ１
６からの出力されたビットは、復号化用プログラマブル
ロジックアレイ（ＰＬＡ）にも、ライン２１を介して供
給される。語調用ＰＬＡ２２は、ライン２３を介して、
復号化する最初のコ−ドの長さを出力する。復号化用Ｐ
ＬＡ２０は、これに対応する、復号化した文字記号を出
力する。
【００１８】前記最初の符号語長は、ライン２３を介し
て、バレルシフタ１６にフィ−ドバックされる。そし
て、バレルシフタ１６が定めたウィンドウは、前記最初
の符号語長と同じ位置数分シフトされる。もし、最初の
符号語長がＱビットを含んでいるのであれば、第１のラ
ッチＬ１の初めのＱビットがウィンドウから排除され、
第２のラッチの初めのＱビットがウィンドウに含まれる
ように、バレルシフタ１６が定めたウィンドウはシフト
される。これにより、復号化動作後の、バレルシフタ１
６が定めたウィンドウに含まれる未復号化ビット数は、
常に、当該システムにおいて発生しうる最長の符号語と
等しいｐビットとなる。そして、バレルシフタ１６の出
力ビットを符号語長用ＰＬＡ２２と復号化用ＰＬＡ２０
に与えることにより、次の符号語が復号化される。復号
化されたビット数がｐと等しいか、それ以上になるくら
い、充分な圧縮データビットが復号化されたら、第２の
ラッチＬ２の内容が第１のラッチに移動され、第２のラ
ッチＬ２には、新しいデータビットが書き込まれる。そ
うしたならば、バレルシフタ１６は、ウィンドウを、い
まや第１のラッチＬ１に格納された未復号化のビット
と、ウィンドウがｐビットと等しくなるのに必要な第２
のラッチＬ２よりのビットとを含むように定める。そし
て、バレルシフタ１６の出力ビットを符号語長用ＰＬＡ
２２と復号化用ＰＬＡ２０に与えることにより、さら
に、次の符号語が復号化される。
て、バレルシフタ１６にフィ−ドバックされる。そし
て、バレルシフタ１６が定めたウィンドウは、前記最初
の符号語長と同じ位置数分シフトされる。もし、最初の
符号語長がＱビットを含んでいるのであれば、第１のラ
ッチＬ１の初めのＱビットがウィンドウから排除され、
第２のラッチの初めのＱビットがウィンドウに含まれる
ように、バレルシフタ１６が定めたウィンドウはシフト
される。これにより、復号化動作後の、バレルシフタ１
６が定めたウィンドウに含まれる未復号化ビット数は、
常に、当該システムにおいて発生しうる最長の符号語と
等しいｐビットとなる。そして、バレルシフタ１６の出
力ビットを符号語長用ＰＬＡ２２と復号化用ＰＬＡ２０
に与えることにより、次の符号語が復号化される。復号
化されたビット数がｐと等しいか、それ以上になるくら
い、充分な圧縮データビットが復号化されたら、第２の
ラッチＬ２の内容が第１のラッチに移動され、第２のラ
ッチＬ２には、新しいデータビットが書き込まれる。そ
うしたならば、バレルシフタ１６は、ウィンドウを、い
まや第１のラッチＬ１に格納された未復号化のビット
と、ウィンドウがｐビットと等しくなるのに必要な第２
のラッチＬ２よりのビットとを含むように定める。そし
て、バレルシフタ１６の出力ビットを符号語長用ＰＬＡ
２２と復号化用ＰＬＡ２０に与えることにより、さら
に、次の符号語が復号化される。
【００１９】図２の並列復号化器１０のスピ−ドは、１
ｃｏｄｅ／ｃｙｃｌｅであり。これは、先にしめしたビ
ットシリアルデコ−ダの１ｂｉｔ／ｃｙｃｌｅに比べ、
非常に高速である。また、図２の並列復号化器１０は、
符号化ビット流をセグメントに分割するのに、ユニ−ク
な語を必要としない。
ｃｏｄｅ／ｃｙｃｌｅであり。これは、先にしめしたビ
ットシリアルデコ−ダの１ｂｉｔ／ｃｙｃｌｅに比べ、
非常に高速である。また、図２の並列復号化器１０は、
符号化ビット流をセグメントに分割するのに、ユニ−ク
な語を必要としない。
【００２０】ＶＬＳＩによる復号化器１０の実施につい
ては、１９８９年８月にイタリアで行われた、第３回Ｈ
ＤＴＶ国際ワ−クショップ（３ｒｄ ｉｎｔｅｒｎａｔ
ｉｏｎａｌ ｗｏｒｋｓｈｏｐ ｏｎ ＨＤＴＶ）にお
いて、”Ａ ｐａｒａｌｌｅｌ ｖａｒｉａｂｌｅ Ｌ
ｅｎｇｔｈ Ｃｏｄｅ Ｄｅｃｏｄｅｒ ｆｏｒ Ａｄ
ｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ａｐｐｌｉｃａ
ｔｉｏｎｓ”の題目で紹介されている。
ては、１９８９年８月にイタリアで行われた、第３回Ｈ
ＤＴＶ国際ワ−クショップ（３ｒｄ ｉｎｔｅｒｎａｔ
ｉｏｎａｌ ｗｏｒｋｓｈｏｐ ｏｎ ＨＤＴＶ）にお
いて、”Ａ ｐａｒａｌｌｅｌ ｖａｒｉａｂｌｅ Ｌ
ｅｎｇｔｈ Ｃｏｄｅ Ｄｅｃｏｄｅｒ ｆｏｒ Ａｄ
ｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ａｐｐｌｉｃａ
ｔｉｏｎｓ”の題目で紹介されている。
【００２１】図２の符号化器１０において、符号語長用
ＰＬＡ２２と符号化用ＰＬＡ２０は、共に、同じＡＮＤ
面（ＡＮＤ−Ｐｌａｎｅ）を有している。したがい、こ
の２つのＰＬＡは１つにまとめることができる。図３
は、このような単一のＰＬＡの例を示したものである。
また、図４は、図３のＰＬＡを用いて復号化することの
できる可変長符号を説明するためのテ−ブルである。図
４に示すように、この符号系は、生起確率の異なる六つ
の記号を有している。対応する符号語は、記号の生起確
率によって、語長が変化する。
ＰＬＡ２２と符号化用ＰＬＡ２０は、共に、同じＡＮＤ
面（ＡＮＤ−Ｐｌａｎｅ）を有している。したがい、こ
の２つのＰＬＡは１つにまとめることができる。図３
は、このような単一のＰＬＡの例を示したものである。
また、図４は、図３のＰＬＡを用いて復号化することの
できる可変長符号を説明するためのテ−ブルである。図
４に示すように、この符号系は、生起確率の異なる六つ
の記号を有している。対応する符号語は、記号の生起確
率によって、語長が変化する。
【００２２】図３のＰＬＡ３０は、ＡＮＤ面３２と、語
長用ＯＲ面（ＯＲ−Ｐｌａｎｅ）３４と、符号化用ＯＲ
面とを有している。ＡＮＤ面３２は、入力ライン３８上
よりの特定の符号語の入力を検出する。符号長用ＯＲ面
３４は、図４に示した各符号語の長さを含むテ−ブルを
記憶している。復号化ようＯＲ面３６は、各符号語に対
応するデータの記号を含むテ−ブルを記憶している。Ｐ
ＬＡ３０中には、図４に示す各符号語について一つの積
ラインが設けられている。入力ビットは入力ライン３８
より受け取る。入力ライン数は、当該システムの最長符
号語の長さと等しい。図２のバレルシフタ１６の各出力
位置について、一本の入力ライン３８が設けられてい
る。ライン４１ａとライン４１ｂに、それぞれ入力ビッ
トと入力ビットの補数が表われるように、入力入力ライ
ン３８上の各入力ビットの補数が、対応するインバ−タ
−によって求められる。
長用ＯＲ面（ＯＲ−Ｐｌａｎｅ）３４と、符号化用ＯＲ
面とを有している。ＡＮＤ面３２は、入力ライン３８上
よりの特定の符号語の入力を検出する。符号長用ＯＲ面
３４は、図４に示した各符号語の長さを含むテ−ブルを
記憶している。復号化ようＯＲ面３６は、各符号語に対
応するデータの記号を含むテ−ブルを記憶している。Ｐ
ＬＡ３０中には、図４に示す各符号語について一つの積
ラインが設けられている。入力ビットは入力ライン３８
より受け取る。入力ライン数は、当該システムの最長符
号語の長さと等しい。図２のバレルシフタ１６の各出力
位置について、一本の入力ライン３８が設けられてい
る。ライン４１ａとライン４１ｂに、それぞれ入力ビッ
トと入力ビットの補数が表われるように、入力入力ライ
ン３８上の各入力ビットの補数が、対応するインバ−タ
−によって求められる。
【００２３】ＰＬＡ３０のＡＮＤ面３２は、入力ライン
３８に与えられた入力データの並列マッチングを実行す
るために、ＡＮＤ面トランジスタ４２を用いる。もし、
入ライン３８にデータに含まれる符号語がマッチした場
合は、対応する特定の積ラインはハイに保持される。こ
れにより、ハイに保持された特定の積ラインに接続され
たＯＲ面トランジスタ４４は、インバ−タ−４５を介し
て出力ライン４７に符号長を出力する。同様に、積ライ
ン４０がハイに保持されると、その積ラインに接続され
たＯＲ面トランジスタ５４は、インバ−タ−５６を介し
て出力ライン５７に復号化した符号語を出力する。
３８に与えられた入力データの並列マッチングを実行す
るために、ＡＮＤ面トランジスタ４２を用いる。もし、
入ライン３８にデータに含まれる符号語がマッチした場
合は、対応する特定の積ラインはハイに保持される。こ
れにより、ハイに保持された特定の積ラインに接続され
たＯＲ面トランジスタ４４は、インバ−タ−４５を介し
て出力ライン４７に符号長を出力する。同様に、積ライ
ン４０がハイに保持されると、その積ラインに接続され
たＯＲ面トランジスタ５４は、インバ−タ−５６を介し
て出力ライン５７に復号化した符号語を出力する。
【００２４】
【発明が解決しようとする課題】このような図２に示す
復号化器１０のボトルネックは、符号語長用ＰＬＡとバ
レルシフタによってル−プが形成されていることであ
る。このため、各サイクルに、１符号語しか復号化する
ことができない。もし、もっと高速な復号化速度を望む
のであれば、２もしくはそれ以上の符号語を各サイクル
に復号化しなければならない。
復号化器１０のボトルネックは、符号語長用ＰＬＡとバ
レルシフタによってル−プが形成されていることであ
る。このため、各サイクルに、１符号語しか復号化する
ことができない。もし、もっと高速な復号化速度を望む
のであれば、２もしくはそれ以上の符号語を各サイクル
に復号化しなければならない。
【００２５】そこで、本発明は、１サイクルで２以上の
符号語を復号化することのできる可変長復号化器を提供
することを目的とする。具体的には、本発明は、図２に
示した可変長復号化器を、１サイクルで２以上の符号語
を復号化することができるよう、あまりハ−ドウェアの
複雑さを増すことなく、修正することを目的とする。
符号語を復号化することのできる可変長復号化器を提供
することを目的とする。具体的には、本発明は、図２に
示した可変長復号化器を、１サイクルで２以上の符号語
を復号化することができるよう、あまりハ−ドウェアの
複雑さを増すことなく、修正することを目的とする。
【００２６】
【課題を解決するための手段】前記目的達成達成のため
に、本発明は、記号を符号化した可変長符号語であっ
て、符号長に反比例した生起確率を有する可変長符号語
より成るビット流を復号化する復号化器であって、記憶
手段と、連続する複数の復号化サイクルのそれぞれで、
前記記憶手段に、前記ビット流よりビットの集合を与え
る手段とを有し、前記記憶手段は、前記各ビットの集合
中において、ひとつの可変長符号語、もしくは、あらか
じめ定めた複数の可変長符号語の組み合わせのひとつ
を、検出する第１の手段と、前記可変長符号語と前記組
み合わせの長さとを記憶し、前記第１の手段によって検
出された前記ひとつの可変長符号語もしくは前記ひとつ
の可変長符号語の組み合わせの長さを示すデータを出力
する第２の手段と、前記可変長符号語もしくは前記組み
合わせによって符号化された記号をあらわすデータを記
憶し、前記第１の手段によって検出された前記ひとつの
可変長符号語によって符号化された記号、もしくは、前
記第１の手段によって検出された前記ひとつの可変長符
号語の組み合わせによって符号化された記号の組み合わ
せを表すデータを出力する第３の手段とを有し、かつ、
前記各可変長符号語の組み合わせの長さは、前記可変長
符号語が取りえる最長の長さ以下の長さであることを特
徴とする復号化器を提供する。
に、本発明は、記号を符号化した可変長符号語であっ
て、符号長に反比例した生起確率を有する可変長符号語
より成るビット流を復号化する復号化器であって、記憶
手段と、連続する複数の復号化サイクルのそれぞれで、
前記記憶手段に、前記ビット流よりビットの集合を与え
る手段とを有し、前記記憶手段は、前記各ビットの集合
中において、ひとつの可変長符号語、もしくは、あらか
じめ定めた複数の可変長符号語の組み合わせのひとつ
を、検出する第１の手段と、前記可変長符号語と前記組
み合わせの長さとを記憶し、前記第１の手段によって検
出された前記ひとつの可変長符号語もしくは前記ひとつ
の可変長符号語の組み合わせの長さを示すデータを出力
する第２の手段と、前記可変長符号語もしくは前記組み
合わせによって符号化された記号をあらわすデータを記
憶し、前記第１の手段によって検出された前記ひとつの
可変長符号語によって符号化された記号、もしくは、前
記第１の手段によって検出された前記ひとつの可変長符
号語の組み合わせによって符号化された記号の組み合わ
せを表すデータを出力する第３の手段とを有し、かつ、
前記各可変長符号語の組み合わせの長さは、前記可変長
符号語が取りえる最長の長さ以下の長さであることを特
徴とする復号化器を提供する。
【００２７】
【作用】本発明の一実施態様によれば、図２の可変長復
号化器の実現に用いられる図３のＰＬＡ３０は、さらに
１以上の特別な積ラインを含み、また、復号化用ＯＲ面
に、さらに特別な１以上の出力ラインを持つように、修
正される。具体的には、図３のＰＬＡは、１サイクル中
に、連続する２以上の符号語の組み合わせを検出し、復
号化する特別な出力ラインと特別な積ラインを含むよう
修正される。検出され復号化される連続する符号語の組
み合わせの結合した長さは、システムの最長符号語と等
しいか、それ以下である。
号化器の実現に用いられる図３のＰＬＡ３０は、さらに
１以上の特別な積ラインを含み、また、復号化用ＯＲ面
に、さらに特別な１以上の出力ラインを持つように、修
正される。具体的には、図３のＰＬＡは、１サイクル中
に、連続する２以上の符号語の組み合わせを検出し、復
号化する特別な出力ラインと特別な積ラインを含むよう
修正される。検出され復号化される連続する符号語の組
み合わせの結合した長さは、システムの最長符号語と等
しいか、それ以下である。
【００２８】このように、本発明は、生起確率の高い符
号、すなわち、符号長の短い符号に焦点を当てたもので
ある。本発明は、特定の短い符号の組み合わせについて
のみ、２つの符号語を１サイクルで復号化する。本実施
例においては、毎サイクル２符号語が復号化されるので
はなく、あらかじめ定めた特定の短い符号語の組み合わ
せが生じたサイクルでのみ２つの符号語を１サイクルで
復号化する。この場合、復号化速度を目覚ましく増加で
き、かつ、追加するハ−ドゥエアのオ−バ−ヘッドは少
ない。１サイクルにおいて、入力データビット中に適当
な符号語の組み合わせが表われなかった場合は、１符号
語のみが復号化される。
号、すなわち、符号長の短い符号に焦点を当てたもので
ある。本発明は、特定の短い符号の組み合わせについて
のみ、２つの符号語を１サイクルで復号化する。本実施
例においては、毎サイクル２符号語が復号化されるので
はなく、あらかじめ定めた特定の短い符号語の組み合わ
せが生じたサイクルでのみ２つの符号語を１サイクルで
復号化する。この場合、復号化速度を目覚ましく増加で
き、かつ、追加するハ−ドゥエアのオ−バ−ヘッドは少
ない。１サイクルにおいて、入力データビット中に適当
な符号語の組み合わせが表われなかった場合は、１符号
語のみが復号化される。
【００２９】また、本発明の特定の実施例によれば、符
号語のＡと名付ける第１のグル−プと、符号語のＢと名
付ける第２のグル−プを考える。最初の符号がグル−プ
Ａに屬し、２番目の符号がグル−プＢに属する場合に
は、２つの連続する符号は、本発明に従い、検出され復
号化される。グル−プＡとＢは、グル−プＡの符号がグ
ル−プＢの符号と結合しても、システムの最長符号語よ
り長くならないように定められる。
号語のＡと名付ける第１のグル−プと、符号語のＢと名
付ける第２のグル−プを考える。最初の符号がグル−プ
Ａに屬し、２番目の符号がグル−プＢに属する場合に
は、２つの連続する符号は、本発明に従い、検出され復
号化される。グル−プＡとＢは、グル−プＡの符号がグ
ル−プＢの符号と結合しても、システムの最長符号語よ
り長くならないように定められる。
【００３０】この場合、１サイクで２語が復号化される
確率Ｐは、数１式で与えられる。
確率Ｐは、数１式で与えられる。
【００３１】
【数１】
【００３２】また、特別な積ラインの数Ｎは、数２式で
与えられる。
与えられる。
【００３３】
【数２】
【００３４】また、特別な出力ラインの数は、数３式で
与えられる。
与えられる。
【００３５】
【数３】
【００３６】もし、数３式の結果が整数でない場合には
切り上げる。
切り上げる。
【００３７】このような各式より、本発明は、とても短
い符号語を用い、符号語の確率分布が等しくないような
システムに最も適していることが分かる。このようなケ
−スにおいては、必要となる追加的なハ−ドウェアの総
量は、ほとんど大きくない反面、復号化の高速化の効果
は高い。
い符号語を用い、符号語の確率分布が等しくないような
システムに最も適していることが分かる。このようなケ
−スにおいては、必要となる追加的なハ−ドウェアの総
量は、ほとんど大きくない反面、復号化の高速化の効果
は高い。
【００３８】一方、毎サイクルに２符号語を復号化する
システムにおいては、ＰＬＡにおける積ラインの必要数
は、復号化の対象とする記号数の二乗に等しい。３０以
上の記号を符号化するシステムにおいて、これは、無駄
であるばかりでなく物理的に不可能である。
システムにおいては、ＰＬＡにおける積ラインの必要数
は、復号化の対象とする記号数の二乗に等しい。３０以
上の記号を符号化するシステムにおいて、これは、無駄
であるばかりでなく物理的に不可能である。
【００３９】なお、本出願に関連する本出願人による他
の特許出願として、同日に出願した「ＨＤＴＶ復号化
器」がある。
の特許出願として、同日に出願した「ＨＤＴＶ復号化
器」がある。
【００４０】
【実施例】以下、本発明の一実施例について説明する。
【００４１】図２に示す可変長復号化器１０に、２以上
の符号語を適当なサイクルにおいて復号化するために用
いることのできるＰＬＡの構成を図５に示す。
の符号語を適当なサイクルにおいて復号化するために用
いることのできるＰＬＡの構成を図５に示す。
【００４２】図４に示す符号に関し、入来する符号語が
０もしくは１００であり、次の符号語が０である場合、
この２つの連続する符号語は、図５に示すＰＬＡ３０ａ
を用いて、１サイクルで復号化することができる。この
例では、このように、グル−プＡは０と１００よりな
り、グル−プＢは０よりなる。いいかえるならば、復号
化器に入来するビット流が００もしくは１０００である
場合に、符号長ＯＲプレ−ン３４は、２つの符号語の合
計の長さを出力する。
０もしくは１００であり、次の符号語が０である場合、
この２つの連続する符号語は、図５に示すＰＬＡ３０ａ
を用いて、１サイクルで復号化することができる。この
例では、このように、グル−プＡは０と１００よりな
り、グル−プＢは０よりなる。いいかえるならば、復号
化器に入来するビット流が００もしくは１０００である
場合に、符号長ＯＲプレ−ン３４は、２つの符号語の合
計の長さを出力する。
【００４３】このために、図５のＰＬＡ３０ａは、４０
ａ、４０ｂで示した２本の特別な積ラインを、符号語の
組み合わせである００と１０００の出現を、それぞれ検
出するために備えている。先に数２式で示したように、
特別な積ラインの数は、グル−プＡの要素数にグル−プ
Ｂの要素数を掛けることにより定められる。
ａ、４０ｂで示した２本の特別な積ラインを、符号語の
組み合わせである００と１０００の出現を、それぞれ検
出するために備えている。先に数２式で示したように、
特別な積ラインの数は、グル−プＡの要素数にグル−プ
Ｂの要素数を掛けることにより定められる。
【００４４】また、ＰＬＡ３０ａは、復号化用ＯＲ面３
６に、特別な出力ライン６０と、これに接続したインバ
−タ６１を有している。先に示したように、この特別な
出力ラインの数は、数３式に従い、数４式で与えられ
る。
６に、特別な出力ライン６０と、これに接続したインバ
−タ６１を有している。先に示したように、この特別な
出力ラインの数は、数３式に従い、数４式で与えられ
る。
【００４５】
【数４】
【００４６】特別な出力ライン６０は、００の組み合わ
せが検出されたときに、積ライン４０ａによって、ＯＲ
面トランジスタ６２を介して活性化される。また、特別
な出力ライン６０は、１０００の組み合わせが検出され
たときに、積ライン４０ｂによって、ＯＲ面トランジス
タ６４を介して活性化される。このように、図５に示し
たＰＬＡ３０ａにおいては、出力ライン６０がロ−のと
きは、１符号語のみが復号化されたことを示している。
逆に、特別な出力ライン６０がハイのときは、符号語０
もしくは１００と、符号語０との組み合わせが検出され
たことを示している。復号化された１番目の符号語（０
または１００）のバイナリ表現が出力ライン５７に表わ
れる。そして、特別な積ライン６０がハイのときは、復
号化された２番目の符号のバイナリ表現（すなわち、０
のバイナリ表現である０００）が、ライン５７上の復号
化された１番目の符号語のバイナリ表現の後に挿入され
なければならない。そこで、図５のプロセッサ回路７０
を用いてこれを実施される。なぜならば、図５に示す修
正したＰＬＡ３０ａの出力は固定長であり、また、プロ
セッサ回路７０は、復号化器のボトルネックにはならな
いからである。
せが検出されたときに、積ライン４０ａによって、ＯＲ
面トランジスタ６２を介して活性化される。また、特別
な出力ライン６０は、１０００の組み合わせが検出され
たときに、積ライン４０ｂによって、ＯＲ面トランジス
タ６４を介して活性化される。このように、図５に示し
たＰＬＡ３０ａにおいては、出力ライン６０がロ−のと
きは、１符号語のみが復号化されたことを示している。
逆に、特別な出力ライン６０がハイのときは、符号語０
もしくは１００と、符号語０との組み合わせが検出され
たことを示している。復号化された１番目の符号語（０
または１００）のバイナリ表現が出力ライン５７に表わ
れる。そして、特別な積ライン６０がハイのときは、復
号化された２番目の符号のバイナリ表現（すなわち、０
のバイナリ表現である０００）が、ライン５７上の復号
化された１番目の符号語のバイナリ表現の後に挿入され
なければならない。そこで、図５のプロセッサ回路７０
を用いてこれを実施される。なぜならば、図５に示す修
正したＰＬＡ３０ａの出力は固定長であり、また、プロ
セッサ回路７０は、復号化器のボトルネックにはならな
いからである。
【００４７】ＰＬＡ３０ａは、符号長用ＯＲ面３４か
ら、復号化した１符号語、もしくは、２符号語の長さを
出力する。この長さは、インバ−タ４５とＮＯＲゲ−ト
４６を用いて、ライン４７を介して出力される。ＮＯＲ
ゲ−ト４６の目的は、１サイクルで２符号語が復号化さ
れた場合に、従来の１番目の符号語の長さの出力がマス
クされ、この２符号語のト−タルの長さが出力されるよ
うに、符号語長用ＯＲ面の出力を制御することである。
ら、復号化した１符号語、もしくは、２符号語の長さを
出力する。この長さは、インバ−タ４５とＮＯＲゲ−ト
４６を用いて、ライン４７を介して出力される。ＮＯＲ
ゲ−ト４６の目的は、１サイクルで２符号語が復号化さ
れた場合に、従来の１番目の符号語の長さの出力がマス
クされ、この２符号語のト−タルの長さが出力されるよ
うに、符号語長用ＯＲ面の出力を制御することである。
【００４８】以上の例は、次のように要約することがで
きる。
きる。
【００４９】１番目および２番目の符号語は、１番目初
の符号が０と１００より成るグル−プＡに属し、２番目
の符号が０より成るグル−プＢに属する場合には、１サ
イクルで復号化される。（図４より、グル−プＡのいか
なる符号語と、グル−プＢの符号符号語との組み合わせ
も、システムの最長符号語の長さと等しいか、それ以下
の長さとなることが分かる。）この場合、１サイクルで
２符号が復号化される確率Ｐは数５式で与えられる。
の符号が０と１００より成るグル−プＡに属し、２番目
の符号が０より成るグル−プＢに属する場合には、１サ
イクルで復号化される。（図４より、グル−プＡのいか
なる符号語と、グル−プＢの符号符号語との組み合わせ
も、システムの最長符号語の長さと等しいか、それ以下
の長さとなることが分かる。）この場合、１サイクルで
２符号が復号化される確率Ｐは数５式で与えられる。
【００５０】
【数５】
【００５１】このように、おおよそ、３サイクルのうち
１サイクルは、２符号語が復号化される。これにより、
比較的小さなハ−ドウェアの増加と引替に、システムの
目覚ましい高速化が図られる。
１サイクルは、２符号語が復号化される。これにより、
比較的小さなハ−ドウェアの増加と引替に、システムの
目覚ましい高速化が図られる。
【００５２】ところで、ＰＬＡの特別な積ラインの数
を、前記数２式で与えられる数未満に減少させるのに、
論理最小化テクニックを利用することができる。ここ
で、たとえば、グル−プＡの要素が符号語１００と１０
１であって（図４参照）、グル−プＢの要素が符号語０
である場合（図４参照）に、復号化器に用いられるＰＬ
Ａの構成を図６に示す。
を、前記数２式で与えられる数未満に減少させるのに、
論理最小化テクニックを利用することができる。ここ
で、たとえば、グル−プＡの要素が符号語１００と１０
１であって（図４参照）、グル−プＢの要素が符号語０
である場合（図４参照）に、復号化器に用いられるＰＬ
Ａの構成を図６に示す。
【００５３】図６のＰＬＡ３０ａは、特に、組み合わせ
１０００と１０１０に対応する２本の特別な積ライン４
０ａ、４０ｂ、または、組み合わせ１０ｘ０に対応する
１本の特別な積ライン４０ｃと共に実現することができ
る。ここでｘは、”任意の値”を表す。２つの組み合わ
せを１つの積ラインで検出できるのは、２本の積ライン
４０ａ、４０ｂのＯＲ面部分が同じだからである。すな
わち、論理最小化テクニックによって、本実施例のＰＬ
Ａに必要となる特別な積ラインの数を、大幅に減少する
ことができる。
１０００と１０１０に対応する２本の特別な積ライン４
０ａ、４０ｂ、または、組み合わせ１０ｘ０に対応する
１本の特別な積ライン４０ｃと共に実現することができ
る。ここでｘは、”任意の値”を表す。２つの組み合わ
せを１つの積ラインで検出できるのは、２本の積ライン
４０ａ、４０ｂのＯＲ面部分が同じだからである。すな
わち、論理最小化テクニックによって、本実施例のＰＬ
Ａに必要となる特別な積ラインの数を、大幅に減少する
ことができる。
【００５４】最近のビデオや静止画送信／処理システム
においては、可変長符号化（ＶＬＣ）が、離散コサイン
変換（以下、「ＤＣＴ」と記す）、動き圧縮、およびラ
ンレングス符号化（ＲＬＣ）と組み合わされて利用され
ている。ＤＣＴの係数は、ゼロの生起確率が高くなるよ
うに量子化されている。そして、ＲＬＣは、連続するゼ
ロの流れを、その長さにより表現する。これにより、デ
ータレ−トを大きく減少させることができる。符号化処
理の最後の段階で、ＶＬＣは、さらなる圧縮のために、
ＲＬＣよりのデータを受け取る。
においては、可変長符号化（ＶＬＣ）が、離散コサイン
変換（以下、「ＤＣＴ」と記す）、動き圧縮、およびラ
ンレングス符号化（ＲＬＣ）と組み合わされて利用され
ている。ＤＣＴの係数は、ゼロの生起確率が高くなるよ
うに量子化されている。そして、ＲＬＣは、連続するゼ
ロの流れを、その長さにより表現する。これにより、デ
ータレ−トを大きく減少させることができる。符号化処
理の最後の段階で、ＶＬＣは、さらなる圧縮のために、
ＲＬＣよりのデータを受け取る。
【００５５】図７は、画像より切りだした８×８画素の
ブロックについてのＤＣＴ係数のための２次元ハフマン
符号のビット配置テ−ブルの例である。ハフマン符号化
の前に、全ての８×８ブロックの係数は、いわゆるジグ
ザグスキャンにより走査される。なぜならば、量子化さ
れたＤＣＴ係数のほとんどはゼロであり、ゼロで無い係
数のみがハフマンコ−ド化されるからである。全てのハ
フマン符号語は、２種類の情報を持っている。ゼロで無
い係数の大きさを表す”ＡＭＰＬＩＴＵＤＥ”と、この
ゼロで無い係数に先立つゼロのランレングスを表す”Ｒ
ＵＮＬＥＮＧＴＨ”である。図７の各エントリ−は、対
応するハフマン符号語に割り当てられたビット数を表し
ている。なお、これには、各符号語に含まれるべき標識
ビットは含まれていない。たとえば、ＡＭＰＬＩＴＵＤ
Ｅ＝２、ＲＵＮＬＥＮＧＴＨ＝６に対応するエントリ−
は１１である。これは、これは、６つの連続するゼロ
と、これに続く２（もしくは−２）より成る係数列は、
１１ビットのハフマン符号語に符号化されることを意味
している。
ブロックについてのＤＣＴ係数のための２次元ハフマン
符号のビット配置テ−ブルの例である。ハフマン符号化
の前に、全ての８×８ブロックの係数は、いわゆるジグ
ザグスキャンにより走査される。なぜならば、量子化さ
れたＤＣＴ係数のほとんどはゼロであり、ゼロで無い係
数のみがハフマンコ−ド化されるからである。全てのハ
フマン符号語は、２種類の情報を持っている。ゼロで無
い係数の大きさを表す”ＡＭＰＬＩＴＵＤＥ”と、この
ゼロで無い係数に先立つゼロのランレングスを表す”Ｒ
ＵＮＬＥＮＧＴＨ”である。図７の各エントリ−は、対
応するハフマン符号語に割り当てられたビット数を表し
ている。なお、これには、各符号語に含まれるべき標識
ビットは含まれていない。たとえば、ＡＭＰＬＩＴＵＤ
Ｅ＝２、ＲＵＮＬＥＮＧＴＨ＝６に対応するエントリ−
は１１である。これは、これは、６つの連続するゼロ
と、これに続く２（もしくは−２）より成る係数列は、
１１ビットのハフマン符号語に符号化されることを意味
している。
【００５６】図７のテ−ブルに含まれる２５６符号語に
加え、ＤＣＴブロックの終わりで、全てゼロを表すのに
用いられるＥＯＢ（Ｅｎｄ Ｏｆ Ｂｌｏｃｋ）と呼ば
れる特別な２ビットの符号語がある。係数の大きさやラ
ンレングスがビット配置テ−ブルの範囲からはずれた場
合には、他の特殊な符号語が用いられる。従来は、この
ような符号テ−ブルが要求する２５８積ラインを備えた
ＰＬＡが、可変長復号化器の実現に用いられていた。
加え、ＤＣＴブロックの終わりで、全てゼロを表すのに
用いられるＥＯＢ（Ｅｎｄ Ｏｆ Ｂｌｏｃｋ）と呼ば
れる特別な２ビットの符号語がある。係数の大きさやラ
ンレングスがビット配置テ−ブルの範囲からはずれた場
合には、他の特殊な符号語が用いられる。従来は、この
ような符号テ−ブルが要求する２５８積ラインを備えた
ＰＬＡが、可変長復号化器の実現に用いられていた。
【００５７】次の例に本発明を利用した実施例を考え
る。
る。
【００５８】すなわち、ｎビットの符号語の確率は２の
−ｎ乗である。グル−プＡは、５ビット長以下の全ての
符号語を含み、全部で７要素を含む。グル−プＢは、３
ビット長以下の全ての符号語を含み、全部で３要素を含
む。
−ｎ乗である。グル−プＡは、５ビット長以下の全ての
符号語を含み、全部で７要素を含む。グル−プＢは、３
ビット長以下の全ての符号語を含み、全部で３要素を含
む。
【００５９】本実施例は、グル−プＡの１符号語とグル
−プＢの１符号語の組み合わせを同時に検出、復号化す
るように、可変長復号化機を実現するＰＬＡを修正す
る。
−プＢの１符号語の組み合わせを同時に検出、復号化す
るように、可変長復号化機を実現するＰＬＡを修正す
る。
【００６０】ここで、グル−プＡに含まれる要素は、Ｅ
ＯＢ符号語を除き、全て標識ビットを含んでいる。従
い、数２式に従うと、必要となる特別な積ラインは、 （１＋（８＊２））＊３＝５１ である。
ＯＢ符号語を除き、全て標識ビットを含んでいる。従
い、数２式に従うと、必要となる特別な積ラインは、 （１＋（８＊２））＊３＝５１ である。
【００６１】しかし、ここで、論理最小化テクニック
を、この特別な積ラインに適用すると、グル−プＡの長
さ５の符号語に対応する積ライン数を２４から６に減少
させることができる。また、グル−プＡの長さ４の符号
語に対応する積ライン数を１２から６に減少させること
ができる。このように、全体で、積ライン数を５１から
２７に減少させることができる。
を、この特別な積ラインに適用すると、グル−プＡの長
さ５の符号語に対応する積ライン数を２４から６に減少
させることができる。また、グル−プＡの長さ４の符号
語に対応する積ライン数を１２から６に減少させること
ができる。このように、全体で、積ライン数を５１から
２７に減少させることができる。
【００６２】また、前記数３式に従うと、必要となる特
別な出力ライン数は、数６式より５となる。
別な出力ライン数は、数６式より５となる。
【００６３】
【数６】
【００６４】また、数１式に従うと、２符号語が１サイ
クルで復号化される確率は、数７式より０．５４７とな
る。
クルで復号化される確率は、数７式より０．５４７とな
る。
【００６５】
【数７】
【００６６】このように、半分以上のサイクルで、２符
号語が検出、復号化される。したがい、本実施例は、高
速なビデオや静止が装置にとても適している。
号語が検出、復号化される。したがい、本実施例は、高
速なビデオや静止が装置にとても適している。
【００６７】本実施例に係る高速なＶＬＣ復号器の有利
性を、ステップ８、図９を用いて説明する。
性を、ステップ８、図９を用いて説明する。
【００６８】前述したように、ＨＤＴＶ信号は、高速に
行われる８×８画素のブロック等についてのＤＣＴによ
り符号化される。そして、ＤＣＴ係数は、ジグザグスキ
ャンにより走査され、たとえばハフマン符号等を用いて
可変長符号化される。このような手法により符号化され
たＨＤＴＶ信号の復号化器は、可変長復号化器（以下、
「ＶＬＤ」と記す）と、ランレングス復号化器（以下、
「ＲＬＤ」と記す）と、逆ＤＣＴに用いられるプロセッ
サを有している。
行われる８×８画素のブロック等についてのＤＣＴによ
り符号化される。そして、ＤＣＴ係数は、ジグザグスキ
ャンにより走査され、たとえばハフマン符号等を用いて
可変長符号化される。このような手法により符号化され
たＨＤＴＶ信号の復号化器は、可変長復号化器（以下、
「ＶＬＤ」と記す）と、ランレングス復号化器（以下、
「ＲＬＤ」と記す）と、逆ＤＣＴに用いられるプロセッ
サを有している。
【００６９】ＨＤＴＶ復号化器において、ＶＬＤに入力
されるのは、可変長の符号語であり、ＶＬＤから出力さ
れるのは、２つの情報を持つ固定長の符号語である。２
つの情報とは、ゼロのランレングスと、ゼロで無いＤＣ
Ｔ係数の大きさである。ランレングス復号化器は、この
固定長の符号語を受け取る。そして、この符号語を受け
取ると、ランレングス復号化器は、そのランレングスが
ゼロでない場合、これに対応して、ゼロで無いＤＣＴ係
数に先立つゼロのランを出力するために、（ランレング
ス＋１の）クロックサイクルを獲得する。好ましくは、
ランレングス符号化器は、バ−ストレ−ト７０ＭＨｚの
入力を有し、たとえば、ＨＤＴＶにとって典型的である
７０ＭＨｚの平滑なレ−トでシステムクロックに同期し
た出力を有するのが望ましい。逆ＤＣＴを行う回路は、
画素ブロックのＤＣＴ係数を受取り、画素ブロックを復
元する。
されるのは、可変長の符号語であり、ＶＬＤから出力さ
れるのは、２つの情報を持つ固定長の符号語である。２
つの情報とは、ゼロのランレングスと、ゼロで無いＤＣ
Ｔ係数の大きさである。ランレングス復号化器は、この
固定長の符号語を受け取る。そして、この符号語を受け
取ると、ランレングス復号化器は、そのランレングスが
ゼロでない場合、これに対応して、ゼロで無いＤＣＴ係
数に先立つゼロのランを出力するために、（ランレング
ス＋１の）クロックサイクルを獲得する。好ましくは、
ランレングス符号化器は、バ−ストレ−ト７０ＭＨｚの
入力を有し、たとえば、ＨＤＴＶにとって典型的である
７０ＭＨｚの平滑なレ−トでシステムクロックに同期し
た出力を有するのが望ましい。逆ＤＣＴを行う回路は、
画素ブロックのＤＣＴ係数を受取り、画素ブロックを復
元する。
【００７０】図８Ａは、従来のＨＤＴＶ復号化器１００
を示している。このＨＤＴＶ復号化器１００において、
符号化されたＨＤＴＶ信号は、メインバッファ１２０に
受け入れられる。そして、可変長符号語は、シリアルＶ
ＬＤ１４０によって、固定長の符号語に復号化される。
サブバッファ１６０は、シリアルＶＬＤ２４０とランレ
ングス復号化器１８０の間で用いられる。シリアルＶＬ
Ｄ１４０は、とても低速で、ランレングスのバ−スト入
力速度７０ＭＨｚを達成できないからである。ＲＬＤ１
８０の、平滑な出力信号は、逆ＤＣＴを行う回路２００
に接続される。図８Ｂは、図８ＡのシリアルＶＬＤに代
えて、並列ＶＬＤを利用した場合の従来のＨＤＴＶ復号
化器１００ａを示したものである。このようにして、Ｈ
ＤＴＶ復号化器１００ａは、シリアルＶＬＤ１４０に代
えて、並列ＶＬＤ１４０ａを有している。並列ＶＬＤ１
４０ａは、１サイクルに１符号語のみを復号化する従来
の並列復号化器である。この場合、ランレングス復号化
器１８０は、並列ＶＬＤ１４０ａから直接固定長の符号
を語受け取る。先に述べたように、ランレングス復号化
器の出力は、たとえば、ＨＤＴＶにとって典型的である
７０ＭＨｚの平滑なレ−トでシステムクロックに同期し
ている。ランレングスがゼロでない入力符号語を受け取
ると、ランレングス復号化器は、ゼロで無いＤＣＴ係数
に先立つゼロに対応するゼロのランを出力するために、
（ランレングス＋１の）クロックサイクルを獲得する。
この間、ランレングス復号化器１８０は、最後のゼロを
出力し終えるまで並列ＶＬＤ１４０ａを一時停止させる
ために、ライン１５０上にＳＴＯＰ信号を出力する。し
かし、ランレングスがゼロである場合には、ゼロで無い
係数が引き続くので、ＳＴＯＰ信号は活性化されず、並
列ＶＬＤ１４０ａは、ＲＬＤのたとえば７０ＭＨｚのバ
−スト入力レ−トで処理を行なわなければならない。他
方、典型的なＨＤＴＶシステムでは、ゼロであるＤＣＴ
係数が多いので、並列ＶＬＤの平均レ−トは、約５ＭＨ
ｚぐらいに過ぎない。
を示している。このＨＤＴＶ復号化器１００において、
符号化されたＨＤＴＶ信号は、メインバッファ１２０に
受け入れられる。そして、可変長符号語は、シリアルＶ
ＬＤ１４０によって、固定長の符号語に復号化される。
サブバッファ１６０は、シリアルＶＬＤ２４０とランレ
ングス復号化器１８０の間で用いられる。シリアルＶＬ
Ｄ１４０は、とても低速で、ランレングスのバ−スト入
力速度７０ＭＨｚを達成できないからである。ＲＬＤ１
８０の、平滑な出力信号は、逆ＤＣＴを行う回路２００
に接続される。図８Ｂは、図８ＡのシリアルＶＬＤに代
えて、並列ＶＬＤを利用した場合の従来のＨＤＴＶ復号
化器１００ａを示したものである。このようにして、Ｈ
ＤＴＶ復号化器１００ａは、シリアルＶＬＤ１４０に代
えて、並列ＶＬＤ１４０ａを有している。並列ＶＬＤ１
４０ａは、１サイクルに１符号語のみを復号化する従来
の並列復号化器である。この場合、ランレングス復号化
器１８０は、並列ＶＬＤ１４０ａから直接固定長の符号
を語受け取る。先に述べたように、ランレングス復号化
器の出力は、たとえば、ＨＤＴＶにとって典型的である
７０ＭＨｚの平滑なレ−トでシステムクロックに同期し
ている。ランレングスがゼロでない入力符号語を受け取
ると、ランレングス復号化器は、ゼロで無いＤＣＴ係数
に先立つゼロに対応するゼロのランを出力するために、
（ランレングス＋１の）クロックサイクルを獲得する。
この間、ランレングス復号化器１８０は、最後のゼロを
出力し終えるまで並列ＶＬＤ１４０ａを一時停止させる
ために、ライン１５０上にＳＴＯＰ信号を出力する。し
かし、ランレングスがゼロである場合には、ゼロで無い
係数が引き続くので、ＳＴＯＰ信号は活性化されず、並
列ＶＬＤ１４０ａは、ＲＬＤのたとえば７０ＭＨｚのバ
−スト入力レ−トで処理を行なわなければならない。他
方、典型的なＨＤＴＶシステムでは、ゼロであるＤＣＴ
係数が多いので、並列ＶＬＤの平均レ−トは、約５ＭＨ
ｚぐらいに過ぎない。
【００７１】図８ＢのＨＤＴＶ復号化器の問題は、現在
の技術では、７０ＭＨｚのバ−ストレ−トで動作する並
列ＶＬＤ１４０ａを実現するのが、とても困難であるこ
とである。
の技術では、７０ＭＨｚのバ−ストレ−トで動作する並
列ＶＬＤ１４０ａを実現するのが、とても困難であるこ
とである。
【００７２】この問題は、図９Ａに示すＨＤＴＶ復号化
器１００ｂを用いる本実施例によって解決することがで
きる。すなわち、復号化器１００ａ（図８ｂ参照）にお
ける並列ＶＬＤ１４０ａとランレングス復号化器１８０
の間に、サブバッファ２６０を挿入する。サブバッフフ
ァ２６０の目的は、バ−ストレ−ト（たとえば７０ＭＨ
ｚ）と平均レ−ト（たとえば５ＭＨｚ）の間の速度の違
いを調整することにある。サブバッファ２６０を用いた
場合、並列ＶＬＤ符号化器１４０ａは、たとえば３５Ｍ
ＨＺ等の中間的な速度で動作する。また、この場合、並
列ＶＬＤ符号化器１４０ａの入力および出力の速度は共
に前記中間的な速度となる。図９ＡのＨＤＴＶ復号化器
１００ｂにおいて、サブバッファ２６０が満杯になった
場合には、ＳＴＯＰ信号が並列ＶＬＤ１４０ａに送ら
れ、並列ＶＬ復号化器１４０ａの動作は一時停止され
る。図９ＡのＨＤＴＶ復号化機１００Ｂにおいては、並
列ＶＬＤがより高速であれば、サブバッファ２６０のサ
イズは、より小さくて済む。
器１００ｂを用いる本実施例によって解決することがで
きる。すなわち、復号化器１００ａ（図８ｂ参照）にお
ける並列ＶＬＤ１４０ａとランレングス復号化器１８０
の間に、サブバッファ２６０を挿入する。サブバッフフ
ァ２６０の目的は、バ−ストレ−ト（たとえば７０ＭＨ
ｚ）と平均レ−ト（たとえば５ＭＨｚ）の間の速度の違
いを調整することにある。サブバッファ２６０を用いた
場合、並列ＶＬＤ符号化器１４０ａは、たとえば３５Ｍ
ＨＺ等の中間的な速度で動作する。また、この場合、並
列ＶＬＤ符号化器１４０ａの入力および出力の速度は共
に前記中間的な速度となる。図９ＡのＨＤＴＶ復号化器
１００ｂにおいて、サブバッファ２６０が満杯になった
場合には、ＳＴＯＰ信号が並列ＶＬＤ１４０ａに送ら
れ、並列ＶＬ復号化器１４０ａの動作は一時停止され
る。図９ＡのＨＤＴＶ復号化機１００Ｂにおいては、並
列ＶＬＤがより高速であれば、サブバッファ２６０のサ
イズは、より小さくて済む。
【００７３】図９ＡのＨＤＴＶ復号化器１００ｂは、１
サイクルに１符号語を復号化する従来の並列ＶＬＤ１４
０ａに代えて、前述したような１サイクルに２符号語以
上を復号化することのできる修正した並列ＶＬＤ１４０
ｂを利用するように修正することができる。この修正し
た並列ＶＬＤ１４０ｂを取り入れた、修正ＨＤＴＶ復号
化器１００ｃを図９Ｂに示す。
サイクルに１符号語を復号化する従来の並列ＶＬＤ１４
０ａに代えて、前述したような１サイクルに２符号語以
上を復号化することのできる修正した並列ＶＬＤ１４０
ｂを利用するように修正することができる。この修正し
た並列ＶＬＤ１４０ｂを取り入れた、修正ＨＤＴＶ復号
化器１００ｃを図９Ｂに示す。
【００７４】図９Ａと図９Ｂは、本実施例に係る１サイ
クルに２以上の可変長符号語を復号化することのできる
並列ＶＬＤの重要性を示している。図９ＡのＨＤＴＶ復
号化器１００ｂにおいては、従来の並列復号化器１４０
ａは１サイクルに１語のみを復号化できるのみであり、
典型的なＨＤＴＶシステムではサブバッファ２６０のサ
イズは２０〜３０Ｋバイトとなる。他方、図９ＢのＨＤ
ＴＶ復号化器１００ｃにおいては、本実施例に係る並列
ＶＬＤ１４０ｂは、いくつかサイクルにおいて、２以上
の符号語を復号化することができる。この場合、典型的
なＨＤＴＶシステムにおいて、サブバッファは、１００
バイトのオ−ダ−の容量を持てば足りる。したがい、図
９Ｂにおいて、修正した並列ＶＬＤ１４０ｂと小さなサ
ブバッファ２６０は、単一の集積回路３００中に集積す
ることができる。
クルに２以上の可変長符号語を復号化することのできる
並列ＶＬＤの重要性を示している。図９ＡのＨＤＴＶ復
号化器１００ｂにおいては、従来の並列復号化器１４０
ａは１サイクルに１語のみを復号化できるのみであり、
典型的なＨＤＴＶシステムではサブバッファ２６０のサ
イズは２０〜３０Ｋバイトとなる。他方、図９ＢのＨＤ
ＴＶ復号化器１００ｃにおいては、本実施例に係る並列
ＶＬＤ１４０ｂは、いくつかサイクルにおいて、２以上
の符号語を復号化することができる。この場合、典型的
なＨＤＴＶシステムにおいて、サブバッファは、１００
バイトのオ−ダ−の容量を持てば足りる。したがい、図
９Ｂにおいて、修正した並列ＶＬＤ１４０ｂと小さなサ
ブバッファ２６０は、単一の集積回路３００中に集積す
ることができる。
【００７５】なお、以上は本発明の一実施例に過ぎな
い。よって、本発明より当業者であれば読み取ることの
できる他の実施態様を採用するようにしてもよい。
い。よって、本発明より当業者であれば読み取ることの
できる他の実施態様を採用するようにしてもよい。
【００７６】
【発明の効果】以上のように、本発明によれば、１サイ
クルで２以上の符号語を復号化することのできる可変長
復号化器を提供することができる。
クルで２以上の符号語を復号化することのできる可変長
復号化器を提供することができる。
【図１】ハフマンツリ−を示す説明図である。
【図２】可変長復号化機の構成を示すブロック図であ
る。
る。
【図３】復号化機として用いるＰＬＡの構成を示した説
明図である。
明図である。
【図４】可変長符号の例を示す説明図である。
【図５】本発明の一実施例に係るＰＬＡの構成を示した
説明図である。
説明図である。
【図６】本発明の一実施例に係るＰＬＡの他の構成を示
した説明図である。
した説明図である。
【図７】２次元ハフマンコ−ドのビット配置を示す説明
図である。
図である。
【図８】従来のＨＤＴＶ復号化器の構成を示すブロック
図である。
図である。
【図９】本発明の一実施例に係るＨＤＴＶ復号化器の構
成を示すブロック図である。
成を示すブロック図である。
１０ 可変長復号化器 １４ 入力バッファ １６ バレルシフタ ２０ 復号化用ＰＬＡ ２２ 符号長用ＰＬＡ ３０ ＰＬＡ ３２ ＡＮＤ面 ３４ 符号長用ＯＲ面 ３６ 復号化用ＯＲ面
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/92 7/24
Claims (13)
- 【請求項１】文字記号を符号化した可変長符号語であっ
て、符号長に反比例した生起確率を有する可変長符号語
より成るビット流を復号化する復号化器に用いられるプ
ログラマブルロジックアレイであって、 前記各邪変調符号語に対応する積ラインと、前記可変長
符号語のあらかじめ定めた１以上の組み合わせに対応す
る１以上の付加ラインとを含む複数の積ラインとを有
し、 さらに、前記ビット流よりビットの集合を受取り、受け
取ったビットの集合に含まれる可変長符号語もしくは可
変長符号語の前記組み合わせに対応する特定の前記積ラ
インを活性化する、前記可変長符号語が取りえる最長の
長さ以上の数の入力ラインと、 前記特定の積ラインに対応する可変長符号語もしくは可
変長符号語の組み合わせによって符号化された１以上の
前記記号を決定するデータを出力する、前記特定の積ラ
インにより活性化される複数の出力ラインとを有し、 前記可変長符号語の組み合わせの長さは、前記可変長符
号語が取りえる最長の長さ以下の長さであることを特徴
とするプログラマブルロジックアレイ。 - 【請求項２】請求項１記載のプログラマブルロジックア
レイであって、 前記複数の出力ラインは、前記記号を表すデータを出力
する出力ラインの第１の集合と、少なくとも、前記特定
の積ラインが前記符号語の組み合わせに対応した場合に
活性化される少なくとも１つの特別なラインとを含むこ
とを特徴とするプログラマブルロジックアレイ。 - 【請求項３】請求項１記載のプログラマブルロジックア
レイであって、 さらに、前記特定の積ラインに対応する可変長符号語も
しくは可変長符号語の組み合わせの長さを表すデータを
出力する、前記特定の積ラインにより活性化される、第
２の複数の出力ラインを有することを特徴とするプログ
ラマブルロジックアレイ - 【請求項４】請求項１記載のプログラマブルロジックア
レイであって、 前記付加ラインの数は、前記あらかじめ定めた可変長符
号語の組み合わせ数以上の数であることを特徴とするプ
ログラマブルロジックアレイ。 - 【請求項５】文字記号を符号化した可変長符号語であっ
て、符号長に反比例した生起確率を有する可変長符号語
のビット流を復号化する復号化方法であって、 複数の連続する復号化サイクルのそれぞれにおいて、プ
ログラマブルロジックアレイに、前記ビット流より、前
記可変長符号語が取りえる最長の長さ以上の数のビット
の集合を与えるステップと、 いくつかの前記復号化サイクルで、前記プログラマブル
アレイ中において、前記ビットに集合に反応して、ひと
つの前記可変長符号語に対応する積ラインを活性化し、
プログラマブルアレイより前記ひとつの可変長符号語の
長さを示すデータと、前記ひとつの可変長符号語によっ
て符号化された記号を表すデータを出力するステップ
と、 残りの前記復号化サイクルで、前記ビットの集合に反応
して、２以上の可変長符号語の組み合わせに対応する積
ラインを活性化し、プログラマブルアレイより、前記可
変長符号語の組み合わせの長さを示すデータと、前記可
変長符号語の組み合わせによって符号化された記号の組
み合わせを決定するためのデータを出力するステップと
を有し、 前記可変長符号語の組み合わせの長さは、前記可変長符
号語が取りえる最長の長さ以下の長さであることを特徴
とする復号化方法。 - 【請求項６】記号を符号化した可変長符号語であって、
符号長に反比例した生起確率を有する可変長符号語より
成るビット流を復号化する復号化器であって、 記憶デバイスと、 連続する複数の復号化サイクルのそれぞれで、前記記憶
デバイスに、前記ビット流よりビットの集合を与えるバ
レルシフタとを有し、 前記記憶デバイスは、前記各ビットの集合中において、
ひとつの可変長符号語、もしくは、あらかじめ定めた複
数の可変長符号語の組み合わせのひとつを、検出する第
１の手段と、 前記可変長符号語と前記組み合わせの長さとを記憶し、
前記第１の手段によって検出された前記ひとつの可変長
符号語もしくは前記ひとつの可変長符号語の組み合わせ
の長さを示すデータを出力する第２の手段と、 前記可変長符号語もしくは前記組み合わせによって符号
化された記号をあらわすを記憶し、前記第１の手段によ
って検出された前記ひとつの可変長符号語によって符号
化された記号、もしくは、前記第１の手段によって検出
された前記ひとつの可変長符号語の組み合わせによって
符号化された記号の組み合わせを表すデータを出力する
第３の手段とを有し、 前記復号化器は、さらに、前記ビット流を格納する、前
記バレルシフタに接続された入力バッファと、 毎サイクルに前記第２の手段より出力されるデータを、
前記バレルシフタにフィ−ドバックし、前記検出した符
号語もしくは組み合わせと同じ数のビットを前記バレル
シフタよりシフトアウトし、バレルシフタに前記入力バ
ッファより、前記シフトアウトした数と同じ数のビット
をシフトインするフィ−ドバック手段とを有し、 かつ、前記各可変長符号語の組み合わせの長さは、前記
可変長符号語が取りえる最長の長さ以下の長さであるこ
とを特徴とする復号化器。 - 【請求項７】記号を符号化した可変長符号語であって、
符号長に反比例した生起確率を有する可変長符号語より
成るビット流を復号化する復号化器であって、 記憶手段と、 連続する複数の復号化サイクルのそれぞれで、前記記憶
手段に、前記ビット流よりビットの集合を与える手段と
を有し、 前記記憶手段は、前記各ビットの集合中において、ひと
つの可変長符号語、もしくは、あらかじめ定めた複数の
可変長符号語の組み合わせのひとつを、検出する第１の
手段と、 前記可変長符号語と前記組み合わせの長さとを記憶し、
前記第１の手段によって検出された前記ひとつの可変長
符号語もしくは前記ひとつの可変長符号語の組み合わせ
の長さを示すデータを出力する第２の手段と、 前記可変長符号語もしくは前記組み合わせによって符号
化された記号をあらわすデータを記憶し、前記第１の手
段によって検出された前記ひとつの可変長符号語によっ
て符号化された記号、もしくは、前記第１の手段によっ
て検出された前記ひとつの可変長符号語の組み合わせに
よって符号化された記号の組み合わせを表すデータを出
力する第３の手段とを有し、 かつ、前記各可変長符号語の組み合わせの長さは、前記
可変長符号語が取りえる最長の長さ以下の長さであるこ
とを特徴とする復号化器。 - 【請求項８】請求項７記載の復号化器であって、 前記記憶手段は、プログラマブルロジックアレイであっ
て、かつ、前記第１の手段はＡＮＤ面（Ｐｌａｎｅ）を
含むることを特徴とする復号化器。 - 【請求項９】請求項８記載の復号化器であって、 前記第２の手段は、前記プログラマブルロジックアレイ
のＯＲ面（Ｐｌａｎｅ）を含むることを特徴とする復号
化器。 - 【請求項１０】請求項９記載の復号化器であって、 前記第３の手段は、前記プログラマブルロジックアレイ
の他のＯＲ面（Ｐｌａｎｅ）を含むことを特徴とする復
号化器。 - 【請求項１１】請求項７記載の復号化器であって、 前記第３の手段は、前記第１の手段が前記組み合わせを
検出した各サイクルにおいて、前記組み合わせに含まれ
る符号語のひとつによって符号化された記号と、所定の
標識とを出力することを特徴とする符号化器。 - 【請求項１２】請求項７記載の復号化器であって、 前記第３の手段より出力された、前記第１の手段によっ
て検出された符号語の組み合わせを代表するデータは、
前記組み合わせに含まれる符号語のひとつによって符号
化された第１の記号と、２番目の符号語によって符号化
された２番目の記号が前記第１の記号と連結されるべき
ことを示す標識を含むことを特徴とする復号化器。 - 【請求項１３】請求項７記載の復号化器であって、 前記復号化器の出力はサブバッファに接続され、前記サ
ブバッファの出力は、ランケングス復号化器に接続され
ていることを特徴とする復号化器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/836,076 | 1992-02-13 | ||
| US07/836,076 US5225832A (en) | 1992-02-13 | 1992-02-13 | High speed variable length decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212242A true JPH07212242A (ja) | 1995-08-11 |
| JP3007496B2 JP3007496B2 (ja) | 2000-02-07 |
Family
ID=25271178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4322080A Expired - Lifetime JP3007496B2 (ja) | 1992-02-13 | 1992-12-01 | 可変長復号化器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5225832A (ja) |
| JP (1) | JP3007496B2 (ja) |
| DE (1) | DE4217009C1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784012A (en) * | 1996-04-09 | 1998-07-21 | Fuji Xerox Co., Ltd. | Variable-length code decoder |
| US5825314A (en) * | 1996-03-11 | 1998-10-20 | Fuji Xerox Co., Ltd. | Variable-length code decoder |
| US6414608B1 (en) | 1999-06-09 | 2002-07-02 | Matsushita Electric Industrial Co., Ltd. | Variable length code decoding device, digital broadcast receiving apparatus, and DVD reproducing apparatus |
| US6546053B1 (en) | 1997-05-14 | 2003-04-08 | Nec Corporation | System and method for decoding signal and method of generating lookup table for using in signal decoding process |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3123792B2 (ja) * | 1991-11-05 | 2001-01-15 | 株式会社リコー | 算術符号を用いる符号化装置および復号化装置 |
| US5280349A (en) * | 1992-02-13 | 1994-01-18 | Industrial Technology Research Institute | HDTV decoder |
| US6330665B1 (en) | 1992-06-30 | 2001-12-11 | Discovision Associates | Video parser |
| US5784631A (en) | 1992-06-30 | 1998-07-21 | Discovision Associates | Huffman decoder |
| US6079009A (en) | 1992-06-30 | 2000-06-20 | Discovision Associates | Coding standard token in a system compromising a plurality of pipeline stages |
| US6067417A (en) | 1992-06-30 | 2000-05-23 | Discovision Associates | Picture start token |
| US5363097A (en) * | 1992-09-14 | 1994-11-08 | Industrial Technology Research Institute | Direct sequential-bit variable length decoder |
| US5400075A (en) * | 1993-01-13 | 1995-03-21 | Thomson Consumer Electronics, Inc. | Adaptive variable length encoder/decoder |
| US5717394A (en) * | 1993-02-10 | 1998-02-10 | Ricoh Company Ltd. | Method and apparatus for encoding and decoding data |
| US5583500A (en) * | 1993-02-10 | 1996-12-10 | Ricoh Corporation | Method and apparatus for parallel encoding and decoding of data |
| US5491480A (en) * | 1994-05-25 | 1996-02-13 | Industrial Technology Research Institute | Variable length decoder using serial and parallel processing |
| US5740460A (en) * | 1994-07-29 | 1998-04-14 | Discovision Associates | Arrangement for processing packetized data |
| US5712806A (en) * | 1995-10-30 | 1998-01-27 | International Business Machines Corporation | Optimized multiplexer structure for emulation systems |
| US5663725A (en) * | 1995-11-08 | 1997-09-02 | Industrial Technology Research Institute | VLC decoder with sign bit masking |
| US5767799A (en) * | 1995-12-05 | 1998-06-16 | Mitsubishi Semiconductor America, Inc. | Low power high speed MPEG video variable length decoder |
| US5686915A (en) * | 1995-12-27 | 1997-11-11 | Xerox Corporation | Interleaved Huffman encoding and decoding method |
| US5835035A (en) * | 1995-12-28 | 1998-11-10 | Philips Electronics North America Corporation | High performance variable length decoder with two-word bit stream segmentation and related method |
| US5841380A (en) * | 1996-03-29 | 1998-11-24 | Matsushita Electric Corporation Of America | Variable length decoder and method for decoding two codes per clock cycle |
| US6215424B1 (en) | 1998-12-16 | 2001-04-10 | Thomson Licensing S.A. | System for variable length codeword processing suitable for video and other applications |
| US6801668B2 (en) * | 2000-12-20 | 2004-10-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of compressing data by use of self-prefixed universal variable length code |
| EP1391121B1 (en) * | 2001-03-23 | 2012-08-15 | Nokia Corporation | Variable length coding |
| US6956511B2 (en) * | 2004-01-06 | 2005-10-18 | Sharp Laboratories Of America, Inc. | Multi-symbol/coefficient decode operation for Huffman codes |
| JP4455242B2 (ja) * | 2004-09-15 | 2010-04-21 | 株式会社東芝 | 復号化回路 |
| US8311111B2 (en) | 2008-09-11 | 2012-11-13 | Google Inc. | System and method for decoding using parallel processing |
| US20110149338A1 (en) * | 2009-12-22 | 2011-06-23 | Holley Michael J | Parallel decode for run length limited encoded datastreams |
| US9100657B1 (en) | 2011-12-07 | 2015-08-04 | Google Inc. | Encoding time management in parallel real-time video encoding |
| US9794574B2 (en) | 2016-01-11 | 2017-10-17 | Google Inc. | Adaptive tile data size coding for video and image compression |
| US10542258B2 (en) | 2016-01-25 | 2020-01-21 | Google Llc | Tile copying for video compression |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177456A (en) * | 1977-02-10 | 1979-12-04 | Hitachi, Ltd. | Decoder for variable-length codes |
| US4853696A (en) * | 1987-04-13 | 1989-08-01 | University Of Central Florida | Code converter for data compression/decompression |
| JP2766302B2 (ja) * | 1989-04-06 | 1998-06-18 | 株式会社東芝 | 可変長符号並列解読方法および装置 |
| US5055841A (en) * | 1991-02-01 | 1991-10-08 | Bell Communications Research, Inc. | High-speed feedforward variable word length decoder |
-
1992
- 1992-02-13 US US07/836,076 patent/US5225832A/en not_active Expired - Lifetime
- 1992-05-22 DE DE4217009A patent/DE4217009C1/de not_active Expired - Lifetime
- 1992-12-01 JP JP4322080A patent/JP3007496B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825314A (en) * | 1996-03-11 | 1998-10-20 | Fuji Xerox Co., Ltd. | Variable-length code decoder |
| US5784012A (en) * | 1996-04-09 | 1998-07-21 | Fuji Xerox Co., Ltd. | Variable-length code decoder |
| US6546053B1 (en) | 1997-05-14 | 2003-04-08 | Nec Corporation | System and method for decoding signal and method of generating lookup table for using in signal decoding process |
| US6414608B1 (en) | 1999-06-09 | 2002-07-02 | Matsushita Electric Industrial Co., Ltd. | Variable length code decoding device, digital broadcast receiving apparatus, and DVD reproducing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4217009C1 (de) | 1993-09-30 |
| US5225832A (en) | 1993-07-06 |
| JP3007496B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007496B2 (ja) | 可変長復号化器 | |
| JP2831888B2 (ja) | Ｈｄｔｖ復号化器 | |
| US5491480A (en) | Variable length decoder using serial and parallel processing | |
| US5471207A (en) | Compression of palettized images and binarization for bitwise coding of M-ary alphabets therefor | |
| US6219457B1 (en) | Method and system for decoding data encoded in a variable length code word | |
| US7526029B2 (en) | General purpose compression for video images (RHN) | |
| US5220325A (en) | Hierarchical variable length decoder for digital video data | |
| US5818877A (en) | Method for reducing storage requirements for grouped data values | |
| US7991052B2 (en) | Variable general purpose compression for video images (ZLN) | |
| US5973626A (en) | Byte-based prefix encoding | |
| US5055841A (en) | High-speed feedforward variable word length decoder | |
| US6215424B1 (en) | System for variable length codeword processing suitable for video and other applications | |
| US5808570A (en) | Device and method for pair-match Huffman transcoding and high-performance variable length decoder with two-word bit stream segmentation which utilizes the same | |
| US5710561A (en) | Method and apparatus for double run-length encoding of binary data | |
| US5706001A (en) | Run-length decoding apparatus for use in a video signal decoding system | |
| US5648774A (en) | Variable length coding with three-field codes | |
| EP0925555B1 (en) | Dual-speed variable length decoder and decoding architecture for mpeg-2 video data | |
| US5663725A (en) | VLC decoder with sign bit masking | |
| JP3230933B2 (ja) | データ伸長装置、データ伸長方法、デコーディング装置、デコーディング方法、エンコーディング装置、及びエントロピー・デコーダ | |
| Sayood et al. | A differential lossless image compression scheme | |
| GB2319689A (en) | An entropy encoder using context modelling with data reordering | |
| JPH08223055A (ja) | 可変長コードデコーダ | |
| US6317515B1 (en) | Method and apparatus for encoding and decoding a data stream using inferential techniques | |
| KR0166721B1 (ko) | 가변장 복호화기 | |
| US20030223578A1 (en) | Threshold encoding of frame buffers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991109 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 14 |