CN1128440A - 可变长译码方法及其装置 - Google Patents

可变长译码方法及其装置 Download PDF

Info

Publication number
CN1128440A
CN1128440A CN95118666A CN95118666A CN1128440A CN 1128440 A CN1128440 A CN 1128440A CN 95118666 A CN95118666 A CN 95118666A CN 95118666 A CN95118666 A CN 95118666A CN 1128440 A CN1128440 A CN 1128440A
Authority
CN
China
Prior art keywords
bit data
variable length
mentioned
length code
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95118666A
Other languages
English (en)
Other versions
CN1119867C (zh
Inventor
安祐演
赵明来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1128440A publication Critical patent/CN1128440A/zh
Application granted granted Critical
Publication of CN1119867C publication Critical patent/CN1119867C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

一种具有简单的硬件结构并保持可变长译码要求的处理速度的装置包含：贮存可变长编码的位数据，输出从新的最初位的位置开始的N位数据的存储器；判断对应于现在输入的N位数据的组，输出表示在组的判断中使用的位数据的位个数的控制信号、表示已决定组的选择信号、以及现在的N位数据前的N位数据的控制部；产生对应于各组的多个符号的组合逻辑部；根据选择信号，输出选定符号的多路转换器。

Description

可变长译码方法及其装置
本发明涉及对可变长编码数据进行译码的方法和装置，特别是用于可变长译码的硬件结构简单化时，仍然保持可变长译码的已有处理速率的可变长译码方法及其装置。
一般来说，高图象质量TV、高图象质量VCR、数字VTR、数字摄像机以及多媒体机器等系统，都要对图象信息及声音信息进行数字化处理，再进行记录或传送。对图象信息进行数字化处理的方法有：预测编码、正交变换编码以及可变长编码等方法。采用有关的编码方法的典型编码系统，可有效地压缩图象信息，对图象分割的各区段，进行正交变换编码、量化及可变长编码。该系统为进一步提高数据压缩率，进行帧间或场间的预测编码。
上述可变长编码装置根据符号统计来压缩信息，贮存有对输入符号进行可变长编码的可变长码表。该可变长码表是根据哈弗曼编码方法制成的。哈弗曼编码是公知的一种方法，对发生频度相对较高的符号，配以较短的代码；对发生频度变相对较低的符号，配以较长的代码。在典型的编码系统中，输入到可变长编码装置的符号是由通常的游程长度编码得到的[游程、电平]符号。[游程、电平]符号是由公知的Z形扫描得到的，“游程”表示由Z形扫描得到的非“0”变换系数间连续存在的“0”个数；“电平”表示非“0”变换系数的值。由哈弗曼编码方法制成的可变长码表被分成在符号“游程”和“电平”中的任一个有较大值情况的换码区域，以及其它情况的标准区域。在标准区域内的[游程、电平]符号由哈弗曼编码方法分配代码。反之，因为在换码区域内的[游程、电平]符号其统计发生频度极低，所以，可配以较长的代码和表示换码区域内[游程、电平]符号的“ESC代码”。由可变长编码产生的码字，以ESC代码的表示区段一端的EOB代码等附加信息的比特串形式，被传送到译码子系统。
译码系统通过编码系统信号处理的逆过程，把已编码的信息译码，为此，该系统具有可变长译码装置、逆量化器、逆正交变换器等。若比特串输入到图1所示的已有可变长译码装置时，桶形移位部11把按ROM15外加码长移位的窗口内的位数据输出为ROM15的地址数据ADDR。ROM15根据桶形移位部11的地址数据ADDR，把贮存在指定位置的[游程、电平]符号，输出到位于后级的逆量化器(图中未示出)。ROM15把[游程、电平]符号输出中使用的长，也就是说，相应于可变长译码的[游程、电平]符号的码码长，供给桶形移位部11。桶形移位部11把按新的码长移位的窗口内的位数据再次输出到ROM15。当桶形移位部11和ROM15重复这些动作时，连续进行可变长译码。
图1装置是不管码长如何，通过一次移位和一次读出(普通2个时钟脉冲)，产生一个[游程、电平]符号，因此，可以持续以一定速度动作，而且可以较高动作频率动作。
然而，可变长译码装置中，贮存可变长码表的ROM15和桶形移位部是必要的，因此，用专用集成电路(ASIC)制作时的硬件复杂程度以及随尺寸变大而使成本提高，都成为了问题。
本发明是为解决上述问题而提出的方案，其目的是：根据构成由MPEG II提示的可变长码表的可变长代码数据的类似性，提供一个可变长译码的方法。
本发明的另一目的是：根据构成由MPEG II提示的可变长码表的可变长代码数据的类似性，提供一个可用简单的硬件构成和可变长译码要求的处理速度进行可变长译码的装置。
为达到上述本发明的目的，本发明的可变长译码方法包含：把可变长码表内的可变长代码互相区分为多个组设定可相互区分各个组的代码状态值的步骤(a)；对应于上述多个组，根据现在的N位数据和以前的N位数据的值决定的多个输入组合，与各个输入组合的值相对应，设定多个符号的步骤(b)；贮存可变长编码的位数据，根据以前输出的N位数据的最小位中控制信号值的位置移动，输出新的最初位中N位数据的步骤(c)；根据上述步骤(a)设定的代码状态值与上述步骤(a)输出的现在的N位数据的比较，判断对应于现在的N位数据的组，根据该判断结果，输出表示组判断时使用的位数据的位个数的控制信号、表示已决定组的选择信号、以及现在的N位数据前的N位数据的步骤(d)；根据上述步骤(b)设定的多个输入组合以及对应于各输入组合值的多个符号，通过上述步骤(c)输出的N位数据和上述步骤(d)输出的N位数据决定符号的步骤(e)。
为达到本发明的另一目的，本发明的译码装置包含：贮存可变长编码的位数据，根据控制信号，按以前输出的N位数据的最初位中控制信号值进行位置移动，根据位置移动输出新的最初位中N位数据的存储器装置；把可变长码表内的可变长代码互相区分为多个组，通过可相互区分各个组的代码状态值与来自上述存储器装置的现在输入N位数据的比较，判断对应于现在输入的N位数据的组，根据判断结果，输出表示组判断时使用的位数据的位个数的控制信号、表示已决定组的选择信号、以及现在输入的N位数据的控制装置；分别对应于上述多个组，根据上述存储器装置供给的以前的N位数据和上述控制装置供给的现在的N位数据决定的值的多个输入组合，产生与各输入组合值相对应的各组的多个符号的组合逻辑部；输入上述组合逻辑部产生的多个符号，并根据上述控制装置的选择信号，输出选择的符号的多路转换器。
下面根据图2-3C，详细说明本发明的一个实施例。
本发明根据可变长码表特性，提出了对输入数据进行可变长译码的系统。
在说明本发明的可变长译码系统前，先根据图3A-图3C说明可变长码表的特征。
图3A-图3C所示的可变长码表是DCT系数的可变长编码表。DCT系数是由作为正交变换编码的一种的离散余弦变换产生的，是由输入到N×N象素组成的图象单元内的象素值正交变换产生的。由与DCT系数相关的MPEG II提出的可变长代码表，示于图3A-图3C，它是由[游程、电平]符号和各个[游程、电平]符号分配的可变长代码构成的。实际上，图3A-图3C所示的可变长码表，是与MPEG II提出的可变长代码表有不同顺序的再排列。换言之，图3A-图3C的可变长码表是采用在可变长代码中的多个最大有效位中具有同一值的可变长代码，形成同一组的方式进行再排列。这样再排列的可变长代码如图3A-图3C所示，分成13个组，各组由组值EOB、ESC、S0-S10互相区分。图3A-图3C中，位于各可变长代码终端的“S”表示电平的符号位，其值“1”表示“正”，“0”表示“负”。
图2是根据图3A-图3C所示再排列的可变长码表对输入数据进行可变长译码的装置。图2的装置包含输入8位并行数据输出4位并行数据的寄存器21。该寄存器21输入的8位并行数据是把经可变长编码的数据的比特串变换为并行数据而得到的。该数据变换是由串行—并行变换型FIFO存储器(图中未示出)完成的。贮存寄存器21输出的4位并行数据的循环队列(Circular Queue)存储器22由具有4位贮存范围的四个区域构成。因此，循环队列存储器22也可以同时贮存16位数据。循环队列存储器22为了从寄存器21输入4位并行数据，产生数据要求信号RQST。循环队列存储器22根据写入指示字WP，把寄存器21输出的4位并行数据贮存在指定的写入窗口内的位置。循环队列存储器22根据贮存的位数据中的读出指示字RP，输出指定窗口内的4位数据A3 A2 A1 A0。由于上述写入窗口及读出窗口有4位的容量，因此具有由写入指示字WP及读出指示字RP指定的开始位置。循环队列存储器22的输出数A3 A2 A1 A0，加到控制部23和组合逻辑部25。控制部23根据输入数据A3 A2 A1A0，产生信号SIGN、SIGN_OUT、NEXT_SIGN、CL、EOB、ESC或SEL。信号SIGN_OUT、NEXT_SIGN、CL、EOB、ESC供给输入输出控制部24选择信号SEL供给多路转换器26。标记信号SIGN和EOB代码以及ESC代码输出到后段的量化器(图中未示出)。另外，控制部23把从循环队列存储器22输入的数据A3 A2 A1 A0前所输入的4位数B3B2 B1 B0输出到组合逻辑部25。组合逻辑部25对应于各组S1-S10，具有11个组合逻辑电路250-260。
组合逻辑电路250-260在图2中以英文字“CLC”相互区分。各个组合逻辑电路250-260根据表2的输入组合逻辑，把循环队列存储22的数据A3 A2 A1 A0和控制部23的数据B3 B2 B1 B0进行组合，然后根据组合的位数据，输出[游程、电平]数据。多路转换器26在组合逻辑部25供给的11个[游程、电平]数据中，根据控制部23的选择信号SEL输出选定的[游程、电平]数据。在控制部23和循环队列存储器22之间插入的输入输出控制部24控制到循环队列存储器22的数据贮存以及从那里的数据输出。输入输出控制部24根据控制部23供给的信号SIGN_OUT、NEXT_SIGN、CL、EOB、ESC，决定读出指示字RP及写入指示字WP的值。
输入输出控制部24通常在写入指示字WP指示的写入窗口的开始位置及读出指示字RP指示的读出窗口的开始位置之前一个区域，决定读出指示字RP和写入指示字WP的值。输入输出控制部24通常在读出窗口位置每移动一个区域时，决定写入指示字WP的值。根据读出指示字RP的值，每当读出窗口的开始位置变更到下一个区域时，写入指示字WP的值变更4。决定该值的读出指示字RP和写入指示字WP被加到循环队列存储器22。
下面说明具有上述结构的图2装置的动作。
当寄存器21从循环队列存储器22外加了数据要求信号RQST时，首先把已输入的4位数据并行输出到循环队列存储器22。循环队列存储器22在具有由写入指示字WP指定的开始位置的写入窗口内贮存寄存器21供给的4位数据。当读出指示字RP指示的区域变更时，循环队列存储器22将产生新的数据要求信号RQST，并加到寄存器21。当从输入输出控制部24外加读出指示字RP时，循环队列存储器22把具有由贮存数据中的读出指示字RP值指定的开始位置的读出窗口内的4位数据A3 A2 A1 A0输出到控制部23。控制部23根据表1判断来自循环队列存储器22的4位数据A3 A2 A1 A0属于EOB、ESE、S0-S10中哪一个组。控制部23根据组别的判断结果，产生信号EOB、ESC、SIGN-OUT、NEXT-SIGN、CL、SEL、SIGN。表1中，英文字“X”及括弧内的位置是“0”或“1”是与决定4位数据所属的组无关系的位置。在输入的4位数据中决定组别使用的有效位的个数，以码长信号CL表示。
                   表1
    组 第1代码状态   第2代码状态 第3代码状态
    EOBESCS0S1S2S3S4S5S6S7S8S9S10     10XX00001XXX11XX01(1X)01(0X)00110001000000100010000000000000000000000000 01XX1XXX(1XXX)(0XXX)001X00010000000000000000 1XXX01XX001X0001
EOB、S0-S2、S4情况下，码长信号CL是除英文字“X”和括弧内的位数以外的第1代码状态内的位的个数。例如，EOB情况下，码长信号CL是“10XX”中“10”的位数的个数“2”。ESC、S3、S5、S6情况下，代码长信号CL是除英文字“X”的个数以外的第2代码状态内的位的个数。S7-S10情况下，码长信号CL是除英文字“X”的个数以外的第3代码状态内的位的个数。标记输出信号SIGN_OUT在已输入的4位数据A3 A2 A1 A0内，具有标记位“S”的输入值“1”，否则有值“0”。以后的标记信号NEXT_SIGN相对于现已输入的数据，表示未被决定的组。标记信号SIGN表示电平的符号位。EOB代码及ESC代码如前所述与图1相关。
下面根据表1及图3A-图3C，详细说明控制部23、输入输出控制部24以及循环队列存储器22的动作。
控制部23按现已输入的4位数据A3 A2 A1 A0进行组的判断。若现已输入的4位数A3 A2 A1 A0为特定组，则控制部23根据已决定的组以及相应于该组的组代码状态，产生EOB代码、ESC代码、标记输出信号SIGN_OUT、下一个标记信号NEXT_SIGN或码长信号CL。控制部23把表示已决定组的选择信号SEL输出到多路转换器26。另外，控制部23把组的判断中使用的4位数据A3 A2 A1 A0之前的4位数据B3 B2 B1 B0输出到组合逻辑部25。在EOB、S0-S2、S4情况下，不管以前已输入的数据，仅用现在输入的4位数据决定相应的组。作为例子，说明已输入的4位数据A3 A2 A1 A0决定“S0”组的情况，表1中第1代码状态值为“1XXX”、“11XX”或“01(1X)”，控制部23产生标记信号SIGN、具有“1”值的标记输出信号SIGN_OUT、以及表示在组的决定中使用的有效住的个数“1”或“2”的码长信号CL。控制部23根据现已输入的4位数据A3 A2 A1A0，产生表示决定S0组的选择信号SEL。该选择信号由可相互区分S0-S10组的4位数据构成。在第1代码状态值为“01(0X)”情况下，控制部23产生选择信号SEL、表示有效位的个数“2”的码长信号CL以及下一个标记信号NEXT_SIGN。由图3A可见，第1代码状态值“01(0X)”情况下的符号位“S”，并不输入已输入的4位数据A3 A2 A1 A0内。若在已输入的4位数据内，判断为EOB代码时，控制部23把检出的EOB代码供给输入输出控制部24及后级的量化器(图中未示出)。由于EOB代码没有符号位“S”，控制部23产生其值为“0”的标记输出信号SIGN_OUT。在相应于输入的4位数据A3A2 A1 A0，未决定特定组情况下，例如输入的4位数据A3 A2 A1 A0对应于ESC、S3、S5-S10组，具有第1代码状态值的情况下，控制部23贮存第1代码状态值，产生下一个标记信号NEXT_SIGN。这时，由于未决定特定组，因此并不产生码长信号CL及选择信号SEL。循环队列存储器22输入的4位数据，供给组合逻辑部25。至此尚未说明根据第1代码状态值决定的组相对于其它组的控制部23的动作。但是，专业人员可根据上述说明，很容易理解相对于其它组的控制部23的动作。
输入输出控制部24根据从控制部23供给的EOB代码、ESC代码、下一个标记信号NEXT_SIGN、标记输出信号SIGN_OUT或码长信号CL，决定写入指示字WP以及读出指示字RP的值。在同时外加标记输入信号SIGN_OUT和码长信号CL的情况下，输入输出控制部24增加了标记输入信号SIGM_OUT值和码长信号CL值，决定读出指示字RP的值。在循环队列存储器22输出的4位数据A3 A2 A1 A0内，符号位“S”输入的情况下，该符号位要从循环队列存储器22的下一个输出4位数据内除去。在与下一个标记信号NEXT_SIGN一起加入的情况下，输入输出控制部24把读出指示字RP值变更为“4”，把写入指示字WP值也变更为“4”。根据读出指示字RP及写入指示字WP指定的读出窗口及写入窗口的位置，把每1区域分别变更为下一个区域。例如，若现已输入到控制部23的4位数据A3 A2 A1 A0具有S3内的第1代码的状态值“0000”，则从标记队列存储器22输出的下一个4位数据即为“1XXX”。若读出窗口的开始位置变更到下一个区域，则循环队列存储器22产生数据要求信号RQST，寄存器21根据数据要求信号RQST，把4位的数据供给标记队列存储器22。循环队列存储器22把输入的4位数据贮存到由写入窗口指定的位置。
根据读出指示字RP新指定位置的读出窗口内的4位数据，供给控制部23，控制部23判断来自循环队列存储器22的2位数据A3 A2A1 A0属于EOB、ESC、S0-S10中哪一个组。在组判断中，若尚未根据4位数据A3 A2 A1 A0决定特定组时，则控制部23仅判断新的4位数据属于ESC、S3、S5-S10中哪一个组。当根据组判断，新的4位数据属于ESC、S3、S5、S6中的一个组时，控制部23根据已决定的组以及对应于该组的表1的第2代码状态值，产生码长信号CL、标记输出信号SIGN_OUT、下一个标记信号NEXT_SIGN或选择信号SEL。而且，在组的决定中使用4位数据以前，把输入的4位数据输出到组合逻辑部25。根据8位数据决定特定组时，除了在码长信号CL的决定中使用的代码状态不同外，与用4位数据判断特定组的情况是一样的，因此省略了具体说明。
当用8位数据不能决定特定组时，控制部将根据12位数据决定特定符号。也就是说，贮存根据以前的4位数据或8位数据决定的第1代码状态值或第2代码状态值，再根据贮存的第1或第2代码状态值和新加入的4位数据来决定适用的组。控制部23根据12位输入数据判断组的过程，可参照用4位数据决定组的情况，得到很好的理解。在根据已输入的4位数据未决定组的情况下，控制部23说明了贮存第1代码状态值的实施例，但从表1可知，在未决定组的情况下，第1或第2代码状态值是一样的，因此代替下一个标记信号NEXT_SIGN贮存的实施例也是可能的。
另外，由循环队列存储器22输出的4位数据A3 A2 A1 A0和由控制部23输出的4位数据B3 B2 B1 B0供给的组合逻辑部25，同上具有表2所示的输入组合逻辑状态的11个组合逻辑电路250-260构成。
           表2
    组合逻辑     输入组合状态
    CLC0CLC1CLC2CLC3CLC4CLC5CLC6CLC7CLC8CLC9CLC10     A3 A2 A1 A0A3A3 A2A2 A1A3 A2 A1 A0B0 A3 A2A3 A2 A1 A0B2 B1 B0 A3B1 B0 A3 A2B0 A3 A2 A1A3 A2 A1 A0
组合逻辑电路250贮存表2的组合逻辑CLC0，其它组合逻辑电路251-260也贮存相应的组合逻辑CLC1-CLC10。贮存在组合逻辑电路250···或260中的组合逻辑CLC0···或CLC10，分别对应于组S0···或S10。也就是说，组合逻辑电路250贮存S0组的可变长代码及与其对应的[游程、电平]数据。其它组合逻辑电路251-260贮存相应各组的可变长代码及与其对应的[游程、电平]数据。实际上，组合逻辑电路250-260不全部贮存可变长代码的位置，仅贮存可区分同一组内可变长代码的符号位“S”前段的代码识别位。例如，组合逻辑电路251贮存图3A S1组的可变长代码的一部分，即“1”及“0”；组合逻辑电路253贮存位信息“10”、“00”、“11”及“01”。当循环队列存储器22的4位数据A3 A2 A1 A0和控制部23的4位数据B3 B2 B1 B0外加到组合逻辑部25时，组合逻辑电路250···或260。将按照表2所示的适当输入组合状态，对输入的位数据进行组合。这里，从控制部23已输入的4位数据B3 B2 B1 B0，是比从循环队列存储器22输入的4位数据A3 A2 A1 A0更早的已从循环队列存储器22输出的数据.例如，组合逻辑电路250输出由输入数据A3 A2 A1 A0决定[游程、电平]数据。A3 A2 A1 A0为“011X的组合逻辑电路250输出图3A的[游程、电平]＝[1、1]。组合逻辑电路255输出由输入数据“B0 B3 A2”决定的[游程、电平]数据，当B0 A3 A2是“110”时，输出图3B的[游程、电平]＝[14、1]。当由组合逻辑电路250-260决定的[游程、电平]数据输出到多路转换器26时，多路转换器26在外加的11对[游程、电平]数据中，输出对应于控制部23外加的选择信号SEL的[游程、电平]数据。多路转换器26输出的[游程、电平]数据通过逆量化器(图中未示出)来使用。
如上所述，本发明的可变长译码方法及其装置，采用具有桶形移位器和可变长译码表的ROM，把可变长编码数据译码为[游程、电平]符号，与已有装置相比，具有简单的硬件结构，并可保持可变长译码要求的处理速度。
附图简单说明
图1 表示已有可变长译码装置的方块图
图2 由本发明优选实施例构成的可变长译码装置的方块图。
图3 A-C是把由MPEG II提示的DCT系数构成的可变长代码，
    以其它形态进行再排列的图表。

Claims (22)

1.可变长译码装置包含：
贮存可变长编码位数据，并从根据控制信号已输入的N位数据的最初位开始，近控制信号值对其进行位置移动，输出进行位置移动的新的从最初位开始的N位数据的存储装置；
对应于相互区分可变长码表内可变长代码的多个组，通过相互区分多个组的代码状态值与来自上述存储器装置的现在输入的N位数据的比较，判断对应于现在输入的N位数据的组，根据判断结果，输出表示在组的判断中使用的位数据的位个数的控制信号、表示已决定组的选择信号、以及现在输入的N位数据的控制装置；
分别对应于上述多个组，具有根据上述存储器装置供给的以前的N位数据和上述控制装置供给的现在的N位数据决定其值的多个输入组合，根据输入组合值，产生对应于各组的多个符号的组合逻辑部；
输入上述组合逻辑部产生的多个符号，根据上控制装置的选择信号，输出选择的符号的多路转换器。
2.权利要求1记载的可变长译码装置，其特征是：上述N位数据的长度决定于构成可变长码表的可变长代码具有的位数据形态。
3.权利要求2记载的可变长译码装置，其特征是：上述N位数据是4位数据。
4.权利要求1记载的可变长译码装置，其特征是：上述组可以根据具有同一值的最大有效位来区分。
5.权利要求1记载的可变长译码装置，其特征是：上述可变长码表是根据离散余弦变换得到的变换系数表。
6.权利要求1记载的可变长译码装置包含：
上述存储装置具有N位数据大小的读出窗口，根据贮存数据内的读出指示器，把指定位置读出窗口区域内的N位数据输出到上述控制装置及上述组合逻辑部的循环队列存储器；
根据上述控制装置产生的控制信号值，变更读出指示器值的输入输出控制部。
7.权利要求6记载的可变长译码装置，其特征是：
上述循环队列存储器还包含贮存可变长编码数据，在外加数据要求信号时，输出N位数据的寄存器；
该贮存区域被分成具有N位数据大小的多个部分，当上述读出指示器值指示的部分变更到其他部分时，产生上述数据要求信号，上述循环队列存储器根据数据要求信号，贮存由上述寄存器供给的N位数据。
8.权利要求1记载的可变长译码装置，其特征是：
根据判断结果，决定对应于现在输入的N位数据的特定组时，上述控制装置根据表示在现在输入的N位数据中组的决定时使用的有效位个数的码长信息，以及表示在现在输入的N位数据中是否输入标记位的第1信息，产生由其构成的控制信号。
9.权利要求8记载的可变长译码装置，其特征是：上述控制信号表示由码长信息和第1信息决定的位个数。
10.权利要求1记载的可变长译码装置，其特征是：根据判断结果，未决定对应于现在输入的N位数据的特定组时，上述控制装置产生根据表示未按现在输入的N位数据决定特定组的第2信息构成的控制信号。
11.权利要求10记载的可变长译码装置，其特征是：上述第2信息表示N位数据的位个数“N”。
12.权利要求1记载的可变长译码装置包含：上述组合逻辑部根据可相互区别属于各组的可变长代码的最小限位值，输出对应于输入组合值的游程数据和电平数据的多个组合逻辑电路。
13.可变号译码方法包含：
对应于相互区分可变长代码表内的可变长代码的多个组，设定相互区分多个组的代码状态值的步骤(a)；
相应于上述多个组，根据现在的N位数据和以前的N位数据决定其值的多个输入组合，对应于各个输入组合的值，设定多个符号的步骤(b)；
贮存可变长编码的位数据，根据以前输出的N位数据的最小位中的控制信号值进行位置移动，从新的最初位中输出N位数据的步骤(c)；
根据上述步骤(a)设定的代码状态值和上述步骤(a)输出的现在N位数据的比较，判断对应于现在N位数据的组，根据判断结果，输出表示在组的判断中使用的位数据的位数的控制信号、表示已决定组的选择信号、以及现在的N位数据前的N位数据的步骤(d)；
根据上述步骤(b)设定的多个输入组合以及相应于各输入组合值的多个符号，通过上述步骤(c)输出的N位数据和上述步骤(d)输出的N位数据决定符号的步骤(e)。
14.权利要求13记载的可变长译码方法，其特征是包含：上述步骤(a)根据可变长代码具有同一值的最大有效位，区分多个组的步骤。
15.权利要求13记载的可变长译码方法，其特征是：上述N位数据根据构成可变长码表的可变长代码具有的位数据形态来决定。
16.权利要求15记载的可变长译码方法，其特征是：上述N位数据是4位数据。
17.权利要求13记载的可变长译码方法，其特征是还包含：上述步骤(b)贮存可相互区分属于各组的可变长代码的最小限位值，以及相应于各最小限位值的符号的步骤。
18.权利要求13记载的可变长译码方法，其特征是包含：根据判断结果，决定对应于现在输入的N位数据的特定组时，上述步骤(d)产生由表示在现在输入的N位数据中组的决定时使用的有效位个数的码长信息，以及表示在现在输入的N位数据中是否输入标记位的第1信息构成的控制信号的步骤(d1)。
19.权利要求18记载的可变长译码方法还包含：上述步骤(d1)外加码长信息值和第1信息值，决定上述控制信号值的步骤。
20.权利要求13记载的可变长译码方法包含：根据判断结果，未决定对应于现在输入的N位数据的特定组时，上述步骤(d)产生根据表示未按现在输入的N位数据决定特定组的第2信息构成的控制信号的步骤(d2)。
21.权利要求20记载的可变长译码方法还包含：上述步骤(d2)产生把具有N位数据的位个数“N”的第2信息作为控制信号的步骤。
22.权利要求13记载的可变长译码方法包含：
上述步骤(e)根据上述步骤(c)输出的N位数据和上述步骤(d)输出的N位数据，按多个各输入组合值，产生对应于各组的多个符号的步骤(e1)；
相应于上述步骤(c)产生的选择信号，选择上述步骤(e1)产生的多个符号中的一个，作为可变长译码符号的步骤(e2)。
CN95118666A 1994-09-26 1995-09-26 可变长译码方法及其装置 Expired - Fee Related CN1119867C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR24148/94 1994-09-26
KR1019940024148A KR0152035B1 (ko) 1994-09-26 1994-09-26 가변장복호화방법 및 그 장치
KR24148/1994 1994-09-26

Publications (2)

Publication Number Publication Date
CN1128440A true CN1128440A (zh) 1996-08-07
CN1119867C CN1119867C (zh) 2003-08-27

Family

ID=19393442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95118666A Expired - Fee Related CN1119867C (zh) 1994-09-26 1995-09-26 可变长译码方法及其装置

Country Status (6)

Country Link
US (1) US5598155A (zh)
EP (1) EP0703675B1 (zh)
JP (1) JP3021329B2 (zh)
KR (1) KR0152035B1 (zh)
CN (1) CN1119867C (zh)
DE (1) DE69524022T2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154011B1 (ko) * 1995-03-16 1998-11-16 배순훈 가변길이 복호화 장치
WO2002015584A2 (de) * 2000-08-12 2002-02-21 Robert Bosch Gmbh Verfahren zur ganzzahligen approximation von transformationskoeffizienten sowie coder und decoder
US7091888B1 (en) * 2005-03-29 2006-08-15 Broadcom Corporation Run-level and command split FIFO storage approach in inverse quantization

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899149A (en) * 1986-02-28 1990-02-06 Gary Kahan Method of and apparatus for decoding Huffman or variable-length coees
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
US5181031A (en) * 1991-07-30 1993-01-19 Lsi Logic Corporation Method and apparatus for decoding huffman codes by detecting a special class
US5245338A (en) * 1992-06-04 1993-09-14 Bell Communications Research, Inc. High-speed variable-length decoder
JP3003894B2 (ja) * 1992-07-29 2000-01-31 三菱電機株式会社 可変長復号器
JP3136796B2 (ja) * 1992-09-24 2001-02-19 ソニー株式会社 可変長符号デコーダ
DE69332253T2 (de) * 1992-10-13 2003-04-17 Nec Corp Dekodierschaltung für Huffman-Codes

Also Published As

Publication number Publication date
EP0703675A3 (en) 1997-04-23
CN1119867C (zh) 2003-08-27
EP0703675A2 (en) 1996-03-27
DE69524022D1 (de) 2002-01-03
JPH08204580A (ja) 1996-08-09
DE69524022T2 (de) 2002-06-06
JP3021329B2 (ja) 2000-03-15
EP0703675B1 (en) 2001-11-21
US5598155A (en) 1997-01-28
KR960013053A (ko) 1996-04-20
KR0152035B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US6441811B1 (en) Display control device and reproduction display device for electronic books
US6542631B1 (en) Encoding method of a color image and its encoding device and a decoding method of the color image and its decoding device
US7039241B1 (en) Method and apparatus for compression and decompression of color data
KR100282752B1 (ko) 은화 데이타 매립 방법 및 장치
US8687222B2 (en) Image data buffer apparatus and data transfer system for efficient data transfer
US20030128224A1 (en) Method of determining active priorities
KR20110015030A (ko) 메모리 장치
CN1119867C (zh) 可变长译码方法及其装置
JPH01278173A (ja) 画像読取装置
US5673043A (en) Entropy encoding with a reduced memory size of code table
JP2003087575A (ja) 画像表示装置
EP0721285B1 (en) Digital coding apparatus
EP0536414A1 (en) Apparatus for processing image
JP4690424B2 (ja) コマンド処理装置、方法、及び集積回路装置
JP2774490B2 (ja) 画像コードの復号装置
JP2851894B2 (ja) 画像検索装置の表示制御方法
JP2595900B2 (ja) ２値画像データの変化点座標検出装置
JP4487568B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
US20030028748A1 (en) Circuit for recording digital waveform data and method of doing the same
JP2842045B2 (ja) データ圧縮装置
JP3532137B2 (ja) データ発生回路
JPH1130978A (ja) カラー画像の符号化方法およびその符号装置ならびにカラー画像の復号化方法およびその復号化装置
JP2774489B2 (ja) 画像コードの復号装置
JP2005354169A (ja) 画像圧縮装置
JP3127029B2 (ja) 画情報符号化装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030827

Termination date: 20091026