JP2005354169A - 画像圧縮装置 - Google Patents

Abstract

【課題】 画像圧縮の処理速度の高速化が図られた画像圧縮装置を提供する。
【解決手段】 第１の１次元ＤＣＴ処理部１１で各行の画素列Ａについて１次元ＤＣＴ処理を行なってメモリ１２に書き込み、第２の１次元ＤＣＴ処理部１３で１列分の１次元ＤＣＴ処理が終了するごとに量子化部１４で量子化処理を施して量子化ＤＣＴ係数Ｋ２を求め、有効係数のみをメモリ１８に格納するとともに、有効係数位置情報レジスタ１５中のフラグ領域に有効係数が存在する旨のフラグを立てて、メモリ１８中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数のみを読み出してハフマンエンコーダ２０でハフマン符号化処理を行なう。
【選択図】 図１

Description

本発明は、データ上の画像を所定の画像領域ごとに区切ったときの各画像領域について、２次元ＤＣＴ処理、量子化処理を行なう画像圧縮装置に関する。

上述のような画像圧縮装置として、カラー静止画像を圧縮するＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）アルゴリズムを採用した画像圧縮装置が知られている。

図３は、従来の、ＪＰＥＧアルゴリズムによる圧縮技術を採用した画像圧縮装置の構成を示す図である。

図３に示す画像圧縮装置１００では、カラー静止画像を構成する８×８画素の画素ブロックのうちの１行分の画素列Ａ（水平方向の１×８画素）が１次元ＤＣＴ処理部１０１に入力される。１次元ＤＣＴ処理部１０１は、入力された１行分の画素列Ａについての１次元ＤＣＴ（離散コサイン変換）処理を行なって、１行分の画素列Ａを構成する各画素ごとの１次元ＤＣＴ係数Ａ’を求め、これら１次元ＤＣＴ係数Ａ’を、６４ワード構成のメモリ１０２の１行目に書き込む。以下、同様にして、８×８画素の画素ブロックの残りの７行分の画素列それぞれについて１次元ＤＣＴ処理を行なって各行分ごとに１次元ＤＣＴ係数を求めて、それら１次元ＤＣＴ係数をメモリ１０２の各行に書き込む。

次いで、メモリ１０２に書き込まれた１列分の１次元ＤＣＴ係数Ｂ（垂直方向の８×１の１次元ＤＣＴ係数列）が読み出されて１次元ＤＣＴ処理部１０３に入力される。１次元ＤＣＴ処理部１０３は、その１列分の１次元ＤＣＴ係数Ｂについての１次元ＤＣＴ処理を行なって２次元ＤＣＴ係数Ｃを求めて、６４ワード構成のメモリ１０４の１列目に書き込む。以下、同様にして、メモリ１０２に書き込まれた２〜８列分の１次元ＤＣＴ係数についての１次元ＤＣＴ処理を行方向に順次に行なって２次元ＤＣＴ係数をメモリ１０４に書き込む。

さらに、メモリ１０４に書き込まれた２次元ＤＣＴ係数に対して、いわゆるジグザク読出しが行なわれる。ここで、メモリ１０４に書き込まれた２次元ＤＣＴ係数のマトリックスは、通常の画像ではその画像の低空間周波数成分に対応する左上側に‘０’以外の値を持ち、高空間周波数成分に対応する右下側に‘０’が現れる確率が高い。そこで、低周波側から高周波側に向かって、即ち、左上端から右下端に向かって順次斜めにスキャンすることによりジグザグ読出しが行なわれる。具体的には、メモリ１０４のアドレスが、図３に示す番号０，１，２，３，…の順にスキャニングされて、そのスキャニングされた順に２次元ＤＣＴ係数が読み出される。このようにして読み出された６４ワードのデータストリームＤを構成する２次元ＤＣＴ係数が量子化部１０５に入力される。

量子化部１０５は、入力された２次元ＤＣＴ係数を、予め用意された量子化テーブルＴの、対応する係数で割り算して、ゼロランレングスカウンタ１０６に向けて出力する。ゼロランレングスカウンタ１０６は、量子化部１０５からの、割り算された２次元ＤＣＴ係数の値が‘０’となっている無効係数の連続する長さをカウントする。このカウント値はハフマンエンコーダ１０８に入力される。

グループ化部１０７には、 ‘０’以外の有効係数が入力され、上記有効係数をグループ分けして、ハフマンエンコーダ１０８に向けて出力する。

ハフマンエンコーダ１０８は、ゼロランレングスとグループ分けされた有効係数の組に対してハフマン符号化方式によるエントロピィ符号化処理を行なう。このようにして、画像圧縮が行なわれる。

このような圧縮技術を採用した画像圧縮装置として、例えば、２次元ＤＣＴ係数のスキャン順序を変更してゼロランが続くようにゼロ以外の出現頻度が高い順にスキャンすることにより、画質の劣下を抑えたまま圧縮率を高める技術が提案されている（特許文献１参照）。
特開平４−３２３９６２号公報

従来の画像圧縮技術では、メモリに書き込まれた２次元ＤＣＴ係数に対してジグザク読出しが行なわれる。即ち、メモリに書き込まれた２次元ＤＣＴ係数はシリアルに読み出され、読み出されたシリアルの２次元ＤＣＴ係数に対して量子化処理が行なわれる。このため、画像圧縮の処理速度が遅いという問題がある。

本発明は、上記事情に鑑み、画像圧縮の処理速度の高速化が図られた画像圧縮装置を提供することを目的とする。

上記目的を達成する本発明の画像圧縮装置は、データ上の画像を所定の画像領域ごとに区切ったときの各画像領域について、２次元ＤＣＴ処理、量子化処理を行なう画像圧縮装置において、
１つの画像領域を構成する各画素に対応した各メモリ領域を有するメモリと、
１つの画像領域を構成する各画素に対応した各フラグ領域を有するレジスタと、
１行分の画素列についての１次元ＤＣＴ処理を各行について行ない１次元ＤＣＴ係数を求める第１の１次元ＤＣＴ処理部と、
１列分の１次元ＤＣＴ係数についての１次元ＤＣＴ処理を行方向に順次に行ない２次元ＤＣＴ係数を求める第２の１次元ＤＣＴ処理部と、
上記第２の１次元ＤＣＴ処理部において１列分の１次元ＤＣＴ処理が終了するごとにその１列分の２次元ＤＣＴ係数に量子化処理を施してその１列分の量子化ＤＣＴ係数を求めその量子化ＤＣＴ係数のうちの有効係数のみを上記メモリ中の対応するメモリ領域に格納するとともにその有効係数に対応する上記レジスタ中のフラグ領域に有効画素が存在する旨のフラグを立てる量子化部とを備えたことを特徴とする。

さらに本発明は、上記レジスタの内容に基づいて、上記メモリ中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数を読み出す読出部と、
上記レジスタの内容に基づいて無効係数のランレングスを予測して上記読出部により読み出された量子化ＤＣＴ係数にエントロピィ符号化処理を行なう符号化部とを備えたものであることが好ましい。

本発明の画像圧縮装置は、１列分の１次元ＤＣＴ処理が終了するごとに量子化処理を施して１列分の量子化ＤＣＴ係数を求め、その１列分の量子化ＤＣＴ係数のうちの有効係数のみをメモリに格納するとともに、その有効係数を有する画素に対応するレジスタ中のフラグ領域に有効係数が存在する旨のフラグを立てて、メモリ中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数のみを読み出して、その後の処理を行なうものである。このため、１列分の量子化ＤＣＴ係数がメモリに格納された時点で、メモリ中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数のみを読み出して、例えばエントロピィ符号化処理が行なわれる。従って、従来の、メモリに書き込まれた２次元ＤＣＴ係数をシリアルに読み出してからエントロピィ符号化処理する技術と比較し、時間的に早めにエントロピィ符号化処理を行なうことができ、またメモリをアクセス（リード）するための時間が少なくて済み、画像圧縮の処理速度の高速化が図られる。

本発明の画像圧縮装置によれば、画像圧縮の処理速度の高速化を図ることができる。

以下、図面を参照して本発明の実施の形態を説明する。

図１は、本発明の一実施形態の画像圧縮装置の構成を示す図である。

図１に示す画像圧縮装置１は、データ上の画像を所定の画像領域ごとに区切ったときの各画像領域について、２次元ＤＣＴ処理、量子化処理、およびエントロピィ符号化を行なう画像圧縮装置であって、詳細には、カラー静止画像を圧縮するＪＰＥＧアルゴリズムを採用した画像圧縮装置である。

この画像圧縮装置１では、カラー静止画像を構成する８×８画素の画素ブロックのうちの１行分の画素列Ａ（水平方向の１×８画素）が、第１の１次元ＤＣＴ処理部１１に入力される。第１の１次元ＤＣＴ処理部１１は、入力された１行分の画素列Ａについての１次元ＤＣＴ（離散コサイン変換）処理を行なって、１行分の画素列Ａを構成する各画素ごとの１次元ＤＣＴ係数Ａ’を求め、これら１次元ＤＣＴ係数Ａ’を、６４ワード構成のメモリ１２の１行目に書き込む。以下、同様にして、８×８画素の画素ブロックの残りの７行分の画素列それぞれについて１次元ＤＣＴ処理を行なって各行分ごとに１次元ＤＣＴ係数を求めて、それら１次元ＤＣＴ係数をメモリ１２の各行に書き込む。

次いで、メモリ１２に書き込まれた１列分の１次元ＤＣＴ係数Ｂ（垂直方向の８×１の１次元ＤＣＴ係数列）が読み出されて第２の１次元ＤＣＴ処理部１３に入力される。第２の１次元ＤＣＴ処理部１３は、１列分の１次元ＤＣＴ係数についての１次元ＤＣＴ処理を行なって、各画素ごとの２次元ＤＣＴ係数Ｋ１を求める。

量子化部１４は、第２の１次元ＤＣＴ処理部１３において、１列分の１次元ＤＣＴ処理が終了するごとに、２次元ＤＣＴ係数Ｋ１を、予め用意された量子化テーブルＴの、対応する係数で割り算して、その１列分の２次元係数Ｋ１に量子化処理を施してその１列分の量子化ＤＣＴ係数Ｋ２を求める。さらに、量子化部１４は、求めた量子化ＤＣＴ係数Ｋ２のうちの０以外の有効係数（ここでは、１列分の量子化ＤＣＴ係数Ｋ２のうちの点線の円で示す上から１番目および４番目の有効係数）のみを、６４ワード構成のメモリ１８（本発明にいうメモリの一例に相当）中の対応するメモリ領域に書き込む。

有効係数位置情報レジスタ１５は、詳細は後述するが、１つの画像領域を構成する各画素に対応した各フラグ領域を有する６４ビット構成のレジスタである。量子化部１４は、さらに、この有効係数位置情報レジスタ１５の、有効係数を有する画素に対応するフラグ領域に、有効画素が存在する旨のフラグを立てる。

有効係数アドレス生成部１６は、本発明にいう読出部の一例に相当し、有効係数位置情報レジスタ１５の内容に基づいてアドレスを生成し、メモリ１８中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数Ｋ２を読み出させる。読み出された量子化ＤＣＴ係数Ｋ２は、グループ化部１９に入力される。

グループ化部１９は、読み出された有効係数のみの量子化ＤＣＴ係数Ｋ２をグループ分けして、ハフマンエンコーダ２０に向けて出力する。

ゼロランレングス予測器１７は、有効係数位置情報レジスタ１５の内容に基づいて無効係数のランレングスを予測し、予測した情報をハフマンエンコーダ２０に向けて出力する。

ハフマンエンコーダ２０は、ゼロランレングス予測器１７からの情報およびグループ化部１９からのグループ分けされた有効係数に基づいて、ハフマン符号化方式によるエントロピィ符号化処理を行なう。詳細には、１列分の２次元ＤＣＴ係数それぞれを同時並列に符号化する。このようにして、画像圧縮を行なう。

図２は、図１に示す有効係数位置情報レジスタの、６４ビット分のフラグ領域を示す図である。各フラグ領域には、図３のメモリ１０４に示すジグザグスキャンの順に番号０，１，２，３，…，６３が付けられている。

図２に示す処理ライン１Ｖは、有効係数位置情報レジスタの、１列目の量子化ＤＣＴ係数が表わす有効係数が存在する旨のフラグが立てられる６４ビット分のフラグ領域を示している。以下同様であり、処理ライン２Ｖ〜８Ｖは、有効係数位置情報レジスタの、２〜８列目の量子化ＤＣＴ係数が表わす有効係数が存在する旨のフラグが立てられる６４ビット分のフラグ領域を示している。

処理ライン１Ｖでは、有効係数位置情報レジスタ１５が有する６４ビット構成のフラグ領域のうちの０，２，３，９，１０，２０，２１，３５番目の８つのフラグ領域に、即ち、図３で説明したジグザグ読出しされるビット順に、１列目の量子化ＤＣＴ係数が表わす有効係数が存在するか否かを示すフラグが立てられる。この処理ライン１Ｖにおけるハフマンエンコード処理可能な有効アドレスは、０番目のフラグ領域を示すアドレスである。

以下同様にして、処理ライン２Ｖでは、１，４，８，１１，１９，２２，３４，３６番目のフラグ領域に、２列目の量子化ＤＣＴ係数が表わす有効係数が存在するか否かを示すフラグが立てられる。ここでは、ハフマンエンコード処理可能な有効アドレスは、１〜４番目のフラグ領域を示すアドレスとなる。

また、処理ライン３Ｖでは、５，７，１２，１８，２３，３３，３７，４８番目のフラグ領域にフラグが立てられ、ハフマンエンコード処理可能な有効アドレスは、５番目のフラグ領域を示すアドレスである。

処理ライン４Ｖでは、６，１３，１７，２４，３２，３８，４７，４９番目のフラグ領域にフラグが立てられ、ハフマンエンコード処理可能な有効アドレスは、６〜１３番目のフラグ領域を示すアドレスである。

処理ライン５Ｖでは、１４，１６，２５，３１，３９，４６，５０，５７番目のフラグ領域にフラグが立てられ、ハフマンエンコード処理可能な有効アドレスは、１４番目のフラグ領域を示すアドレスである。

処理ライン６Ｖでは、１５，２６，３０，４０，４５，５１，５６，５８番目のフラグ領域にフラグが立てられ、ハフマンエンコード処理可能な有効アドレスは、１５〜２６番目のフラグ領域を示すアドレスである。

処理ライン７Ｖでは、２７，２９，４１，４４，５２，５５，５９，６２番目のフラグ領域にフラグが立てられ、ハフマンエンコード処理可能な有効アドレスは、２７番目のフラグ領域を示すアドレスである。

最後の処理ライン８Ｖでは、２８，４２，４３，５３，５４，６０，６１，６３番目のフラグ領域にフラグが立てられ、ハフマンエンコード処理可能な有効アドレスは、２８〜６３番目のフラグ領域を示すアドレスである。ここで、処理ライン５Ｖ〜８Ｖは、高空間周波数成分に対応するものであり、量子化ＤＣＴ係数が表わす有効係数が存在する確率は、通常は０に近いため、処理ライン１Ｖ〜４Ｖまで圧縮処理を施して終了することができる。

本実施形態の画像圧縮装置１は、第１の１次元ＤＣＴ処理部１１で各行の画素列Ａについて１次元ＤＣＴ処理を行なってメモリ１２に書き込み、第２の１次元ＤＣＴ処理部１３で１列分の１次元ＤＣＴ処理が終了するごとに量子化部１４で量子化処理を施して１列分の量子化ＤＣＴ係数Ｋ２を求め、その１列分の量子化ＤＣＴ係数Ｋ２のうちの有効係数のみをメモリ１８に格納するとともに、その有効係数を有する画素に対応する有効係数位置情報レジスタ１５中のフラグ領域に有効係数が存在する旨のフラグを立てて、メモリ１８中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数のみを読み出してハフマンエンコーダ２０でハフマン符号化方式によるエントロピィ符号化処理を行なうものである。このため、１列分の量子化ＤＣＴ係数Ｋ２がメモリ１８に格納された時点で、メモリ１８中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数のみを読み出してエントロピィ符号化処理が行なわれる。従って、従来の、メモリに書き込まれた２次元ＤＣＴ係数をシリアルに読み出してからエントロピィ符号化処理する技術と比較し、時間的に早めにエントロピィ符号化処理を行なうことができ、またメモリ１８をアクセス（リード）するための時間が少なくて済み、画像圧縮の処理速度の高速化が図られる。

本発明の一実施形態の画像圧縮装置の構成を示す図である。 図１に示す有効係数位置情報レジスタの、６４ビット分のフラグ領域を示す図である。 従来の、ＪＰＥＧアルゴリズムによる圧縮技術を採用した画像圧縮装置の構成を示す図である。

符号の説明

１ 画像圧縮装置
１１ 第１の１次元ＤＣＴ処理部
１２，１８ メモリ
１３ 第２の１次元ＤＣＴ処理部
１４ 量子化部
１５ 有効係数位置情報レジスタ
１６ 有効係数アドレス生成部
１７ ゼロランレングス予測器
１９ グループ化部
２０ ハフマンエンコーダ

Claims (2)

1. データ上の画像を所定の画像領域ごとに区切ったときの各画像領域について、２次元ＤＣＴ処理、量子化処理を行なう画像圧縮装置において、
   １つの画像領域を構成する各画素に対応した各メモリ領域を有するメモリと、
   １つの画像領域を構成する各画素に対応した各フラグ領域を有するレジスタと、
   １行分の画素列についての１次元ＤＣＴ処理を各行について行ない１次元ＤＣＴ係数を求める第１の１次元ＤＣＴ処理部と、
   １列分の１次元ＤＣＴ係数についての１次元ＤＣＴ処理を行方向に順次に行ない２次元ＤＣＴ係数を求める第２の１次元ＤＣＴ処理部と、
   前記第２の１次元ＤＣＴ処理部において１列分の１次元ＤＣＴ処理が終了するごとに該１列分の２次元ＤＣＴ係数に量子化処理を施して該１列分の量子化ＤＣＴ係数を求め該量子化ＤＣＴ係数のうちの有効係数のみを前記メモリ中の対応するメモリ領域に格納するとともに該有効係数に対応する前記レジスタ中のフラグ領域に有効係数が存在する旨のフラグを立てる量子化部とを備えたことを特徴とする画像圧縮装置。
2. さらに、前記レジスタの内容に基づいて、前記メモリ中の有効係数が存在するメモリ領域に記憶された量子化ＤＣＴ係数を読み出す読出部と、
   前記レジスタの内容に基づいて無効係数のランレングスを予測して前記読出部により読み出された量子化ＤＣＴ係数にエントロピィ符号化処理を行なう符号化部とを備えたことを特徴とする請求項１に記載の画像圧縮装置。

Images