JP2774490B2 - 画像コードの復号装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は画像コードの復号装置に関し、特に、モデイ
フアイド・リード（MR）符号化やモデイフアイド・モデ
イフアイド・リード（MMR）符号化等の二次元符号化さ
れた画像コードを復号する画像コードの復号装置に関す
るものである。 〔従来技術〕 フアクシミリ等の画像伝送装置や光デイスク、磁気デ
イスク等を用いた画像フアイル装置において、画像デー
タを圧縮して取扱うことによりデータ量を減少せしめ伝
送或いは蓄積動作の高速化、効率化を計っている。 この様な画像データの圧縮技術としては、二次元符号
化方式（昭和56年郵政省告示第1013号）又は高能率二次
元符号化方式（昭和60年郵政省告示第197号）等により
示されたMR,MMR等が一般に知られている。 MR,MMR等の二次元符号化においては、符号化された画
像コードのコード長は不揃いである。そこで、処理済の
コードに続くコードを復号処理可能な状態とするために
は、復号済のコード長に従って、次のコードを取込む如
くの処理がなされる。しかしながら、コード長に較べ
て、そのコードの処理に必要な時間が短い場合等におい
ては、次のコードの処理を行なわなければならない時期
に、次のコードが処理可能な状態となっていない如くの
不都合を生じ、これにより、復号化動作が途切れてしま
うことがあった。 〔目 的〕 本発明は以上の点に鑑みてなされたもので、モデイフ
アイド・リード符号化又はモデイフアイド・モデイフア
イド・リード符号化により得られた不定長の画像コード
を高速に復号することを目的とし、詳しくは、モデイフ
アイド・リード符号化又はモデイフアイド・モデイフア
イド・リード符号化により得られた不定長の画像コード
を復号する画像コードの復号装置において、先の復号動
作により形成された画像信号を記憶し、参照ラインの画
像信号としてシリアル出力するバツフア手段と、復号す
べき画像コードを複数連続して記憶する記憶手段と、前
記記憶手段に記憶されている複数の画像コードをシフト
することにより復号済の画像コードを前記記憶手段から
排出するとともに、次に復号すべき画像コードを前記記
憶手段の所定位置にセットするシフト手段と、前記記憶
手段の所定位置にセットされた画像コードが、水平モー
ド、パスモード、垂直モードのいずれであるかを検出す
る検出手段と、前記検出手段により検出されたパスモー
ド及び垂直モードの画像コードと前記バツフア手段から
出力された参照ラインの画像信号とに基づいて画像信号
を形成する第１の形成手段と、前記検出手段により検出
された水平モードの画像コードに含まれるランレングス
コードを復号し、画像信号を形成する第２の形成手段と
を有し、更に、前記記憶手段から復号済の画像コードを
１ビットずつ排出する様に、復号済の画像コードのコー
ド長に従って前記シフト手段を制御するとともに、前記
検出手段により画像モードが少なくともパスモード又は
垂直モードであると検出された場合、その画像コードの
復号後、前記記憶手段の所定位置にセットされている画
像コードを一度に前記記憶手段から排出せしめる様に前
記シフト手段を制御するシフト制御手段とを有する画像
コードの復号装置を提供するものである。 〔実施例〕 以下、本発明を図面を用いて詳細に説明する。 第１図は本発明の実施例のデコード回路のブロツク図
である。第１図により動作の概要を説明する。尚本例で
はMMR符号化された画像コードの復号を例に説明する
が、MR符号化等他の二次元符号化にも適用することがで
きる。 101は記憶回路であり、デコードすべき画像の符号
（以下、コードという）が記憶されており、記憶回路10
1のデータ記憶形式は第２図（Ａ）に示すように、例え
ば通信回線から直列に受信した一連のコードを、第２図
（Ｂ）に示す如く16ビット単位の並列データに分割して
記憶したものであり、各コードの区切りには関知しな
い。この記憶回路101はRAM（ランダムアクセスメモリ）
やラツチ回路により構成しうるものである。 記憶回路101は外部からの要求信号201に応じて、順次
並列出力データB0〜B15を更新できる構造である。 第１図において102はマルチプレクサ、103はレジスタ
Ｃであって、マルチプレクサ102及びレジスターC103は
連動して、１つのビツトシフタを構成している。即ち記
憶回路101から並列に読出された16ビツトのコードは、
マルチプレクサ102を経て、レジスタC103に記憶されて
いるが、このときにシフトコントロール回路108によっ
てマルチプレクサ102の入力と出力との関係を制御する
ことにより、コードデータがシフトコントロール回路10
8により指定されたビツト数だけ順次レジスタC103内
を、一方向に移動するよう制御される。 104はコード検出ロジツク、106はコードテーブルROM
であって、コード検出ロジツク104及びコードテーブルR
OM106は、レジスタC103内の所定の位置にあるコードを
入力として得て、該コードの内容を判別する回路であ
る。即ち、ROM106は水平（Ｈ）モードの場合の入力コー
ドに応じたランレングス及びコード長（＝ビツト数）等
を記憶したテーブルを有し、このテーブルをアクセスす
ることにより対応したデータを出力する。そして、ROM1
06より出力されたランレングスの数値はランレングスカ
ウント回路107に入力される。 ランレングス・カウント回路107はROM106よりの数値
分だけカウントをした時、カウント終了パルスを出し画
像再生回路110等に送る。 一方ROM106の出力のうちコード長をシフトコントロー
ル回路108に送る。シフトコントロール回路108はマルチ
プレクサ102を動作し、今判別したコード長のビツト数
だけレジスタC103内のコード・データを移動させる。即
ち判断済みのコードをレジスタC103より排出し、続く次
のコードをROM106等が判断可能なようにレジスタC103の
所定位置まで移動させるわけである。この際、シフトコ
ントロール回路108はマルチプレクサ102に対して指定し
たコードの移動量を積算しており、積算値が16ビツト分
のシフトに相当する値となる毎に記憶回路101から新し
いコードを16ビツト並列にマルチプレクサ102を介して
レジスタC103へ追加させる。又コード検出ロジツク104
はレジスタC103内のコードが後述の如くの特定のコード
である時、検出機能を発揮し、検出結果をPV照合回路10
5等に報知する。又、同時にコード検出ロジツク104によ
り検出した特定コードのコード長はシフトコントロール
回路108にも送られる。この時シフトコントロール回路1
08の役割は前述の場合と同じである。 112,113はラインバツフアメモリA,Bであり、バツフア
メモリA112及びバツフアメモリB113は各々画像１ライン
分の画像データを記憶できる容量のメモリでRAM等によ
り構成されている。アドレスカウンタA111及びアドレス
カウンタB117はバツフアメモリA112とバツフアメモリB1
13の各々の書込み又は読み出しアドレスを指定するカウ
ンタである。又、バツフアメモリA112とバツフアメモリ
B113は一方が書込みモードの時、他方が読出しモードと
なるようダブルブツフア構造となっている。又バツフア
メモリA112及びバツフアメモリB113は二次元符号化法に
よるコードをデコードする為のリフアレンスラインの画
像を記憶する為のものである。118は第１図示の各回路
ブロツクの動作を制御する制御信号を発生する制御回路
であって、各回路ブロツクは制御回路118から発生され
たクロツクを共通のタイミング信号として各部間の同期
を取りつつ動作する。 次に第１図示の回路ブロツク図の各部の機能を具体的
に述べる。マルチプレクサ102及びレジスタC103は前述
のようにビツトシフトを構成しており、その構成例を第
３図に示す。即ち、第２図（Ｂ）の如く記憶回路101に
記憶されているコード・データはデコード開始に先立
ち、まず先頭の１ワード＝16ビツト（B0〜B15）が第３
図示のマルチプレクサB1021を経てシフトレジスタC103
内へ移動する。続いてレジスタC103の出力をマルチプレ
クサA1022を介してレジスタC103に入力する。そして、
コード先頭のビツトがレジスタC103のC0の出力となった
時一旦停止する。この状態がデコード開始準備完了の状
態である。 以上のコード・データの移動の制御は第１図示のシフ
トコントロール回路108からの信号Σ１〜Σ４、CR、ST1
〜ST8、コード検出ロジツク104の信号S0〜S3に従って行
う。又、第３図のマルチプレクサ102、レジスタC103に
よるビツトシフトは１ビツト毎のシリアルシフト及び１
〜９ビツトの複数ビツトを一度にシフトするジヤンプ・
シフトを行う機能を有するものである。又、レジスタC1
03は本実施例では31ビツトのパラレルイン−パラレルア
ウトのレジスタである。又、シフトの方向は第３図に矢
印で示す一方向のみである。又、レジスタC103内に示し
たコードは第２図（Ｂ）の記憶回路101内のコードが前
述したレジスタC103内のデコード開始準備完了位置にあ
る状態を例示したものである。 次に第１図示のコード・テーブルROM106の構成を第４
図に示す。第４図401及び402は各々13ビツトのアドレス
入力（A0〜A12）及び１ビツトのチツプイネーブル入力
（▲▼）及び12ビツトのデータ出力（O1〜O12）を
もつ通常のROM（リード・オンリー・メモリ）である。R
OM A401は白のコードに対するテーブル、ROM B402は黒
のコードに関するテーブルであり、現在出力中の画像の
色及びその出力がメイクアツプコードによるものか否か
に応じて得られるチツプイネーブル入力▲▼への信
号によりいずれか一方が選択される。 ROM A401とROM B402の構成は同様であるのでROM A401
の記憶内容について述べる。ROM A401のアドレス入力の
MSB＝A12には、第３図示のレジスタC103のC3出力信号が
入力される。そして、続くアドレス入力A11〜A0には、
第４図示の順にレジスタC103のC4〜C15出力が並列入力
されている。又、ROM A401の▲▼入力にはコードの
黒／白の色信号（B/）が入力される。又C3出力はＨモ
ードを構成するＨモードコード（001）以外の各コード
のMSBビツトである。ROM A401に入力されたコードによ
って指定された番地から該コードのランレングス（RL5
〜RL0）及びコード長（CL4〜CL0）及び該コードがメイ
クアツプコードかターミネインテイングコードかを区別
する信号（M/）を並列出力する。尚、レジスタC103の
C3〜C15出力によりランレングスコードを判定するので
水平モードを示す３ビツトのＨコードをレジスタから排
出することなく、続く、ランレングスコードを判定で
き、復号の高速化が達成できる。 第４図の入力例は白ラン18のコード（0100111）が入
力された時の出力でランレングスは18であるが２進数で
２の補数の形（101110）で出力される。ランレングスは
本来12ビツト表現できるものであるが、ターミネイテイ
ングコードの場合は、下位６ビツトのみ出力し、上位６
ビツトは常にオール１なので出力しない。又、与えられ
たコードがメイクアルプコードの場合は上位６ビツトの
みを出力し、下位６ビツトは常にオール０なので出力し
ない。又、第４図示の入力例では白ラン18のコードのコ
ード長は７なので、出力例はCL4〜CL0に（00111）の２
進数が出力されている。同時にM/出力は０を出力し、
入力コードがターミネイテイングコードであることを示
す（M/＝１ならメイクアツプコード）。 又、アドレス入力に対してコードが短い為に入力のな
いアドレスはDon′t CareとなるようにROM A401には各
コード入力に対して番地割付けを行なって記憶内容を書
き込んである。使用コードの相互間は以上のようにDo
n′t Careとしても混同されないように規定されてい
る。 次に第１図示のコード検出ロジツク104の具体的回路
の構造を第５図に示す。即ち、第５図は第１表及び第２
表に示す各コードをナンド回路510−１〜510−３、オア
回路511−１〜511−13、反転回路512−１〜512−３の組
合せにより論理的に検出し各コードの検出済信号及び検
出コードのコード長（S0〜S4）及びランレングス（RL0
〜RL5）等を出力する。501で示すJCD信号は第５図のロ
ジツクにより第１表及び第２表のコードが検出されたこ
とを示す。レジスタC103のデータは第４図示のROM106及
び第５図示のロジツク104に並行して与えられるので、
両方から復号データが出力されることがある。この様な
場合のために、第５図示のロジツク104にてコード検出
された場合にはJCD信号にて第４図ROM106の出力を無効
とする。 第５図は第１表及び第２表のコードのうち、Ｐコード
（0001）、V_L（１）コード（010）、W4コード（1011）
の検出を例示しているが、他のコードも同様に検出され
る。尚、第１表、第２表に示したコード群は各コード長
がそのコードが示すランレングスと等しいか長い場合
等、コードから画像データを形成するに要するクロツク
数で１ビツトずつシフトしたのでは次のコードの頭出し
が次の画像出力時迄にできないコードである。 第１表、第２表に於いて、第１表のグループ１の各コ
ードは該コードのMSBビツトが第３図示のレジスタC103
のC0にあるときを検出すべき所定位置とする。又、第２
表のグループ２の各コードは該コードのMSBビツトがレ
ジスタC103のC3にあるときを所定位置とする。なお、第
１表及び第２表に示した各コードをまとめて“ジヤンプ
コード”と称する事とする。尚、ジヤンプコードとして
はこれ以外のコードを含んでもよいことは言う迄もな
い。 次に、第１図示のランレングス・カウント回路107の
具体的な回路を第６図に示す。 第６図において、601はデマルチプレクサであり、第
４図示のコードテーブルROMの出力であるRL5〜RL0のラ
ンレングス信号（２の補数）をランレングス・カウンタ
602へのロード（プリセツト）データとして入力する。
この際第４図示のROMからの出力ランレングス（RL5〜RL
0）は前述の如く６ビツトのみであり、入力コードがメ
イクアツプコードであるかタミネーテイングコードであ
るかにより、ランレングス信号の下位又は上位の６ビツ
トにはデマルチプレクサ601内から０又は１が補完され
る。デマルチプレクサ601への入力M/信号は入力した
ランレングス信号RL5〜RL0を出力Y₁に出すかY₂に出すか
のセレクト信号となる。ランレングスカウンタ602は12
ビツトの２進カウンタである。606に示す▲▼
信号でランレングスカウンタ602の初期値のプリセツト
（デマルチプレクサ601の出力のロード）を済ませたあ
と605で示すCNTEN信号によりカウンタがイネーブルとな
るとランレングスカウンタ602は順次カウント・アツプ
してゆく。そしてついに該カウンタ出力（Q0〜Q11）が
オール１、即ち＜−１＞値になるとゲート603の出力が
０となり、反転回路607よりカウント終了パルスHCRO604
が出力されカウント動作も停止する。 次に第７図に於いて、第１図示のアドレスカウンタA1
11、アドレスカウンタB117の制御によりラインバツフア
メモリA112,ラインバツフアメモリB113より読出された
画像信号の処理について説明する。第７図において114
は画像変換回路であり、セレクタ1141、仮想変化点発生
回路1142、変化点検出回路1143より構成される。セレク
タ回路1141を第８図に示す。第８図において801−１及
び801−２はアンド回路、802はオア回路、803は反転回
路であり、ラインバツフアメモリA112の読出しデータ90
1とラインバツフアメモリB113の読み出しデータ902を画
像１ライン毎に切り換え信号903によりリフアレンス画
像信号904として選択する回路である。 次に、仮想変化点発生回路1142を第９図に示す。即
ち、第９図に於いて804−１〜804−４はアンド回路、80
5−１及び805−２は反転回路、806はオア回路、807はフ
リツプフロツプであり、セレクタ1141から入力される各
リフアレンスの最終画素位置を示す信号905により各リ
フアレンス・ライン画像信号904の最後の画素の色をフ
リツプフロツプ807にラツチし、その次の画素（仮想画
素）の色を相反する色として必ず変化点となるように各
ラインの有効区間を示す水平同期信号906の立下がりに
よりフリツプフロツプ807の出力を選択する回路であ
る。 次に変化点検出回路1143を第10図に示す。即ち第10図
において、1001はフリツプフロツプ、1002は排他的オア
回路、1003は反転回路である。図示するように仮想変化
点発生回路1142の出力907はフリツプフロツプ1001と排
他的オア回路1002に入力され、フリツプフロツプ1001の
Ｑ出力と入力信号907の排他的論理和を排他的オア回路1
002によって取ることにより、相隣る画素の色の変化を
検出し、変化点検出信号909を出力する回路である。 第９図及び第10図に示した回路1142及び1143の動作タ
イミングチヤートを第11図に示す。 第１図において115は４ビツトシフトレジスタからな
るシフトレジスタＡで、第７図の115に回路を示す。 即ち、変化点検出回路1143からSIに入力されたリフア
レンスライン画像データ908はレジスタA115内をQ1→Q4
の方向にクロツクにより順次シフトされる。又、該レジ
スタA115の４ビツトの内容は常に910として並列出力さ
れている（C1〜C4）。従って、リフアレンスラインにお
ける連続した４画素分の個々の色情報がシフトレジスタ
A115よりパラレルに出力されることになる。 第１図示のシフトレジスタB116もまた同様に４ビツト
のシフトレジスタであり、第７図の116に回路を示す。
即ち、変化点検出回路1143からSIに入力されたリフアレ
ンスラインの画像変化点信号909をデータとしてレジス
タB116内をQ1→Q4の方向にクロツクによる順次シフトさ
れる。又該内容は911として常に並列出力されている（B
1〜B4）。従って、リフアレンスラインにおける連続し
た４画素中の変化点の有無及びその変化点位置を示す情
報がシフトレジスタB116よりパラレル出力される。 次に第１図示のPV照合回路105を第12図に示す。第12
図において、1201−１〜1201−３、703は排他的オア回
路、1202−１〜1202−４、704はアンド回路、1203−１
〜1203−７、705はナンド回路、また、1205は反転回
路、1206及び1207はオア回路である。301は８ビツトの
ラツチで第５図示のコード検出ロジツク104によりレジ
スタC103に格納されたコードがＰコード又はＶコードで
あることが検出されると、各検出されたコードに対応し
たビツトを“1"とし、他を“0"としたデータを受け取り
記憶する。該記憶データはＰモード又はＶモードのデコ
ード時照合に使用する。第12図の信号B1〜B4は第７図示
のレジスタB116からの信号911であり、第12図の信号C1
〜C4は第７図示のレジスタA115からの信号910である。
又、第12図a₀信号は二次元符号化法でいう記号a₀（以下
記号a₀という。他の記号も同様）であり、デコード各時
点での起点画素の色を示す。 第12図において排他的オア回路703及びアンド回路704
は記号b₁が第７図示の、シフトレジスタA115のC4の位置
にある事を検出する回路であり、第12図示のフリツプフ
ロツプ303は記号b₁が既に上記位置で検出されたことを
記憶する回路である。又302は３ビツトのシフトレジス
タで、前記アンド回路704で検出された記号b₁をSIから
入力し、その後３クロツクの間Q1→Q2→Q3とシフトなが
ら記憶している回路である。以上の構成により、シフト
レジスタB116のB4出力に続く３画素内に変化点b₁がある
場合その位置に対応したアンド回路1202−１〜1202−３
の出力が１となり、また、B4出力の前の３画素内に変化
点b₁がある場合、その位置に対応したシフトレジスタ30
2の出力が１となる。第12図のその他の回路はラツチ301
が保持しているＰ又はＶのデコード情報とフリツプフロ
ツプ303、シフトレジスタ302、アンド回路704等から得
られるリフアレンスラインの情報とを照合する回路であ
り、条件が合えば701に示すPVHiT又は702に示すVHiTの
条件合致信号を出力する。例えば、ラツチ301にVR
（２）がラツチされた場合にはシフトレジスタ302の出
力が１となったとき、また、ラッチ301にV_L（２）がラ
ツチされた場合にはオア回路1206の出力が１となったと
きに夫々VHiTを出力する。尚、PVHiTはＶモードのコー
ド及びＰコードのデコード終了を示し、このPVHiTによ
り、次のコードのモード判定を実行する。 第１図示のシフトコントロール回路108を第13図に図
示する。即ち1301は４ビツトの２進フルアダであり、13
02は４ビツトのラツチである。フルアダ1301とラツチ13
02とで４ビツトの２進アキユミレータを構成している。
フルアダ1301への入力S0〜S3信号は第１図コード検出ロ
ジツク104又はコード・テーブルROM106から得られる。
レジスタC103内のコードの１クロツクにおける必要移動
量に対応する。なお、ROM106から得る必要移動量は常に
１である。 結局フルアダ1301及びラツチ1302によるアキユミレー
タはレジスタC103内のデータの移動の経過によって生じ
たレジスタＣ内の空ビツトの数を積算している。又、フ
ルアダ1301の出力CR（キヤリー）、Σ１〜Σ４は現在フ
ルアダ1301のS0〜S3に入力されている移動を実行すると
できるレジスタC103内の空きビツトの数を示す。この時
点でCR（＝16）が出力されている時には第１図示の記憶
回路101に更新要求信号201（第２図）を出力し新しいデ
ータ（16ビツトB0〜B15）を記憶回路101よりレジスタC1
03へ追加する。 信号S0〜S3は第１表、第２表に示した如く０〜９（10
進）の値を取りうるので、例えばラツチ1302が15（10
進）を示している時、もしS0〜S3が９を示すと積算値は
９＋15＝24となる。この時、マルチプレクサA1022を信
号S0〜S3の値９で選択動作することにより、レジスタC1
03において９ビツトジヤンプシフトを実行すると24ビツ
トの空きビツトができるので、新しいコードを第１図示
の記憶回路101から追加するが、レジスタC103は31ビツ
ト構成であるから、31−24＝７ビツトの出力C0〜C6（第
３図C9〜C15から移動する）が有効ビツトであり、C7〜C
30が空きビツト（＝無効コード）である。この際、レジ
スタC103内のコードが途切れないように記憶回路101に
より並列に読出された新しいコード（16ビツト）はレジ
スタC103のC7〜C22の位置へ追加される。以上の新しく
追加するコードの記憶位置の制御は、信号Σ１〜Σ４の
値によってマルチプレクサB1021の16ビットコードの出
力位置を指定することにより行われる。 また、第13図の回路1303が第３図示のマルチプレクサ
A1022に対し、信号Σ１〜Σ４で表わされる空きビット
に応じて信号ST1〜ST8を出力し、マルチプレクサA1022
を選択動作せしめることにより、有効ビットのみをレジ
スタC103に出力せしめる。これにより、マルチプレクサ
1021からレジスタC103に追加される新しいコードがマル
チプレクサA1022からの有効ビット以外の不定ビットと
バツテイングしてしまい、新しいコードが破壊されてし
まうことを防止している。即ちレジスタC103のC0〜C15
の16ビツトには常に有効コードが存在するように制御さ
れているわけである。 次に第１図の画像再生回路110を第14図に示す。第14
図において、1407はオア回路、1408−１及び1408−２は
反転回路、1409はナンド回路、1410−１及び1410−２は
アンド回路である。即ち、フリツプフロツプ1401のＱ出
力＝1402は復号動作の目的であるデコードの結果の画像
であり、第１図に示すようにレーザビームプリンタの如
くのプリンタに送り実際の画像出力を記録紙上に印刷で
きるものである。又、フリツプフロツプ1401はＶモード
のコードがリフアレンスライン上の記号b₁と照合済とな
った事を示すVHiT信号701（第12図）又は第６図示のラ
ンレングスカンタ602がターミネイテイングコードの示
すランレングス値だけカウントし終えた事を示すHCRO信
号に基づくTEND信号1404によりＱ出力を反転される。
又、フリツプフロツプ1403は第６図示のランレングスカ
ウンタ602がターミネーテイングコードの示すランレン
グスをカウント中であることを記憶している回路であ
る。即ち、このフリツプフロツプ1403のＱ出力により、
メイクアツプのランレングスカウント終了時のHCRO信号
604ではフリツプフロツプ1401は反転せず画像の色も変
化しない。また、フリツプフロツプ1401はＰモードの照
合済信号PVHITによって反転動作しない。 次に、１例として、本実施例がデコード結果として、
第15図に示すような画像を再生（デコード）する場合
の、具体的動作説明をする。第15図の1501は仮想ライン
で実際の画像ではない。又1502は第１ライン及び1503は
第２ラインを示し、これらは実際の画像であり、本例で
は各ライン共に16画素により成っているとする。 又、第15図示の1504、1505、1506の各画素は仮想変化
点発生回路1142（第７図）により発生された仮想画素で
あり、実際の画像ではない。 つまり、本例の第15図の画像は２ラインにより１ペー
ジを構成しており、又各ラインの画素数は16画素の画像
であるとする。従って第15図示の画像を符号化した第16
図に示すコード情報を記憶回路101（第１図）より得
て、第15図の画像を再生する例を以下説明する。又、デ
コードに先立ち、符号化方式の規定により、画像ライン
毎の画素数は１ページ内では一定で既にデコード回路に
対し明らかにされている。 第17図は第１ラインのデコード時のリフアレンスライ
ン及び各記号の関係を示す。又、第18図は第２ラインの
デコード時のものである。 また、第19図はデコード動作のタイミングチヤートで
ある。第19図のタイミングチヤートからも明らかな様
に、本デコード動作は1915で示す画像クロツクに従って
実行される。第19図の120で示すHSYNC信号は第１図プリ
ンタ119等の外部から与えられる、例えば１ライン毎の
プリント動作に同期した水平同期信号であり、本実施例
の復号化回路は水平同期信号120に同期して１ラインづ
つデコード動作を行なう。結局、水平同期信号120は１
ラインづつのデコード動作開始のトリガー信号として用
いられる。 第19図の1901及び1902は夫々第７図示のアドレスカウ
ンタA111、B117のカウント動作を許可する信号CNTEN1及
びCNTEN2である。 第19図の1903は上述のCNTEN1信号によりカウントを開
始するアドレスカウンタA111の出力値を示すもので、こ
のカウント値は前述のように第７図示のラインバツフア
メモリA112へのメモリアドレスとして与えられる。ま
た、第19図の1904は出力1903と同様、第７図示のライン
バツフアメモリ２に対するメモリアドレスを示してい
る。 第19図の908と910そして909と911は第７図示のシフト
レジスタＡとシフトレジスタＢの各々の入出力信号を示
しており、図示する該信号の各波形は第15図の画像のも
のと対応している。 又、第７図示のバツフアメモリＡとバツフアメモリＢ
は、第19図に示すように互いにリード／ライトを交互に
実行しており、又、常にリード側が５時刻分ライト側よ
り先行するよう制御されている。これはコードデータの
復号動作がリフアレンスラインの先頭画素に関する変化
点情報及び色情報が第７図示のシフトレジスタＢ、Ａの
出力Q4に達して始めて実行できるからである。尚、シフ
トレジスタのビツト数やデコード動作のタイミング合せ
用のラツチ等の数により、このクロツク数は５以外とな
る。 第20図に１ライン目（第15図1502）のデコード時に於
ける第３図示のレジスタC103内のコードの移動状況を示
す。第19図においてHSYNC1信号がデコード開始のトリガ
となり、第７図示のバツフアメモリＡがリード動作を開
始する。このときバツフアメモリＡより読出されるデー
タはリフアレンスラインであるが、符号化方式規定によ
り第１ラインのデコードの為のリフアレンスラインとし
て仮想の全白ラインが読出される（即ち、初期状態でバ
ツフアメモリＡの内容をクリア（オール０とする）して
おく）。 さて、前述したように第３図示のレジスタC103（以下
レジスタＣと略す）のコードデータはデコード開始準備
完了の状態、即ち第20図（Ａ）の状態にあるとする。さ
て第20図の時刻t_-1に於いてレジスタＣの出力C0〜C8か
らＨモードコードとW1コードが、第１図示のコード検出
ロジツク104で同時検出される。これにより水平モード
のコード入力であると判断されるとともにW1のランレン
グス値１の２の補数＜−１＞が第６図示のランレングス
カウンタ602のＡ〜Ｆ入力にロードされる。尚、ランレ
ングスカウンタ602のＧ〜Ｍには夫々１がロードされ
る。又、この際Ｈモードの第１のターミネーテイングコ
ード（即ち、この場合はW1）が検出済となったことをフ
リツプフロツプ等に記憶されておく（第19図1913信
号）。又W1のコード長は６で、しかもW1は前述した様に
ジヤンプコードであるから１時刻で６ビツトの移動（即
ち６ビツトジヤンプ）をレジスタＣに実行する。又、W1
はターミネイテイング・コードであるから上記ランレン
グス値のロードと同時に第14図フリツプフロツプ1403が
M/によりセツトされてランレングスカウンタ602にタ
ーミネイテイングコードの値がロードされた事が記憶さ
れる（第19図1908）。 結局時刻t₀でレジスタＣは第20図（Ｂ）の状態（t_-1
時刻の状態から６ビツトのシフトを実行した状態）とな
る。又、第14図のTEND信号1404が出力されフリツプフロ
ツプ1401の出力は反転し（結果は時刻t₀の１時刻後＝
t₁）、第19図の1910に示す如く画像の色は白→黒に変わ
る。 又、時刻t₀でHCROによるTEND信号により再び第20図
（Ｂ）状態のレジスタC103のC3〜C6出力から（この際Ｈ
モード中の２番目のターミネーテイングコードであるか
ら）B1_Hコードを検出する。B1_Hコードはランレングス値
１（補数＝＜−１＞）、コード長３であり、又B1_Hコー
ドはジヤンプコードであるからランレングスカウンタ60
2は再び＜−１＞をロードされる。このB1_Hコードの検出
によりＨモードのコードの復号が終了し、次のコードの
復号を行なう。この場合、次のコードの先頭ビツトをレ
ジスタC103のCO出力に位置せしめるべくレジスタC103の
データはB1Hのコード長３にＨコードのコード長３を加
えた６ビツト分のジヤンプ移動を行ない第20図（Ｃ）の
状態となる。結局、時刻t₁のHCROで第14図示のフリツプ
フロツプ1404を反転させる（結果はt₂）。 時刻t₁では第20図（Ｃ）状態のレジスタC103からＨモ
ードコード及びW4コードを検出する。以後動作は第20図
（Ａ）状態の時と同様である。 次に時刻t₅で第20図（Ｄ）状態のレジスタC103により
B6コードを検出する。B6コードのコード長は４で、ジヤ
ンプコードではないので、まず、レジスタC103は時刻t₅
から１ビツトずつ４時刻（４クロツク）で移動しt₉で第
20図（Ｅ）の状態となる。又、この時B6はＨモード中の
２番目のターミネイテイングコードとして検出されたの
であり、この際には次のコードの先頭をレジスタC103の
CO出力に位置させるべくさらに３ビツトジヤンプを行う
ように制御される（t₉で実行し結果はt₁₀で出る）。結
局レジスタC103はt₁₀で第20図（Ｆ）となる。 そして、t₁₁でHCROが出ると第14図のフリツプフロツ
プ1401が反転すると共に再びレジスタC103からＶ（０）
コードを検出するが、こんどはＶモード・コードである
から第12図示のラツチ301のＶ（０）ビツトに“1"をセ
ツトする（他は“0"）。又、Ｈモードではないので第６
図のランレングスカウンタ602は作動させない。（結局H
CROも出ない）。ラツチ301内のＶ（０）ビツトは第12図
で第７図示のシフトレジスタB116の出力の入力されるア
ンド回路704から記号b₁とナンド回路705において照合さ
れ、アンド回路704の出力が１レベルとなり、ナンド回
路705及びオア回路1206によりVHiT信号を出すまで待
ち、第14図のフリツプフロツプ1401を反転する。結局再
生された画像は第19図の1910の如くとなる。この時の再
生画像の有効区間は第19図の1914信号で示される。又、
1910で示す画像はプリンタ119へ出力されるとともに次
の第２ラインのデコードの為のリフアレンスラインとし
て用いるため並行して書込み動作を実行しているライン
バツフアB113へ書き込まれている。又、再生画像は記号
a₀としても使用される。このようにして画像が再生（デ
コード）できるわけである。 以上の説明から明らかな様に、本実施例の回路の各ブ
ロツクには制御回路118（第１図）より共通の画像クロ
ツクが供給され、デコード動作はこの画像クロツクに同
期して実行され、且つクロツクの間隔（周期）に応じた
速度でデコード動作する。また、このクロツクの供給を
停止すれば、その停止期間はデコード動作も停止する。
従って、デコード回路の各ブロツクに共通に供給するク
ロツクの間隔等を変えることによりデコード動作の速度
等が制御可能である。 この速度、休止制御によりデコードされた画像を受け
入れるプリンタやコンピユータ等のデータ処理速度等が
デコード速度に制限されることがない。また逆に、デコ
ード済の画像を処理する後段のプリンタ等の処理速度に
合わせたクロツクをデコード動作の基準とすると後段の
処理速度に適応したデコード動作がなされるので、例え
ば、処理速度の異なる複数通りのプリンタ等にも共通の
デコード回路で対処可能となる。また、後段の処理装置
がコンピユータ等の所定量のデータを間欠的に取り込み
動作する装置であっても、取込み期間に合わせてクロツ
クをデコード回路に供給し、その他の期間にはクロツク
の供給を停止すればデコード動作がコンピユータ等の間
欠処理に合わせて実行可能となる。 以上述べたデコード方式により以下の効果を得ること
ができる。即ち、 （１）１ライン間、連続するクロツクに同期して、画像
を途切れる事なく再生（デコード）できる。又、各ライ
ンも連続的、同期的に再生可能である。該再生画像をレ
ーザープリンタ等に出力すれば直ちに画像出力を得られ
る（即ちリアルタイム・デコード）。 （２）画像の複雑さの度合、及び圧縮コードのいかんに
関せず、常に高速デコードが保証される。（実測では主
副走査密度共16pel/25.4mmのA3サイズ画像は常に1.5秒
で処理できる。） （３）高速画像出力の場合に対しても通常行なわれる様
にあらかじめ一定量のデコード済画像をメモリ等に用意
することなく圧縮コードから直接画像を再生し出力でき
るのでメモリ等が節約できる。 尚、以上の説明ではリフアレンスラインとの関係を用
いた二次元符号化データの復号処理を説明したが、MMR
符号化等はもちろんのこと、一次元符号化と二次元符号
化の混在するMR符号化等にも適用可能である。尚、デコ
ードすべきデータはコンピユータの出力やフアクシミリ
等によって伝送されてきたデータ等を用いることができ
る。 〔効 果〕 以上説明した様に、本発明によると、復号すべき画像
コードを複数連続して記憶する記憶手段と、記憶手段に
記憶されている複数の画像コードをシフトすることによ
り復号済の画像コードを記憶手段から排出するととも
に、次に復号すべき画像コードを記憶手段の所定位置に
セットするシフト手段と、記憶手段の所定位置にセット
された画像コードが、水平モード、パスモード、垂直モ
ードのいずれであるかを検出する検出手段とを有し、更
に、記憶手段から復号済の画像コードを１ビットずつ排
出する様に、復号済の画像コードのコード長に従ってシ
フト手段を制御するとともに、検出手段により画像コー
ドが少なくともパスモード又は垂直モードであると検出
された場合、その画像コードの復号後、記憶手段の所定
位置にセットされている画像コードを一度に記憶手段か
ら排出せしめる様にシフト手段を制御するシフト制御手
段とを有するので、ある画像コードの復号に引き続いて
次の画像コードの復号の準備が整い、画像信号の出力に
遅れることなしに画像コードの復号がなされ、従って、
モデイフアイド・リード符号化又はモデイフアイド・モ
デイフアイド・リード符号化により得られた不定長の画
像コードを高速に復号することができる。

【図面の簡単な説明】 第１図は本発明を適用したデコード回路のブロツク図、
第２図（Ａ），（Ｂ）は復号すべきコードを表わす図、
第３図はビツトシフタの構成例を示す図、第４図はコー
ドテーブルROMの構成例を示す図、第５図はコード検出
ロジツクの構成例を示す図、第６図はランレングスカウ
ント回路の構成例を示す図、第７図はリフアレンスライ
ンの画像信号の処理回路の構成例を示す図、第８図はセ
レクタ回路の構成例を示す図、第９図は仮想変化点検出
回路の構成例を示す図、第10図は変化点検出回路の構成
例を示す図、第11図は第９図及び第10図の動作を示すタ
イミングチヤート図、第12図はPV照合回路の構成例を示
す図、第13図はシフトコントロール回路の構成例を示す
図、第14図は画像再生回路の構成例を示す図、第15図は
復号された画像信号の一例を示す図、第16図は復号すべ
きコード列を示す図、第17図及び第18図は第１ライン、
第２ラインのデコード動作を示す図、第19図はデコード
動作を示すタイミングチヤート図、第20図はレジスタの
シフト動作を示す図であり、 101は記録回路、 102はマルチプレクサ、 103はレジスタＣ、 104はコード検出ロジツク、 105はPV照合回路、 106はコードテーブルROM、 107はランレングスカウント回路、 112,113はラインバツフアメモリ、 114は画像変換回路である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 櫻井 茂樹 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 村田 幸雄 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 岡野 達夫 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内

Claims (1)

1. (57)【特許請求の範囲】 １．モデイフアイド・リード符号化又はモデイフアイド
   ・モデイフアイド・リード符号化により得られた不定長
   の画像コードを復号する画像コードの復号装置におい
   て、 先の復号動作により形成された画像信号を記憶し、参照
   ラインの画像信号としてシリアル出力するバツフア手段
   と、 復号すべき画像コードを複数連続して記憶する記憶手段
   と、 前記記憶手段に記憶されている複数の画像コードをシフ
   トすることにより復号済の画像コードを前記記憶手段か
   ら排出するとともに、次に復号すべき画像コードを前記
   記憶手段の所定位置にセットするシフト手段と、 前記記憶手段の所定位置にセットされた画像コードが、
   水平モード、パスモード、垂直モードのいずれであるか
   を検出する検出手段と、 前記検出手段により検出されたパスモード及び垂直モー
   ドの画像コードと前記バツフア手段から出力された参照
   ラインの画像信号とに基づいて画像信号を形成する第１
   の形成手段と、 前記検出手段により検出された水平モードの画像コード
   に含まれるランレングスコードを復号し、画像信号を形
   成する第２の形成手段とを有し、 更に、前記記憶手段から復号済の画像コードを１ビット
   ずつ排出する様に、復号済の画像コードのコード長に従
   って前記シフト手段を制御するとともに、前記検出手段
   により画像コードが少なくともパスモード又は垂直モー
   ドであると検出された場合、その画像モードの復号後、
   前記記憶手段の所定位置にセットされている画像コード
   を一度に前記記憶手段から排出せしめる様に前記シフト
   手段を制御するシフト制御手段とを有することを特徴と
   する画像コードの復号装置。