JPS6235780A - 画像コ−ドの復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は画像コードの復号装置に関し、特に、モディフ
ァイド・リード（ＭＲ）符号化やモディファイド会モデ
ィファイド・リード（ＭＭＲ）符号化等の二次元符号化
された画像コードを復号する画像コードの復号装置に関
するものである。

〔従来技術〕

ファクシミリ笠の画像伝送装置や光ディスク。

磁気ディスク等を用いた画像ファイル装置において１画
像データを圧縮して取扱うことによりデータ量を減少せ
しめ伝送或いは蓄積動作の高速化、効率化を計っている
。

この様な画像データの圧縮技術としては、二次元符号化
方式（昭和５６年郵政省告示第１０１３号）又は高ｆｌ
率二次元符号化方式（昭和６０年郵政省゛告示第１９７
号）等により示されたＭＲ。

ＭＭＲ等が一般に知られている。

ＭＲ，ＭＭＲ等の二次元符号化においては、符１＋化さ
れた画像コードのコード長は不揃いである。そこで、処
理済のコードに続くコードを復号処理可ｆ＠な状態とす
るためには、復号済のコード長に従って２次のコードを
取込む如くの処理がなされる。しかしながら、コード長
に較べて、そのコードの処理に心安な時間が短い場合等
においては、次のコードの処理を行なわなければならな
い時期に１次のコードが処理可能な状態となっていない
如くの不都合を生じ、これにより、復号化動作が途切れ
てしまうことがあった。

〔目　的〕

本発明は以上の点に鑑みてなされたもので、ＭＲ，ＭＭ
Ｒ等の符号化された画像コードの復号を途切れなく、高
速に実行可能とするものであって、詳しくは、入力する
画像コードの復号に用いる参照ラインの画像信号を取込
む１段と、入力する画像コードを格納する手段と、上記
格納手段に格納された画像コードを順次判別する１段と
、上記判別手段の判別結果に従って上記格納１段から判
別済のコードを排出せしめる１段と、ト記判別手段の判
別結果と上記取込み手段により取込まれた画像信号の関
係に基づき画像信号を形成する手段とを有し、上記排出
手段は判別したコードに応じて上記格納手段からのコー
ド排出動作を異ならしめる画像コードの復号装置を提供
するものである。

〔実施例〕

以下、本発明を図面を用いて詳細に説明する。

第１図は本発明の実施例のデコード回路のブロック図で
ある！第１図により動作の概要を説明する。尚本例では
ＭＭＲ符号化された画像コードの復号を例に説明するが
、ＭＲ符号化等他の二次元符号化にも適用することがで
きる。

１０１は記憶回路であり、デコードすべき画像の符号（
以下、コードという）が記憶されており、記憶回路１０
１のデータ記憶形式は第２図（Ａ）に示すように１例え
ば通信回線から直列に受信した一連のコードを、第２図
（Ｂ）に示す如く６ビツト単位の並列データに分割して
記憶したものであり、各コードの区切りには関知しない
、この記憶回路１０１はＲＡＭ　（ランダムアクセスメ
モリ）やラッチ回路により構成しうるちのである。

記憶回路１０１は外部からの要求信号２０１に応じて、
順次並列出力データＢＯ−Ｂ１５を更新できる構造であ
る゛。

第１図において１０２はマルチプレクサ、１０３はレジ
スタＣであって、マルチプレクサ１０２及びレジスター
ＣｌＯ３は連動して。

１つのビットシフタを構成している。即ち記憶回路１０
１から並列に読出された１６ビツトのコードは、マルチ
プレクサ１０２を経て、レジスタＣｌＯ３に記憶されて
いるが、このときにシフトコントロール回路１０８によ
ってマルチプレクサ１０２の入力と出力との関係を制御
することにより、コードデータがシフトコントロール回
路１０８により指定されたビット数だけ順次レジスタＣ
ｌＯ３内を、一方向に移動するよう制御される。

１０４はコード検出ロジック、ｉｏｓはコードテーブル
ＲＯＭであって、コード検出ロジック１０４及びコード
テーブルＲＯＭ１０６は、レジスタＣｌＯ３内の所定の
位置にあるコードを入力として得て、該コードの内容を
判別する回路である。即ち、ＲＯＭ１０６は水平（Ｈ）
モードの場合の入力コードに応じたランレングス及びコ
ード長（＝ビット数）等を記憶したテーブルを有し、こ
のテーブルをアクセスすることにより対応したデータを
出力する。そして、ＲＯＭ１０６より出力されたランレ
ングスの数値はランレングスカウント回路１０７に入力
される。

ランレングス・カウント回路１０７はＲＯＭ１０６より
の数値分だけカウントをした時、カウント終了パルスを
出し画像再生回路１１０等に送る。

一方ＲＯＭ１０６の出力のうちコード長をシフトコント
ロール回路１０８に送る。シフトコントロール回路１０
８はマルチプレクサ１０２を動作し、今判別したコード
長のビット数だけレジスタＣｌＯ３内のコード・データ
を移動させる。即ち判断済みのコードをレジスタＣｌＯ
３より排出し、続く次のコードを１１０６ＲＯ等が判断
可能なようにレジスタＣｌＯ３の所定位置まで移動させ
るわけである。この際、シフトコントロール回路１０８
はマルチプレクサ１０２に対して指定したコードの移動
量を積算しており、積算値が１６ビツト分のシフトに相
当する値となる毎に記憶回路１０１から新しいコードを
１６ビツト並列にマルチプレクサ１０２を介してレジス
タＣｌＯ３へ追加すせる。又コード検出ロジック１０４
はレジスタＣｌＯ３内のコードが後述の如くの特定のコ
ードである時、検出機能を発揮し、検出結果をＰＶ照合
回路１０５等に報知する。又、同時にコード検出ロジッ
ク１０４により検出した特定コードのコード長はシフト
コントロール回路１０８にも送られる。この時シフトコ
ントロール回路１０８の役割は前述の場合と同じである
。

１１２．１１３はラインバッファメモリＡ。

Ｂであり、バッファメモリＡ１１２及びバッファメモリ
Ｂ１１３は各々１面像１ライン分の画像データを記憶で
きる容量のメモリでＲＡＭ等により構成されている。ア
ドレスカウンタＡ１１１及びアドレスカウンタＢ１１７
はバッファメモリＡ１１２とバッファメモリＢｌ　１３
の各々の書込み又は読み出しアドレスを指定するカウン
タである。又バッファメモリＡ１１２とバッファメモリ
Ｂ１１３は一方が書込みモー下の時、他方が続出しモー
ドとなるようダブルブツファ構造となっている。又バッ
ファメモリＡ１１２及びバッファメモリＢ１１３は二次
元符号化法によるコードをデコードする為のリファレン
スラインの画像を記憶する為のものである。１１８は第
１図示の各回路ブロックの動作を制御する制御信号を発
生する制御回路であって、各回路ブロックはル制御回路
１１８から発生されたクロックを共通のタイミング信号
として各部間の同期を取りつつ動作する。

次に第１図示の回路ブロック図の各部の機能を具体的に
述べる。マルチプレクサ１０２及びレジスタＣｌＯ３は
前述めようにビットシフトを構成しており、その構成例
を第３図に示す。

即ち、第２図（Ｂ）の如く記憶回路１０１に記憶されて
いるコード・データはデコード開始に先立ち、まず先頭
の１ワード＝１６ビツト（Ｂｏ−Ｂ１５）が第３図示の
マルチプレクサＢ１０２１を経てシフトレジスタＣｌＯ
３内へ移動する。続いてレジスタＣｌＯ３の出力ヲマル
チブレクサＡ１０２２を介してレジスタＣｌＯ３に入力
する。そして、コード先頭のビットがレジスタＣｌＯ３
のＣＯの出力となった時一旦停止する。この状態がデコ
ード開始準備完了の状１Ｅである。

以りのコード・データの移動の制御は第１図示のシフト
コントロール回路１０８がらの信号Σｌ〜Σ４．ＣＲ，
ＳＴＩ　〜ＳＴ８：Ｉ−ド検出ロジック１０４の信号Ｓ
Ｏ〜Ｓ３に従って行う。又、第３図のマルチプレクサ１
０２、レジスタＣｌＯ３によるビットシフトは１ビツト
毎のシリアルシフト及び１〜９ビツトの複数ビットを一
度にシフトするジャンプ・シフトを行う機能を有するも
のである。又、レジスタＣｌＯ３は本実施例では３１ビ
ツトのパラレルイン−パラレルアウトのレジスタである
。又、シフトの方向は第３図に矢印で示す一方向のみで
ある。又、レジスタＣｌＯ３内に示したコードは第２図
（ｂ）の記憶回路１０１内のコードが前述したレジスタ
ＣｌＯ３内のデコード開始準備完了位置にある状態を例
示したものである。

次に第１図示のコード・テーブルＲＯＭｌ０６の構成を
第４図に示す、第４図４０１及び４０２は各々１３ビツ
トのアドレス入力（ＡＯ〜Ａ　Ｉ　２）及びｌビットも
チップイネーブル入力（コ）及び１２ビツトのデータ出
力（０１〜０１２）をもつ通常のＲＯＭ　（リード・オ
ンリー・メモリ）である、ＲＯＭＡ４０１は白のコード
に対するテーブル、ＨＯＭＥ４０２は黒のコードに関す
るテ、−プルであり、チップイネーブル入力σ了への信
号によりいずれか一方が選択される。

ＲＯＭＡ４０１　とＲＯＭＢ４Ｏ２の構成ハ同様である
のでＲＯＭＡ４０１の記憶内容について述べる。ＲＯＭ
Ａ４０１のアドレス入力のＭＳＢ＝Ａ　ｌ　２には、第
３図示のレジスタＣｌＯ３の０３出力信号が入力される
。そして、続くアドレス入力Ａｌｌ　ＮＡＯ’には、第
４図示の順にレジスタＣｌＯ３の０３〜Ｃ１５出力力並
列入力されている。又、ＲＯＭＡ４０１のσＴ大入力は
コードの黒／白の色信号（Ｂ／Ｗ）が入力される。又Ｃ
３出力はＨモードを構成するＨモードコード（ＯＯ１）
以外の各コードのＭＳＢピットチある。ＲＯＭＡ４０１
Ｇ：入力されたコードによって指定された番地から該コ
ードのランレングス（ＲＬ５〜ＲＬＯ）及びコード長（
ＣＬ４〜ＣＬＯ）及び該コードがメイクアップコードか
ターミネインテイングコードかを区別する信号（Ｍ／Ｔ
）を、並列出力する。

尚、レジスタＣｌＯ３の０３〜Ｃ１５出力によりランレ
ングスコードを判定するので水平モードを示す３ビツト
のＨコードをレジスタから排出することなく、続く、ラ
ンレングスコードを判定でき、復号の高速化が達成でき
る。

第４図の入力例は白ラン１８のコード（０１００１１１
）が入力された時の出力でランレングスは１８であるが
２進数で２の補数の形（１０１１１０）で出力される。

ランレングスは本来１２ビット表現できるものであるが
、ターミネイテイングコードの場合は、下位６ビツトの
み出力し、上位６ビツトは常にオールｌなので出力しな
い、又、与えられたコードがメイクアップコードの場合
は上位６ビツトのみを出力し、下位６ビツトは常にオー
ルＯなので出力しない、又、第４図示の入力例では白ラ
ン１８のコードのコード長は７なので、出力例はＣＬ４
〜ＣＬＯに（００１１１）の２進数が出力されている。

同時にＭ／Ｔ出力はＯを出力し、入力コ゛−ドがターミ
ネイテイングコードであることを示す（Ｍ／Ｔ＝　１な
らメイクアップコード）。

又、アドレス入力に対してコードが短い為に入力のない
アドレスはＤｏｎ′ｔ　　ＣａｒｅとなるようにＲＯＭ
Ａ４０１には各コード入力に対して番地割付けを行なっ
て記憶内容を書き込んである。使用コードの相互間は以
上のようにＤｏｎ’ｔ　　Ｃａｒｅとしても混同されな
いように規定されている。

次に第１図示のコード検出ロジック１０４の具体的回路
の構造を第５図に示す、即ち、第５図は第１表及び第２
表に示す各コードをナンド回路５１０、オア回路５１１
、反転回路５１２の組合せにより論理的に検出し各コー
ドの検出済信号及び検出コードのコード長（５０−３４
）及びランレングス（ＲＬＯ−ＲＬ５）等を出力する。

５０１で示すＪＣＤ信号は第５図のロジックにより第１
表及び第２表のコードが検出されたことを示す。レジス
タＣｌＯ３のデータは第４図示のＲＯＭ及び第５図示の
ロジックに並行して与えられるので、両方から復号デー
タが出力されるこ左がある。この様な場合のために、第
５図示のロジックにてコード検出された場合にはＪＣＤ
信号にて第４図ＲＯＭの出力を無効とする。

第５図は第１表及び第２表のコードのうち、Ｐコード（
０００１）、ＶＬ　　（１）−１−ド（０１０）、Ｗ４
コード（１０１１）の検出を例示しているが、他のコー
ドも同様に検出される。尚、第１表、第２表に示したコ
ード群は各コード長がそのコードが示すランレングスと
等したのでは次のコードの頭出しが次の画像出力時速に
できないコードである。

第１表、第２表に於いて、第１表のグループ１の各コー
ドは該コードのＭＳＢビットが第３図示のレジスタＣｌ
Ｏ３のＣＯにあるときを検出すべき所定位置とする。又
、第２表のグループ２の各コードは該コードのＭＳＢビ
ットがレジスタＣｌＯ３の０３にあるときを所定位置と
する。なお、第１表及び第２表に示した各コードをまと
めて°゛ジヤンプコード°°称する事とする。尚、ジャ
ンプコードとしてはこれ以外のコードを含んでもよいこ
とは言う迄もない。

次に、第１図示のランレングス・カウント回路１０７の
具体的な回路を第６図に示す。

第６図において、６０１はデマルチプレクサであり、′
：ｆＴＪ４図示のコードテーブルＲＯＭの出力であるＲ
Ｌ５〜ＲＬＯのランレングス信号（２の補数）をランレ
ングスカウンタ６０２へのロード（プリセット）データ
として入力する。この際第４図示のＲＯＭからの出力ラ
ンレングス（ＲＬ５〜ＲＬＯ）は前述の如く６ビツトの
みであり、入力コードがメイクアップコードでるかタミ
ネーティングコードであるかにより、ランレングス信号
の下位又は上位の６ビツトにはマルチプレクサ６０１内
から１が補完される。マルチプレクサ６０１への入力Ｍ
／Ｔ信号は入力したランレングス信号ＲＬ５〜ＲＬＯを
出力Ｙ１に出すかＹ２に出すかのセレクト信号−となる
。ランレングスカウンタ６０２　ハ１２ビツトの２進カ
ウンタである。６０６に示すＬＯＡＤ信号でランレング
スカウンタ６０２の初期値のプリセット（マルチプレク
サ６０１の出力のロード）を済ませたあと６０５で示す
ＣＮＴＥＮ信号によりカウンタがイネーブルとなるとラ
ンレングスカウンタ６０２は順次カラン］・・アップし
てゆく。そしてついに該カウンタ出力（ＱＯ−Ｑｌ　ｌ
）がオール１、即ちく−１〉値になるとゲート６０３の
出力がＯとなり、反転回路６０７よりカウント終了パル
スＨＣＲＯ６０４が出力されカウント動作も停止する。

次に第７図に於いて、第１図示のアドレスカウンタＡ１
１ｌ、アドレスカウンタＢ１１７の制御によりラインバ
ッファメモリＡ１１２．ラインバッファメモリＢ１１３
より読出された画像信号の処理について説明する。第７
図において１１４は画像変換回路であり、セレクタ１１
４１、仮想変化点発生回路１１４２、変化点検出回路１
１４３より構成される。セレクタ回路１１４１を第８図
に示す。第８図において８０１はアンド回路、８０２は
オア回路。

８０３は反転回路であり、ラインバッファメモリＡ１１
２の読出しデータ９０１とラインバッファメモリＢ１１
３の読み出しデータ９０２を画像１ライン毎に切り換え
信号９０３によりリファレンス画像信号９０４として選
択する回路である。

次に、仮想変化点発生回路１１４２を第９図に示す。即
ち、第９図に於いて８０４はアンド回路、８０５は反転
回路、８０６はオア回路、８０７はフリップフロップで
あり、セレクタ１１４１から入力される各リファレンス
の最終画素位置を示す信号９０５により各リファレンス
・ライン画像信号９０４の最後の画素の色をフリップフ
ロップ８０７にラッチし、その次の画素（仮想画素）の
色を相反する色として必ず変化点となるように各ライン
の有効区間を示す水平同期信号９０６の立下がりにより
フリップ２０ツブ８０７のＱ出力を選択する回路である
。

次に変化点検出回路１１４３を第１０図に示す。即ち第
１０図において、１００１はフリップフロップ、１００
２は排他的オア回路、１００３は反転回路である０図示
するように仮想変化点発生回路１１４２の出力９０７は
フリップフロップ１００１とわ［他的オア回路１００２
に入力され、フリップ７０ツブ１００１のＱ出力と入力
信号９０７の排他的論理和を排他的オア回路１００２に
よって取ることにより、相隣る画素の色の変化を検出し
、変化点検出信号９０９を出力する回路である。

第９図及び第１０図に示した回路１１４２及び１１４３
の動作タイミングチャートをｉｌ１図に示す。

第１図において１１５は４ビツトシフトレジスタからな
るシフトレジスタＡで、第７図の１１５に回路を示す。

即ち、変化点検出回路１１４３がらＳＩに入力されたリ
ファレンスライン画像データ９０８はレジスタＡ１１５
内をＱ１→Ｑ４の方向にクロックにより順次シフトされ
る。又、該レジスタＡ１１５の４ビツトの内容は常に９
１０として並列出力されている（Ｃ１〜Ｃ４）。従って
、リファレンスラインにおける連続した４画素分の個々
の色情報がシフトレジスタＡ１１５よりパラレルに出力
されることになる。

第１図示のシフトレジスタＢ１１６もまた同様に４ビツ
トのシフトレジスタであり、第７図の１１６に回路を示
す、即ち、変化点検出回路１１４３からＳＩに入力され
たリファレンスラインの画像変化点信号９０９をデータ
としてレジスタＢｌ　１６内をＱ１→Ｑ４の方向にクロ
ックによる順次シフトされる。又該内容は９１１として
常に並列出力されている（Ｂｌ−Ｂ４）。

従って、リファレンスラインにおける連続した４画素中
の変化点の有無及びその変化点位置を示す情報がシフト
レジスタＢ１１６よりパラレル出力される。

次に第１図示のＰｖ照合回路１０５を第１２図に示す、
第１２図において、１２０１．７０３は排他的オア回路
、１２０２．７０４はアンド回路、１２０３．７０５は
ナンド回路、また、１２０５は反転回路である。３０１
は８ビツトのラッチで第５図示のコード検出ロジック１
０４によりレジスタＣｌＯ３に格納されたコードがＰコ
ード又はＶコードであることが検出されると、各検出さ
れたコードに対応したビットを“ｌ　１１とし、他をＯ
ＩＩとしたデータを受は取り記憶する。該記憶データは
Ｐモード又はＶモードのデコード時照合に使用する。第
１２図の信号Ｂ１〜Ｂ４は第７図示のレジスタＢｌ　１
６からの信号９１１であり、第１２図の信号Ｃ１〜Ｃ４
は第７図示のレジスタＡ１１５からの信号９１０である
。又、第１２図ａＯ信号は二次元符号化法でいう記号ａ
Ｏ（以下記号ａＱという、他の記号も同様）であり、デ
コード各時点での起点画素の色を示す。

第１２図において排他的オア回路７０３及びアンド回路
７０４は記号ｂ１が第７図示の、シフトレジスタＡｌ　
１５の０４の位置にある事を検出する回路であり、第１
２図示のフリップフロップ３０３は記号ｂ１が既に上記
位置で検出されたことを記憶する回路である。又３０２
は３ビツトのシフトレジスタで、前記アンド回路７０４
で検出された記号ｂ１をＳＩから出力し、その後３クロ
ツクの間Ｑ１→Ｑ２→Ｑ３とシフトながら記憶している
回路である０以上の構成により、シフトレジスタＢ１１
６のＢ４出力に続く３画素内に変化点ｂ１がある場合そ
の位置に対応したアンド回路１２０２の出力が１となり
、また、Ｂ４出力の前の３画素内に変化点ｂ１がある場
合、その位置に対応したシフトレジスタ３０２の出力１
となる。第１２図のその他の回路はラッチ３０１が保持
しているＰ又はＶのデコード情報とフリップフロップ３
０３、シフトレジスタ３０２、アンド回路７０４等から
得られるリファレンスラインの情報とを照合する回路で
あり１３条件が合えば７０１に示すＰＶＨｉＴ又は７０
２に示すＶＨｉＴの条件合致信号を出力する０例えば、
ラッチ３０１にＶＲ（２）がラッチされた場合にはシフ
トレジスタ３０２の出力が１となったとき、また、ラッ
チ３０１にＶＬ　　（２）がラッチされた場合にはアン
ドゲート１２０２の出力が１となったときに夫々ＶＨｉ
Ｔを出力する。

尚、ＰＶＨｉＴはＶモードのコード及びＰコードのデコ
ード終了を示し、このＰＶＨｉＴにより、次のコードの
モード判定を実行する。

第１図示のシフトコントロール回路１０８を第１３図に
図示する。即ち１３０１は４ビツトの２進フルアダであ
り、１３０２は４ビツトのラッチである。フルアダ１３
０１とラッチ１３０２とで４ビツトの２進アキユミレー
タをａｔしている。フルアダ１３０１への入力ＳＯ〜Ｓ
３信号は第１図コード検出ロジック１０４又はコード・
テーブルＲＯＭ１０６から得られる。レジスタＣｌＯ３
内のコードの１クロツクに・おける必要移動量に対応す
る。なお、ＲＯＭ１０６から得る必要移動量は常に１で
ある。

結局フルアダ１３０１及びラッチｌ　３０２によるアキ
ュミレータはレジスタＣｌＯ３内のデータの移動の経過
によって生じたレジスタＣ内の空ビットの数をａ算して
いる。又、フルアダ１３０１の出力ＣＲ（キャリー）、
Σｌ〜Σ４は現在フルアダ１３０１の５ｏ−５３に入力
されている移動を実行するとできるレジスタＣｌＯ３内
の空きビットの数を示す、この時点でＣＲ（＝１６）が
出力されている時には第１図示の記憶回路１０１に更新
要求信号２０１（第２図）を出力し新しいデータ（１６
ビツトＢＯ〜Ｂ１５）を記憶回路１０１よりレジスタＣ
ｌＯ３へ追加する。

信号ＳＯ〜Ｓ３は第１表、第２表に示した如くＯ〜９（
１０進）の値を取りうるので、例えばランチ１３０２が
１５（１０進）を示している時、もしＳＯ〜Ｓ３が９を
示すと積算値は９＋１５＝２４となる。この時レジスタ
ＣｌＯ３において９ビツトジヤンプシフトを実行すると
２４ビツトの空きビットができるので、新しいコードを
第１図示の記憶回路１０１から追加するが、レジスタＣ
ｌＯ３は３１ビツト構成であるから、３ｌ−２４＝７ビ
ツトの出力ＣＯ〜Ｃ６（第３図０９〜Ｃ１５から移動す
る）が有効ビットであり、０７〜Ｃ３０が空きビット（
＝無効コード）である、この際、レジスタＣｌＯ３内の
コードが途切れないように記憶回路１０１により並列に
読出された新しいコード（１６ビツト）はレジスタＣｌ
Ｏ３のＣ７〜Ｃ２２の位置へ追加される０以上の新しく
追加するコードの記憶位置の制御は第１３図回路１３０
３が第３図示のマルチプレクサＡ１０２２に対して信号
ＳＴＩ〜ＳＴ８を出力し、マルチプレクサを選択動作せ
しめることにより行っている。即ちレジスタＣｌＯ３の
Ｃ７〜Ｃ２２の１６ビツトには常に有効コードが存在す
るように制御されているわけである。

次に第１図の画像再生回路１１０を第１４図に示す、第
１４図において、１４０７はオア回路、１４０８は反転
回路、１４０９はナンド回路、１４１０はアンド回路で
ある。即ち、フリップフロップ１４０１のＱ出力＝１４
０２は復号動作の目的であるデコードの結果の画像であ
り、第１図に示すようにレーザビームプリンタの如くの
プリンタに送り実際の画像出力を記録紙上に印刷できる
ものである。又、フリップフロップ１４０１はＶモード
のコードがリファレンスライン上の記号ｂ１と照合済と
なった事を示ｆ　Ｖ　Ｈｉ　Ｔ信号７０１（第１２図）
又は第６図示のランレングスカウンタ６０２がターミネ
イテイングコードの示すランレングス値だけカウントし
終えた事を示すＨＣＲＯ信号に基づくＴＥＮＤ信号１４
０４により（出力）を反転される。又、フリップフロッ
プ１４０３は第６図示ノランレングスカウンタ６０２が
ターミネーテイングコードの示すランレングスをカウン
ト中であることを記憶している回路である。即ち、この
フリップフロップ１４０３もＱ出力により、メイクアッ
プのランレングスカウント終了時のＨＣＲＯ信号６０４
ではフリップフロップ１４０１は反転せず画像の色も変
化しない。

また、フリップフロップ１４０１はＰモードの照合済信
号ＰＶＨＩ　Ｔによって反転動作しない。

次に、１例として１本実施例がデコード結果として、第
１５図に示すような画像を再生（デコード）する場合の
、具体的動作説明をする。第１５図の１５０１は仮想ラ
インで実際の画像ではない、又１５０２は第１ライン及
び’　　１５０３は第２ラインを示し、これらは実際の
画像であり１本例では各ライン共に１６画素により成っ
ているとする。

又、第１５図示の１５０４．１５０５．１５０６の各画
素は仮想変化点発生回路１１４２（第７図）により発生
された仮想画素であり、実際の画像ではない。

つまり１本例の第１５図の画像は２ラインにより１ペー
ジを構成しており、又各ラインの画素数は１６画素の画
像であるとする。従って第１５図示の画像を符号化した
第１６図に示すコード情報を記憶回路１０１　（第１図
）より得て、第１５図の画像を再生する例を以下説明す
る。又、デコードに先立ち、符号化方式の規定により、
画像ライン毎の画素数は１ページ内では一定で既にデコ
ード回路に対し明らかにされている。

第１７図は第１ラインのデコード時のリファレンスライ
ン及び各記号の関係を示す、又、第１８図は第２ライン
のデコード時のものである。

また、第１９図はデコード動作のタイミングチャートで
ある。第１９図のタイミングチャートからも明らかな様
に、本デコード動作は１９１５で示す画像クロックに従
って実行される。

第１９図の１２０で示すＨ３ＹＮＣ信号は第１図プリン
タ１１９等の外部から与えられる、例えばｌライン毎の
プリント動作に同期した水平同期信号であり、本実施例
の復号化回路は水平同期信号１２０に同期して１ライン
づつデコード動作を行なう、結局、水平同期信号１２０
はｌラインづつのデコード動作開始のトリガー信号とし
て用いられる。

第１９図の１９０１及び１９０２は夫々第７図示のアド
レスカウンタＡｌ１１．Ｂ１１７のカウント動作を許可
する信号ＣＮＴＥＮｌ及びＣＮＴＥＮ２である。

第１９図の１９０３は上述のＣＮＴＥＮＩ信号によりカ
ウントを開始するアドレスカウンタＡ１１ｌの出力値を
示すもので、このカウント値は前述のように第７図示の
ラインバッファメモリＡ１１２へのメモリアドレスとし
て与えられる。また、第１９図の１９０４は出力１９０
３と同様、第７図示のラインバッファメモリ２に対する
メモリアドレスを示している。

第１９図の９０８と９１０モして９０９と９１１は第７
図示のシフトレジスタＡとシフトレジスタＢの各々の入
出力信号を示しており、図示する該信号の各波形は第１
５図の画像のものと対応している。

又、第７図示のバッファメモリＡとバッファメモリＢは
、第１９図に示すように互いにり−ド／ライトを交互に
実行しており、又、常にリード側が５時刻分ライト側よ
り先行するよう制御されている。これはコードデータの
復号動作がリファレンスラインの先頭画素に関する変化
点情報及び色情報が第７図示のシフトレジスタＢ、Ａの
出力Ｑ４に達して始めて実行できるからである。尚、シ
フトレジスタのビット数やデコード動作のタイミング合
せ用のラッチ等の数により、このクロック数は５以外と
なる。

第２０図に１ライン目（第１５図１５０２）のデコード
時に於ける第３図示のレジスタＣｌＯ３内のコードの移
動状況を示す、第１９図においてＨ５ＹＮＣｌ信号がデ
コード開始のトリガとなり、第７図示のバッファメモリ
Ａがリード動作を開始する。このときバッファメモリＡ
より読出されるデータはリファレンスラインでるが、符
号化方式規定により第１ラインのデコードの為のリファ
レンスラインとして仮想の余白ラインが読出される（即
ち、初期状態でバッファメモリＡの内容をクリア（オー
ルＯとする）しておく）。

さて、前述したように第３図示のレジスタＣｌＯ３（以
下レジスタＣと略す）のコードデータはデコード開始準
備完了の状態、即ち第２０図（Ａ）の状態にあるとする
。さて第２０図の時刻ｔ−ｔに於いてレジスタＣの出力
ＣＯ〜Ｃ８からＨモードコードとＷ１コードが、第１図
示のコード検出ロジック１０４で同時検出される。これ
により水平モードのコード入力であると判断されるとと
もにＷｌのランレングス値ｌの２の補数＜−１＞が第６
図示のランレングスカウンタ６０２のＡ−Ｆ入力にロー
ドされる。尚、ランレングスカウンタ６０２のＧ−Ｍに
は夫々ｌがロードされる。又、この際Ｈモードの第１の
ターミネーテイングコード（即ち、この場合はＷｌ）が
検出法となったことをフリップフロップ等に記憶されて
おく（第１９図１９１３信号）、又Ｗｌのコード長は６
で、しかもＷｌは前述した様にジャンプコードであるか
ら１時刻、で６ビツトの移動（即ち６ビツトジヤンプ）
をレジスタＣに実行する。又、Ｗｌはターミネイテイン
グ・コードであるから上記ランレングス値のロードと同
時に第１４図フリップフロップ１４０３がＭ／Ｔにより
セットされてランレングスカウンタ６０２にターミネイ
タの値がロードされた事が記憶される（第１９図１９０
８）。

結局時刻ｔｏでレジスタＣは第２０図（Ｂ）の状態（ｔ
−１時刻の状態から６ビツトのシフトを実行した状態）
となる、又、第１４図のＴＥＮＤ信号１４０４が出力さ
れフリップフロップ１４０１の出力は反転しく結果は時
刻１（。

の１時刻後＝ｔｘ）、第１９図の１９１０に示す如く画
像の色は白→黒に変わる。

又、時刻１（、でＨＣＲＯによるＴＥＮＤ信号により再
び第２０図ＣＤ）状態のレジスタＣ１０３Ｃ３〜Ｃ６出
力から（このｉＨモード中の２番目のターミネーテイン
グコードであるから）　Ｂ　］、　）（コードを検出す
る。Ｂｌ）ｌコードはランレングス値１　（補数＝＜−
１＞）、コード長３であり、又Ｂｌ）（コードはジャン
プコードであるからランレングスカウンタ６０２は再び
く−１〉をロードされる。このＢＩＨコードの検出によ
りＨモードのコードの復号が終了し、次のコードの復号
を行なう。この場合、次のコードの先頭ビットをレジス
タＣｌＯ３の００ｍ力に位置せしめるべくレジスタＣｌ
Ｏ３のデータはＢＩＨのコード長３にＨコードのコード
長３を加えた６ビツト分のジャンプ移動を行ない第２０
図（Ｃ）の状態となる。結局、時刻ｔ１のＨＣＲＯで第
１４図示のフリップフロップ１４０４を反転させる（結
果はｔ２）。

時刻ｔ１では第２０図（Ｃ）状態のレジスタＣｌＯ３か
らＨモードコード及びＷ４コードを検出する。以後動作
は８２０図（Ａ）状態の時と同様である。

次に時刻ｔ５で第２０図ＣＤ）状態のレジスタＣｌＯ３
によりＢ６コードを検出する。Ｂ６コードのコード長は
４で、ジャンプコードではな、いので、まず、レジスタ
ＣｌＯ３は時刻ｔ５から１ビツトずつ４時刻（４クロツ
ク）で移動しｔ９で第２０図（Ｅ）の状態となる。又、
この時Ｂ６はＨモード中の２番目のターミネイテイング
コードとして検出されたのであり、この際には次のコー
ドの先頭をレジスタＣｌＯ３のＣＯ出力に位置させるべ
くさらに３ビツトジヤンプを行うよう制御される（ｔ９
で実行し結果はｔ　１０で出る）、結局レジスタＣｌＯ
３はｔ　ｉ。

で第２０図（Ｆ）となる。

そして、ｔ　１１でＨＣＲＯが出ると第１４図のフリッ
プフロップ１４０１反転すると共に再びレジスタＣｌＯ
３からＶ（０）コードを検出するが、こんどはＶモード
・コードであるから第１２図示のラッチ３０１のＶ（０
）ビットに１°゛をセットする（他は“０“）、又、Ｈ
モートではないので第６図のランレングスカウンタ６０
２は作動させない、、（結局ＨＣＲｏも出ない）、ラッ
チ３０１内のｖ（０）ピッＩ・は第１２図で第７図示の
シフトレジスタＢ１１６の出力の入力されるアンド回路
７０４から記号ｂ１とナンド回路７０５において照合さ
れ、アンド回路７０４の出力がルベルとなり、ナンド回
路７０５及びオア回路】２０２によりＶＨ】Ｔ信号を出
すまで待ち、第１４図のフリップフロップ１４０１を反
転する。結局再生された画像は第１９図の１９１０の如
くとなる。この時の再生画像の有効区間は２８１９図の
１９１４信号で示される。又、１９１０で示す画像はプ
リンタ１１９の出力されるとともに次の第２ラインのデ
コードの為のリファレンスラインとして用いるため並行
して書込み動作を実行しているラインバッファＢ１１３
へ書き込まれている。又、再生画像は記号ａＯとしても
使用される。このようにして画像が再生（デコード）で
きるわけである。

以上の説明から明らかな様に、本実施例の回路の各ブロ
ックには制御回路１１８　（第１図）より共通の画像ク
ロックが供給され、デコード動作はこの画像クロックに
同期して実行され、且つ、クロックの間隔（周期）に応
じた速度でデコード動作する。また、このクロックの供
給を停止すれば、その停止期間はデコード動作も停止上
する。従って、デコード回路の各ブロックに共通に供給
するクロックの間隔等を変えることによりデコード動作
の速度等が制御可能である。

この速度、休止制御によりデコードされた画像を受は入
れるプリンタやコンピュータ等のデータ処理速度等がデ
コード速度に制限されることがない、また逆に、デコー
ド済の画像を処理する後段のプリンタ等の処理速度に合
わせたクロックをデコード動作の基準とすると後段の処
理速度に適応したデコード動作がなされるので、例えば
、処理速度の異なる複数通りのプリンタ等にも共通のデ
コード回路で対処可能となる。また、後段の処理装置が
コンピュータ等の所定量のデータを間欠的に取り込み動
作する装置であっても、取込み期間に合わせてクロック
をデコード回路に供給し、その他の期間にはクロックの
供給を停止すればデコード動作がコンピュータ等の間欠
処理に合わせて実行可能となる。

以上述べたデコード方式により以下の効果を得ることが
できる。即ち。

（１）１ライン間、連続するクロックに同期して、画像
を途切れる事なく再生（デコード）できる、又、各ライ
ンも連続的、同期的に再生可能である。該再生画像をレ
ーザープリンタ等に出力すれば直ちに画像出力を得られ
る（即ちリアルタイム・デコード）。

（２）画像の複雑さの度合、及び圧縮コードのいかんに
関せず、常に高速デコードが保証される。（実測では主
副走査密度共１６ｐｅ　１７２５、４　ｍ　ｍのＡ３サ
イズ画像は常に１．５秒で処理できる。） （３）高速画像出力の場合に対していも通常行なわれる
よにあらかじめ一定量のデコード済画像をメモリ等に用
意することなく圧縮コードから直接画像を再生し出力で
きるのでメモリ等が節約できる。

尚、以上の説明ではリファレンスラインとの関係を用い
た二次元符号化データの復号処理を説明したが、ＭＭＲ
符号化等はもちろんのこと、−次元符号化と二次元符号
化の混在するＭＲ符号化等にも適用可能である。尚、デ
コードすべきデータはコンピュータの出力やファクシミ
リ等によって伝送されてきたデータ等を用いることがで
きる。

表　　　　１ 表　　　　２ （注）木用はＨモード中の２番目のターミネイテイング
・コードの場合（効　果〕 以上説明した様に、本発明によると復号のために判別し
たコードに応じて次のコードの復号のための動作を異な
らしめたので、コード長の不揃いな画像コードの復号に
際しても、途切れのない高速な復号動作を達成できるも
のである。

【図面の簡単な説明】

第１図は本発明を適用したデコード回路のブロック図、
第２図（Ａ）、（Ｂ）は復号すべきコードを表わす図、
第３図はビットシフタの構成例を示す図６第４図はコー
ドテーブルＲＯＭの構成例を示す図、第５図はコード検
出ロジックの構成例を示す図、第６図はテンレングスカ
ウント回路の構成例を示す図、第７図はリファレンスラ
インの画像信号の処理回路の構成例を示す図、第８図は
セレクタ回路の構成例を示す図、第９図は仮想変化点検
出回路の構成例を示す図、第１０図は変化点検出回路の
構成例を示す図、第１１図は第９図及び第１０図の動作
を示すタイミングチャート図、第１２図はＰＶ照合回路
の構成例を示す図、第１３図はシフトコントロール回路
の構成例を示す図、第１４図は画像再生回路の構成例を
示す図、第１５図は復号された画像信号の一例を示す図
、第１６図は復号すべきコード列を示す図、第１７図及
び第１８図は第１ライン、第２ラインのデコード動作を
示す図、第１９図はデコード動作を示すタイミングチャ
ート図、第２０図はレジスタのシフト動作を示す図であ
り、 １０１は記録回路、 １０２はマルチプレクサ、 １０３はレジスタＣ１ １０４はコード検出ロジック、 １０５はＰＶ照合回路、 １０６はフードテーブルＲＯＭ、 １０７はランレングスカウント回路、 １１２．１１３はラインバッファメモリ。 １１４は画像変換回路である。 （Ａ） （Ｂン あ２図 第ｑＨ あ７０図 第ＨｆＫＪ ／３ｏ３ あ、’３１５ＥＩ

Claims (1)

【特許請求の範囲】
1. 入力する画像コードの復号に用いる参照ラインの画像信
   号を取込む手段と、入力する画像コードを格納する手段
   と、上記格納手段に格納された画像コードを順次判別す
   る手段と、上記判別手段の判別結果に従って上記格納手
   段から判別済のコードを排出せしめる手段と、上記判別
   手段の判別結果と上記取込み手段により取込まれた画像
   信号の関係に基づき画像信号を形成する手段とを有し、
   上記排出手段は判別したコードに応じて上記格納手段か
   らのコード排出動作を異ならしめることを特徴とする画
   像コードの復号装置。