JPS6235775A - 画像コ−ドの復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 未発明は画像コードの復号装置に関し、特に、モディフ
ァイド拳リード（ＭＲ）符号化やモディファイド・モデ
ィファイド拳リード（ＭＭＲ）符号化等の二次元符号化
された画像コードを復号する画像コードの復壮装置に関
するものである。

〔従来技術〕

ファクシミリ等の画像伝送装置や光ディスク、磁気ディ
スク等を用いた画像ファイル装置において、画像データ
を圧縮して取扱うことによりデータ量を減少せしめ伝送
或いは蓄積動作の高速化。

効率化を計っている。

この様な画像データの圧縮技術としては、二次元符号化
方式（昭和５６年郵政省告示第１０１３号）又は高能率
二次元符号化方式（昭和６０年郵政省告示第１９７号）
等により示されたＭＲ。

ＭＭＲ等が一般に知られている。

このＭＲ、ＭＭＲ符号符号化工次元符号化は、前ライン
の画像と符号化すべきラインの画像信号との相関関係を
コードで表わすものである。従って、二次元符号化され
た画像コードの復号には既に復号された前ラインの画像
信号と入力画像コードとの関係を判断する如くの複雑な
処理動作が必要であり、これはマイクロコンピュータ象
によるソフト的な処理によってなされていた。従って。

画像コードの′Ｉ定に数ステップを要することもあり、
次に入力する画像コードの復号が即座に実行することが
できず、復号動作が高速に実行できないこともある。

〔目　的〕

未発明は以上の点に鑑みてなされたもので、二次元符号
化された画像コードを高速に復号することを目的とし、
詳しくは、入力する画像コードの復号に際して参照すべ
きラインの画像の変化点情報及び色情報を所定画素毎に
並列に出力する手段と、入力する画像コードを順次判別
する手段と、上記判別手段の判別結果と上記出力手段の
並列出力との関係を監視する手段と、上記監視手段の出
力に基づいて画像信号を形成する手段とを有する画像コ
ードの復号装置を提供することを目的とする。

〔実施例〕

以下、本発明を図面を用いて詳細に説明する。

第１図は本発明の実施例のデコード回路のブロック図で
ある。第１図により動作の概要を説明する。尚本例では
ＭＭＲ符号化された画像コードの復号を例に説明するが
、ＭＲ符号化等他の二次元符号化にも適用することがで
きる。

１０１は記憶回路であり、デコードすべき画像の符号（
以下、コードという）が記憶されており、記憶回路１０
１のデータ記憶形式は第２［ｆｆｌ　（Ａ）に示すよう
に、例えば通信回線から直列に受信した一連のコードを
、第２図（Ｂ）に示す如く６ビツト単位の並列データに
分割して記憶したものであり、各コードの区切りには関
知しない。この記憶回路１０１はＲＡＭ　（ランダムア
クセスメモリ）やラッチ回路により構成しうるものであ
る。

記憶回路１０１は外部からの要求信号２０１に応じて、
順次並タリ出力データＢＯ−Ｂ１５を更新できる構造で
ある。

第１図において１０２はマルチプレクサ、１０３はレジ
スタＣであって、マルチプレクサ１０２及びレジスター
ＣｌＯ３は連動して。

１つのビットシフタを構成している。即ち記憶回路１０
１から並列に読出された１６ビツトのコードは、マルチ
プレクサ１０２を経て、レジスタＣｌＯ３に記憶されて
いるが、このときにシフトコントロール回路１０ｇによ
ってマルチプレクサ１０２の入力と出力との関係を制御
することにより１．コードデータがシフトコントロール
回路１０８により指定されたビット数だけ順次レジスタ
ＣｌＯ３内を、一方向に移動するよう制御される。

１０４はコード検出ロジック、１０６はコードテーブル
ＲＯＭであって、コード検出ロジック１０４及びコード
テーブルＲＯＭ１０６は、レジスタＣｌＯ３内の所定の
位置にあるコードを入力として得て、該コードの内容を
判別する回路である。即ち、ＲＯＭ１０６は水平（Ｈ）
モードの場合の入力コードに応じたランレングス及びコ
ード長（＝ピッ）ｆｉ）等を記憶したテーブルを有し、
このテーブルをアクセスすることにより対応したデータ
を出力する。そし−ｃ、ＲＯＭ１０６より出力されたラ
ンレングスの数値はランレングスカウント回路１０７に
入力される。

ランレングス・カウント回路１０７はＲＯＭ１０６より
の数値分だけカウントをした時、カウント終了パルスを
出し画像再生回路１１０等に送る。

一方ＲＯＭ１０６の出力のうちコード長をシフトコント
ロール回路１０８に送る。シフトコントロール回路ｌＯ
βはマルチプレクサ１０２を動作し、今判別したコード
長のビット数だけレジスタＣｌＯ３内のコード・データ
を移動させる。即ち判断済みのコードをレジスタＣｌＯ
３より排出し、続く次のコードを１１０６ＲＯ等が判断
可能なようにレジスタＣｌＯ３の所定位置まで移動させ
るわけである。この際、シフトコントロール回路１０８
はマルチプレクサ１０２に対して指定したコードの移動
着を積算しており、積算値が１６ビツト分のシフトに相
８する伯となる毎に記憶回路１０１から新しいコードを
１６ビツト並列にマルチプレクサ１０２を介してレジス
タＣｌＯ３へ追加させる。又コード検出ロジック１０４
はレジスタＣｌＯ３内のコードが後述の如くの特定のコ
ードである時、検出機能を発揮し、検出結果をＰＶ照合
回路１０５等に報知する。又、同時にコード検出ロジッ
ク１０４により検出した特定コー）・□のコード長はシ
フトコントロール回路１０８にも送られる。この時シフ
トコントロール回路１０８の役割は前述の場合と同じで
ある。

１１２．１１３はラインバッファメモリＡ。

Ｂであり、バッファメモリＡ１１２及びバッファメモリ
Ｂ１１３は各々画像１ライン分の画像データを記憶でき
る容量のメモリでＲＡＭ等により構成されている。アド
レスカウンタＡ１１１及びアドレスカウンタＢ１１７は
バッフアノモリＡ１１２とバッファメモリＢ１１３の各
々の古込み又は読み出しアドレスを指定するカウンタで
ある。又バッファメモリＡｌ　１２とバッファメモリＢ
ｌ　１３は一方が書込みモードの時、他方が読出しモー
ドとなるようタブルブツファ構造となっている。又バッ
ファメモリＡ１１２及びバッファメモリＢ１１３は二次
元符号化法によるコードをデコードする為のリファレン
スラインの画像を記憶する為のものである。１１８は第
１図示の各回路ブロックの動作を制御する制御信号を発
生する制御回路であって、各回路ブロックは制御回路１
１８から発生されたクロックを共通のタイミング信号と
して各部間の同期を取りつつ動作する。

次に第１図示の回路ブロック図の各部の機能を具体的に
述へる。マルチプレクサ１０２及びレジスタＣｌＯ３は
前述のようにビットシフトを構成しており、その構成例
を第３図に示す。

即ち、第２図ＣＢ）の如く記憶回路１０１に記ｔαされ
ているコード・データはデコード開始に先立ち、まず先
頭の１ワード＝１６ビツト（Ｂ０〜Ｂ１５）が第３図示
のマルチプレクサＢ１０２１を経てシフトレジスタＣｌ
Ｏ３内へ移動する。続いてレジスタＣｌＯ３の出力をマ
ルチプレクサＡ１０２２を介してレジスタＣｌＯ３に入
力する。そして、コード先頭のビットがレジスタＣｌＯ
３のＣＯの出力となった時一旦停止する。この状態がデ
コード開始準備完了の状態である。

以１−のコード・データの移動の制御は第１図示のシフ
トコントロール回路１０８からの信号Σｌ〜Σ４、ＣＲ
，ＳＴＩ〜ＳＴ８コード検出ロジック１０４の信号Ｓ　
Ｏ−Ｓ　３に従って行う。又、第３図のマルチプレクサ
１０２．レジスタＣｌＯ３によるビットシフトは１ビツ
ト毎のシリアルシフト及び１〜９ビツトの複数ピッ）・
を一度にシフトするジャンプ・シフトを行う機能を有す
るものである。又、レジスタＣｌＯ３は本実施例では３
１ビツトのパラレルイン−パラレルアウトのレジスタで
ある。又、シフトの方向は第３図に矢印で示す一力向の
みである。又、レジスタＣｌＯ３内に示したコードは第
２図（ｂ）の記憶回路１０１内のコードが前述したレジ
スタＣｌＯ３内のデコード開始準備完了位置にある状態
を例示したものである。

次に第１図示のコード・テーブルＲＯＭｌ０６の構成を
第４図に示す、第４図４０１及び４０２は各々１３ビツ
トのアドレス入力（ＡＯ〜Ａ１２）及び１ビツトもチッ
プイネーブル入力（σＴ）及び１２ビツトのデータ出力
（０１〜０１２）をもつ通常のＲＯＭ　（リード・オン
リーΦメモリ）である、ＲＯＭＡ４０１は白のコードに
対するテーブル、ＲＯＭＢ４Ｏ２は黒のコードに関する
テーブルであり、チップイネーブル入力σＩへの信号に
よりいずれか一方が選択される。

ＲＯＭＡ４０１　とＲＯＭＢ４Ｏ２（７）構成は同様で
あるのでＲＯＭＡ４０１の記憶内容につい−ｃＡべる。

ＲＯＭＡ４０１のアドレス入力のＭＳＢ＝Ａ１２には、
第３図示のレジスタＣｌＯ３の０３出力信号が入力され
る。そして、続くアドレス入力Ａ１１−ＡＯには、第４
図示の順にレジスタＣｌＯ３の０３〜Ｃ１５出力が並列
入力されている。又、ＲＯＭＡ４０１（７）ｎ入力には
コードの黒／白の色信号（Ｂ／Ｗ）が入力される。又Ｃ
３出力はＨモードを構成するＨモードコード（ＯＯ１）
以外の各コードのＭＳＢピットチある。ＲＯＭＡ４０１
に入力されたコードによって指定された番地から該コー
ドのランレングス（ＲＬ５〜ＲＬＯ）及びコード′長（
ＣＬ４〜ＣＬＯ）及び該コードがメイクアップコードか
ターミネインテイングコードかを区別する信号（Ｍ／Ｔ
）を並列出力する。

尚、レジスタＣｌＯ３の０３〜Ｃ１５出力によりランレ
ングスコードを判定するので水平モードを示す３ビツト
のＨコードをレジスタから排出することなく、続く、ラ
ンレングスコードを判定でき、復号の高速化が達成でき
る。

第４図の入力例は白ラン１８のコード（Ｏｌｏｏ　１１
１）が入力された時の出力でランレングスは１８である
が２進数で２の補数の形（１０１１１０）で出力される
。ランレングスは本来１２ビット表現できるものである
が、ターミネイテイングコードの場合は、下位６ビツト
のみ出力し、上位６ビツトは常にオール１なので出力し
ない。又、与えられたコードがメイクアップコードの場
合は上位６ビツトのみを出力し、下位６ビツトは常にオ
ール０なので出力しない、又、第４図示の入力例では白
ラン１８のコードのコード長は７なので、出力例はＣＬ
４〜ＣＬＯに（００１１１）の２進数が出力されている
。同時にＭ／Ｔ出力は０を出力し、入力コードがターミ
ネイテイングコードであることを示す（Ｍ／Ｔ＝　１な
らメイクアップコード）。

又、アドレス入力に対してコードが短い為に入力のない
アドレスはＤｏｎ′ｔ　　ＣａｒｅとなるようにＲＯＭ
Ａ４０１には各コード入力に対して番地割付けを行なっ
て記憶内容を書き込んである。使用コードの相互間は以
上のようにＤｏｎ′ｔ　　Ｃａｒｅとしても混同されな
いように規定されている。

次に第１図示のコード検出ロジック１０４の具体的回路
の構造を第５図に示す、即ち、第５図は第１表及び第２
表に示す各コードをナンド回路５１０、オア回路５１１
１反転回路５１２の組合せにより論理的に検出し各コー
ドの検出済信号及び検出コードのコード長（ＳＯ〜Ｓ４
）及びランレングス（ＲＬＯ−ＲＬ５）　等を出力する
。５０１で示すＪＣＤ信号は第５図のロジックにより第
１表及び第２表のコードが検出されたことを示す、レジ
スタＣｌＯ３のデータは第４図示のＲＯＭ及び第５図示
のロジックに並行して与えられるので、両方から復号デ
ータが出力されることがある。この様な場合のために、
第５図示のロジックにてコード検出・された場合にはＪ
ＣＤ信号にて第４図ＲＯＭの出力を無効とする。

第５図は第１表及び第２表のコードのうち、Ｐコード（
０００１）、ＶＬ　　（１）’：ｉ−ド（０１０）、Ｗ
４コード（ｆｏｉｌ）の検出を例示しているが、他のコ
ードも同様に検出される。尚、第１表、第２表に示した
コード群は各コード長がそのコードが示すランレングス
と等したのでは次のコードの頭出しが次の画像出力時化
にできないニードである。

第１表、第２表に於いて、第１表のグループｌの各コー
ドは該コードのＭＳＢビットが第３図示のレジスタＣｌ
Ｏ３のＣＯにあるときを検出すべき所定位置とする。又
、第２表のグループ２の各コードは該コードのＭＳＢビ
ットがレジスタＣｌＯ３の０３にあるときを所定位置と
する。なお、第１表及び第２表に示した各コードをまと
めて“ジャンプコード゛′と称する事とする。尚、ジャ
ンプコードとしてはこれ以外のコードを含んでもよいこ
とは言う迄もない。

次に、第１図示のランレングス・カウント回路１０７の
具体的な回路を第６図に示す。

第６図において、６０１はデマルチプレクサであり、第
４図示のコードテーブルＲＯＭの＋ｊＨ力であるＲＬ５
〜ＲＬＯのランレングス信号（２の補数）をランレング
ス・カウンタ６０２へのロード（プリセット）データと
して入力する。このＶＡ第４図示のＲＯＭからの出力ラ
ンレングス（ＲＬ５〜ＲＬＯ）は前述の如く６ビツトの
みであり、入力コードがメイクアップコードでるかタミ
ネーテイングコードであるかにより、ランレングス信号
の下位又は上位の６ビツ［・にはマルチプレクサ６０１
内から１が補完される。マルチプレクサ６０１への入力
Ｍ／Ｔ信号は入力したランレングス信号ＲＬ５〜ＲＬＯ
を出力Ｙ１に出すかＹ２に出すかのセレクト信号となる
。ランレングスカウンタ６０２は１２ビツトの２進カウ
ンタである。６０６に示すＬＯＡＤ信号でランレングス
カウンタ６０２の初期値のプリセット（マルチプレクサ
６０１の出力のロード）を済ませたあと６０５で示すＣ
ＮＴＥＮ信号によりカウンタがイネーブルとなるとラン
レングスカウンタ６０２は順次カウント−アップしてゆ
く。そしてついに該カウンタ出力（ＱＯ−Ｑｌ　１）が
オール１、即ち（−１＞値になるとゲート６０３の出力
が０となり、反転回路６０７よりカウント終了パルスＨ
ＣＲＯ６０４が出力されカウント動作も停止する。

次に第７図に於いて、第１図示のアドレスカウンタＡ１
１ｌ、アドレスカウンタＢ１１７の制御によりラインバ
ッファメモリＡ１１２．ラインバツフアメモリＢ１１３
より読出された画像信号の処理について説明する。第７
図において１１４は画像変換回路であり、セレクタ１１
４１、仮想変化点発生回路１１４２．変化点検出回路１
１４３より構成される。セレクタ回路１１４１を′：ｐ
Ｊ８図に示す。第８図において８０１はアンド回路、８
０２はオア回路、８０３は反転回路であり、ラインバッ
ファメモリＡ１１２の読出しデータ９０１とラインバッ
ファメモリＢ１１３の読み出しデータ９０２を画像１ラ
イン毎に切り換え信号９０３によりリファレンス画像信
号９０４として選択する回路である。

次に、仮想変化点発生回路１１４２を第９図に示す。即
ち、第９図に於いて８０４はアンド回路、８０５は反転
回路、８０６はオア回路、８０７はフリップフロップで
あり、セレクタ１１４１から入力される各リファレンス
の最終画素位置を示す信号９０５により各リファレンス
・ライン画像信号９０４の最後の画素の色をフリップフ
ロップ８０７にラッチし、その次の画素（仮想画素）の
色を相反する色として必ず変化点となるように各ライン
の有効区間を示す水」ｉ同期信号９０６の立下がりによ
りフリップフロップ８０７のＱ出力を選択する回路であ
る。

次に変化点検出回路１１４３を第１０図に示す。即ち第
１０図において、１００１はフリップフロップ、１００
２は排他的オア回路、１００３は反転回路である。図示
するように仮想変化点発生回路１１４２の出力９０７は
フリップフロップ１００１と排他的オア回路１００２に
入力され、フリップフロップ１００１のＱ出力と入力信
号９０７の排他的論理和を排他的オア回路１００２によ
って取ることにより、相隣る画素の色の変化を検出し、
変化点検出信号９０９を出力する回路である。

第９図及び第１０図に示した回路１１４２及び１１４３
の動作タイミングチャートを第１１図に示す。

第１図において１１５は４ビツトシフトレジスタからな
るシフトレジスタＡで、第７図の１１５に回路を示す。

即ち、変化点検出回路１１４３からＳＩに入力されたリ
ファレンスライン画像データ９０８はレジスタＡ１１５
内をＱ１→Ｑ４の方向にクロックにより順次シフトされ
る。又、該レジスタＡ１１５の４ビツトの内容は常に９
１０として並列出力されている（、Ｃ１〜Ｃ４）。従っ
て、リファレンスラインにおける連続した４画素分の個
々の色情報がシフト・レジスタＡ１１５よりパラレルに
出力されることになる。

第１図示のシフトレジスタＢｌ　１６もまた同様に４ビ
ツトのシフトレジスタであり、第７図の１１６に回路を
示す、即ち、変化点検出回路１１４３からＳＩに入力さ
れたリファレンスラインの画像変化点信号９０９をデー
タとしてレジスタＢ１１６内をＱ　１−Ｑ４の方向にク
ロックによる順次シフトされる。又該内容は９１１とし
て常に並列出力されている（Ｂｌ〜Ｂ４）。

従って、リファレンスラインにおける連続した４画素中
の変化点の有無及びその変化点位置を示す情報がシフト
レジスタＢ１１６よりパラレル出力される。

次に第１図示のＰＶ照合回路１０５を第１２図に示す、
第１２図において、１２０１．７０３は排他的オア回路
、１２０２．７０４はアンド回路、１２０３．７０５は
ナンド回路、また、１２０５は反転回路である。３０１
は８ビツトのラッチで第５図示のコード検出ロジック１
０４によりレジスタＣｌＯ３に格納されたコードがデコ
ード又はＶコードであることが検出されると、各検出さ
れたコードに対応したビットを“１”とし、他を“０°
゛としたデータを受は取り記憶する。該記憶データはＰ
モード又はＶモードのデコード時照合に使用する。第１
２図の信号Ｂ１−８４は第７図示のレジスタＢ１１６か
らの信号９１１で、あり、第１２図の信号Ｃｌ−Ｃ４は
第７図示のレジスタＡ１１５からの信号９１０である。

又、第１２図ａＱ信号は二次元符号化法でいう記号ａＯ
（以下記号ａＱという、他の記号も同様）であり、デコ
ード各時点での起点画素の色を示す。

第１２図において排他的オア回路７０３及びアンド回路
７０４は記号ｂｌが第７図示の、シフトレジスタＡ１１
５の０４の位置にある事を検出する回路であり、第１２
図示のフリップフロップ３０３は記号ｂ１が既に上記位
置で検出されたことを記憶する回路である。又３０２は
３ビツトのシフトレジスタで、前記アンド回路７０４で
検出された記号ｂ１をＳＩから出力し、その後３クロツ
クの間Ｑ１→Ｑ２→Ｑ３とシフトながら記憶している回
路である。以上の構成により、シフトレジスタＢ１１６
のＢ４出力に続く３画素内に変化点ｂ１がある場合その
位置に対応したアンド回路１２０２の出力が１となり、
また、Ｂ４出力の前の３画素内に変化点ｂ１がある場合
、その位置に対応したシフトレジスタ３０２の出力１と
なる。第１２図のその他の回路はラッチ３０１が保持し
ているＰ又はＶのデコード情報とフリップフロップ３０
３、シフトレジスタ３０２、アンド回路７０４等から得
られるリファレンスラインの情報とを照合する回路であ
り、条件が合えば７０１に示すＰＶＨｉＴ又は７０２に
示すＶＨｉＴの条件合致信号を出力する０例えば、ラッ
チ３０１にＶＲ（２）がラッチされた場合にはシフトレ
ジスタ３０２の出力が１となったとき、また、ラッチ３
０１にＶＬ　　（２）がラッチされた場合にはアントゲ
−）１２０２の出力が１となったときに夫々ＶＨｉＴを
出力する。

尚、ＰＶＨｉ　ＴはＶモードのコード及びデコードのデ
コード終了を示し、このＰＶＨｉ　Ｔにより、次のコー
ドのモード判定を実行する。

第１図示のシフトコンミロール回路１０８を第１３図に
図示する。即ち１３０１は４ビツトの２進フルアダであ
り、１３０２は４ビツトのラッチである。フルアダ１３
０１とラッチ１３０２とで４ビツトの２進アキユミレー
タを構成している。フルアダ１３０１への入力ＳＯ〜Ｓ
３信号は第１図コード検出ロジック１０４又はコード・
テーブルＲＯＭ１０６から得られる。レジスタＣｌＯ３
内のコードの１クロツクにおける必要移動量に対応する
。なお、ＲＯＭ１０６から得る必要移動量は常に１であ
る。

結局フルアダ１３０１及びラッチ１３０２によるアキュ
ミレータはレジスタＣｌＯ３内のデータの移動の経過に
よって生じたレジスタＣ内の空ビットの数を積算してい
る。又、フルアダ１３０１の出力ＣＲ（キャリー）、Σ
１〜Σ４は現在フルアダ１３０１のＳＯ〜Ｓ３に入力さ
れている移動を実行するとできるレジスタＣｌＯ３内の
空きビットの数を示す、この時点でＣＲ（＝１６）が出
力されている時には第１図示の記憶回路１０１に更新要
求信号２０１（第２図）を出力し新しいデータ（１６ビ
ツトＢＯ−Ｂ１５）を記憶回路ｌｏｔよりレジスタＣ１
０３へ追加する。

信号５Ｏ−Ｓ３は第１表、第２表に示した如く０〜９（
１０進）の値を取りうるので、例えばラッチ１３０２が
１５（１０進）を示している時、もしＳＯ〜Ｓ３が９を
示すと積算値は９＋１５＝２４となる。この時レジスタ
ＣｌＯ３において９ビツトジヤンプシフトを実行すると
２４ビツトの空きビットができるので、新しいコードを
第１図示の記憶回路１０１から追加するが、レジスタＣ
ｌＯ３は３１ビツト構成であるから、３ｌ−２４＝７ビ
ツトの出力ＣＯ〜Ｃ６（第３図０９〜Ｃ１５から移動す
る）が有効ビットであり、０７〜Ｃ３０が空きビット（
＝無効コード）である、この際、レジスタＣｌＯ３内の
コードが途切れないように記憶回路１０１により並列に
読出された新しいコード（１６ビツト）はレジスタＣｌ
Ｏ３のＣ７・−Ｃ２２の位置へ追加される０以上の新し
く追加するコードの記憶位置の制御は第１３図回路１３
０３が第３図示のマルチプレクサＡ１０２２に対して信
号ＳＴＩ〜ＳＴ８を出力し、マルチプレクサを選択動作
せしめることにより行っている。即ちレジスタＣｌＯ３
のＣＯ〜Ｃ１５の１６ビツトには常に有効コードが存在
するように制御されているわけである。

次に第１図の画像再生回路１１０を第１４図に示す、第
１４図において、１４０７はオア回路、１４０８は反転
回路、１４０９はナンド回路、１４１０はアンド回路で
ある。即ち、フリップフロップ１４０１のＱ出力＝１４
０２は復号動作の目的であるデコードの結果の画像であ
り、第１図に示すようにレーザビームプリンタの如くの
プリンタに送り実際の画像出力を記録紙とに印刷できる
ものである。又、フリップフロップ１４０１はＶモード
のコードがリファレンスライン上の記号ｂ１と照合済と
なった事を示すＶＨｉＴ信号７０１（第１２図）又は第
６図示のランレングスカウンタ６０２がターミネイテイ
ングコードの示すランレングス値だけカウントし終えた
事を示すＨＣＲＯ信号に基づくＴＥＮＤ信号１４０４に
より（出力）を反転される。又、フリップフロップ１４
０３は第６図示のランレングスカウンタ６０２がターミ
ネーテイングコードの示すランレングスをカウント中で
あることを記憶している回路である。即ち、このフリッ
プフロップ１４０３もＱ出力により、メイクアップのラ
ンレングスカウント終了ＩＩのＨＣＲＯ信号６０４では
フリップフロップ１４０１は反転せず画像の色も変化し
ない。

また、フリップフロップ１４ｏ１はＰモードの照合済信
号ＰＶＨＩ　Ｔによって反転動作しない。

次に、１例として、木実雄側がデコード結果として、第
１５図に示すような画像を再生（デコード）する場合の
、具体的動作説明をする。第１５図の１５０１は仮想ラ
インで実際の画像ではない、又１５０２は第１ライン及
び１５０３は第２ラインを示し、これらは実際の画像で
あり、本例では各ライン共に１６画素により成っている
とする。

又、第１５図示の１５０４．１５０５．１５０６の各画
素は仮想変化点発生回路１１４２（第７図）により発生
された仮想画素であり、実際の画像ではない。

つまり、本例の第１５図の画像は２ラインにより１ペー
ジを構成しており、又各ラインの画素数は１６画素の画
像であるとする。従って第１５図示の画像を符号化した
第１６図に示すコード情報を記憶回路１０１　（第１°
図）より得て、第１５図の画像を再生する例を以下説明
する。又、デコードに先立ち、符号化方式の規定により
、画像ライン毎の画素数は１ページ内では一定で既にデ
コード回路に対し明らかにされている。

第１７図は第１ラインのデコード詩のリファレンスライ
ン及び各記号の関係を示す。又、第１８図は第２ライン
のデコード時のものである・また、第１９図はデコード
動作のタイミングチャートである。第１９図のタイミン
グチャートからも明らかな様に、本デコード動作は１９
１５で示す画像クロックに従って実行される。

第１９図の１２０で示すＨ５ＹＮＣ信号は第１図フリン
タ１１９等の外部から与えられる、例えばｌライン毎の
プリント動作に同期した水平同期信号であり、本実施例
の復号化回路は水平同期信号１２０に同期してｌライン
づつデコード動作を行なう、結局、水平同期信号１２０
は１ラインづつのデコード動作開始のトリガー信号とし
て用いられる。

第１９図の１９０１及び１９０２は夫々第７図示のアド
レスカウンタＡｌ１１．Ｂ１１７（７）カウント動作を
許可する信号ＣＮＴＥＮ１及びＣＮＴＥＮ２である。

第１９図の１９０３は上述のＣＮＴＥＮＩ信号ニよりカ
ウントを開始するアドレスカウンタＡ１１ｌの出力値を
示すもので、このカウント値は前述のように第７図示の
ラインバッファメモリＡ１１２へのメモリアドレスとし
て与えられる。また、第１９図の１９０４は出力１９０
３と同様、第７図示のラインバッファメモリ２に対する
メモリアドレスを示している。

第１９図の９０８と９１ｏモして９ｏ９と９１１は第７
図示のシフトレジスタＡとシフトレジスタＢの各々の入
出力信号を示しており、図示する該信号の各波形は第１
５図の画像のものと対応している。

又、第７図示のバッファメモリＡとバッフアメ、モリＢ
は、第１９図に示すように互いにり一ド／ライトを交互
に実行しており、又、常にリード側が５時刻分ライト側
より先行するよう制御されている。これはコードデータ
の復号動作がリファレンスラインの先頭画素に関する変
化点情報及び色情報が第７図示のシフトレジスタＢ、Ａ
の出力Ｑ４に達して始めて実行できるからである。尚、
シフトレジスタのビット数やデコード動作のタイミング
合せ用のラッチ等の数により、このクロック数は５以外
となる。

第２０図に１ライン目（第１５図１５０２）のデコード
時に於ける第３図示のレジスタＣｌＯ３内のコードの移
動状況を示す、第１９図においてＨ３ＹＮＣ１信号がデ
コード開始のトリガとなり、第７図示のバッファメモリ
Ａがリード動作を開始する。このときバッファメモリＡ
より読出されるデータはリファレンスラインでるが、符
号化方式規定により第１ラインのデコードの為のリファ
レンスラインとして仮想の全白ラインが読出される（即
ち、初期状態でバッファメモリＡの内容をクリア（オー
ル０とする）しておく）。

さて、前述したように第３図示のレジスタＣ１０３（以
下レジスタＣと略す）のコードデータはデョード開始準
備完了の状態、即ち第２０図（Ａ）の状態にあるとする
。さて第２０図の時刻ｔ−１に於いてレジスタＣの出力
ｃｏ〜Ｃ８からＨモードコードとＷｌコードが、第１図
示のコード検出ロジック１０４で同時検出される。これ
により水平モードのコード入力であると判断されるとと
もにＷｌのランレングス値１の２の補数＜−１）が第６
図示のランレングスカウンタ６０２のＡ−Ｆ入力にロー
ドされる。尚、ランレングスカウンタ６０２のＧ−Ｍに
は夫々１がロードされる。又、この際Ｈモードの第１の
ターミネーティングコード（即ち、この場合はＷｔ）が
検出済となったことをフリップフロップ等に記憶されて
おく（第１９図１９１３信号）、又Ｗ１のコード長は６
で、しかもＷｌは前述した様にジャンプコードであるか
ら１時刻で６ビツトの移動（即ち６ビツトジヤンプ）を
レジスタＣに実行する。又、ｗｌはターミネイティング
・コードであるから上記ランレングス値のロードと同時
に第１４図フリップフロップ１４０３がＭ／〒にょリセ
ットされてランレングスカウンタ６０２にターミネイタ
の値がロードされた事が記憶される（第１９図１９０８
）。

結局時刻ｔ□でレジスタＣは第２０図（Ｂ）の状態（ｔ
−１時刻の状態から６ビツトのシフトを実行した状態）
となる。又、第１４図のＴＥＮＤ信号１４０４が出力さ
れフリップフロップ１４０１の出力は反転しく結果は時
刻ＬＯの１時刻後＝１１）、第１９図の１９１０に示す
如く画像の色は白→黒に変わる。

又、時刻ｔ□でＨｃＲＯ４：Ｊ：るＴＥＮＤ信号により
再び第２０図（Ｂ）状態のレジスタＣ１０３Ｃ３〜Ｃ６
出力から（この際Ｈモード中の２番目のターミネーテイ
ングコードであるから）ＢＩＨコードを検出する。ＢＩ
Ｈコードはランレングス値１（補数＝＜−ｔ＞）、コー
ド長３であり、又Ｂｌ）（コードはジャンプコードであ
るからランレングスカウンタ６０２は再びく−１〉をロ
ートされる。このＢｌ）（コードの検出によりＨモード
のコードの復号が終了し、次のコードの復号を行なう、
この場合、次のコードの先頭ビットをレジスタＣｌＯ３
のＧ。

出力に位置せしめるべくレジスタＣｌＯ３のデータはＢ
ＩＨのコード長３にＨコードのコード長３を加えた６ビ
ツト分のジャンプ移動を行ない第２０図（Ｃ）の状態と
なる。結局、時刻ｔ１のＨＣＲＯで第１４図示のフリッ
プフロップ１４０４を反転させる（結果は１２）。

時刻ｔ１では第２０図（Ｃ）状態のレジスタＣｌＯ３か
らＨモードコード及びＷ４コードを検出する。以後動作
は第２０図（Ａ）状態の時と同様である。

次に時刻ｔ５で第２０図（Ｄ）状態のレジスタＣｌＯ３
によりＢ６コードを検出する。Ｂ６コードのコード長は
４で、ジャンプコードではないので、まず、レジスタＣ
ｌＯ３は時刻ｔ５から１ビツトずつ４時刻（４クロツク
）で移動しｔ９で第２０図（Ｅ）の状態となる。又、こ
の時Ｂ６はＨモード中の２番目のターミネイテイングコ
ードとして検出されたのであり、この際には次のコード
の先頭をレジスタＣｌＯ３のｃｏ出力に位置させるべく
さらに３ビツトジヤンプを行うよう制御される（ｔ９で
実行し結果はｔｌｏ’ｔ’出る）、結局レジスタＣｌＯ
３はｔ　ｉ。

で第２０図（Ｆ）となる。

そして、ｔ　１１でＨＣＲＯが出ると第１４図のフリッ
プフロップ１４０１反転すると共に再びレジスタＣｌＯ
３からｖ（０）コードを検出するが、こんどはＶモード
・コードであるから第１２図示のラッチ３０１の■（０
）ビットに”１゛をセットする（他は“Ｏ”）、又、Ｈ
モードではないので第６図のランレングスカウンタ６０
２は作動させない、（結局ＨＣＲＯも出ない）、ラッチ
３０１内のｖ（０）ビットは第１２図で第７図示のシフ
トレジスタＢ１１６の出力の入力されるアンド回路７０
４から記号ｂ１とナンド回路７０５において照合され、
アンド回路７０４の出力がルベルとなり、ナンド回路７
０５及びオア回路１２０２によりＶＨｉＴ信号を出すま
で待ち、第１４図のフリップフロップ１４０１を反転す
る。結局再生された画像は第１９１Ｎの１９１０の如く
となる。この時の再生画像の有効区間は第１９図の１９
１４信号で示される。又、１９１０で示す画像はプリン
タ１１９の出力されるとともに次の第２ラインのデコー
ドの為のリファレンスラインとして用いるため並行して
書込み動作を実行しているラインバッファＢ１１３へ書
き込まれている。又、再生画像は記号ａＱとしても使用
される。このようにして画像が再生（デコード）できる
わけである。

以上の説明から明らかな様に、本実施例の回路の各ブロ
ックには制御回路１１８（第１図）より共通の画像クロ
ックが供給され、デコード動作はこの画像クロックに同
期して実行され、且つ、クロックの間隔（周期）に応じ
た速度でデコード動作する。また、このクロックの供給
を停止すれば、その停止期間はデコード動作も停止する
。従って、デコード回路の各ブロックに共通に供給する
クロックの間隔等を変えることによりデコード動作の速
度等が制御可能である。

この速度、休止制御によりデコードされた画像を受は入
れるプリンタやコンピュータ等のデータ処理速度等がデ
コード速度に制限されることがない、また逆に、デコー
ド済の画像を処理する後段のプリンタ等の処理速度に合
わせたクロックをデコード動作の基準とすると後段の処
理速度に適応したデコード動作がなされるので、例えば
、処理速度の異なる複数通りのプリンタ等にも共通のデ
コード回路で対処可能となる。また、後段の処理装置が
コンピュータ等の所定量のデータを間欠的に取り込み動
作する装置であっても、取込み期間に合わせてクロック
をデコード回路に供給し、その他の期間にはクロックの
供給を停止すればデコード動作がコンピュータ等の間欠
処理に合わせて実行可能となる。

以上述べたデコード方式により以下の効果を得ることが
できる。即ち、 （１）１ライン間、連続するクロックに同期して、画像
を途切れる事なく再生（デコード）できる、又、各ライ
ンも連続的、同期的に再生可能である。該再生画像をレ
ーザープリンタ等に出力すれば直ちに画像出力を得られ
る（即ちリアルタイムΦデコード）。

（２）画像の複雑さの度合、及び圧縮コードのいかんに
関せず、常に高速デコードが保証される。（実測では主
副走査密度共１６ｐｅｌ／　２５．４　ｍ　ｍのＡ３サ
イズ画像は常に１．５秒で処理できる。） （３）高速画像出力の場合に対していも通常行なわれる
よにあらかじめ一定量のデコード済画像をメモリ等に用
意することなく圧縮コードから直接画像を再生し出力で
きるのでメモリ等がｍ紛できる。

尚、以上の説明ではリファレンスラインとの関係を用い
た二次元符号化データの復号処理を説明したが、ＭＭＲ
符号化等はもちろんのこと、−次元符号化と二次元符号
化の混在するＭＲ符号化等にも適用可能である。尚、デ
コードすべきデータはコンピュータの出力やファクシミ
リ等によって伝送されてきたデータ等を用いることがで
きる。

表　　　　１ 表　　　　２ （注）木用はＨモード中の２番目のターミネイティング
・コードの場合〔効　果〕 以上説明した様に、本発明によると参照すべきラインの
画像の情報を所定画素毎に並列出力せしめ、これと画像
コードの判別結果に基づき画像信号を形成するので、参
照ラインと入力画像コードとの相関が迅速に判断でき、
高速な復号動作を達成することが可能となる。

【図面の簡単な説明】

第１図は本発明を適用したデコード回路のブロック図、
第２図（Ａ）、（Ｂ）は復号すべきコードを表わす図、
第３図はビットシフタの構成例を示す図、第４図はコー
ドテーブルＲＯＭの構成例を示す図、第５図はコード検
出ロジックの構成例を示す図、第６図はランレングスカ
ウント回路の構成例を示す図、第７図はリファレンスラ
インの画像信号の処理回路の構成例を示す図、第８図は
セレクタ回路の構成例を示す図、第９図は仮想変化点検
出回路の構成例を示す図１第１Ｏ図は変化点検出回路の
構成例を示す図、第１１図は第９図及び第１０図の動作
を示すタイミングチャート図、第１２図はＰＶ照合回路
の構成例を示す図、第１３図はシフトコントロール回路
の構成例を示す図、第１４図は画像再生回路の構成例を
示す図、第１５図は復号された画像信号の一例を示す図
、第１６図は復号すべきコード列を示す図、第１７図及
び第１８図は第１ライン、第２ラインのデコード動作を
示す図、第１９図はデコード動作を示すタイミングチャ
ート図、第２０図はレジスタのシフト動作を示す１Δで
あり、 １０１は記録回路、 １０２はマルチプレクサ、 １０３はレジスタＣ１ １０４はコード検出ロジック、 １０５はＰＶ照合回路、 １０６はコードテーブルＲＯＭ、 １０７はランレングスカウント回路、 １１２．１１３はラインバッファメモリ、１１４は画像
変換回路である。 （Ａ） あ２図 第ｑＥ 第７０図 範Ｊ７図 Ｂｏ３ あ７３　／ｆＪ

Claims (1)

【特許請求の範囲】
1. 入力する画像コードの復号に際して参照すべきラインの
   画像の変化点情報及び色情報を所定画素毎に並列に出力
   する手段と、入力する画像コードを順次判別する手段と
   、上記判別手段の判別結果と上記出力手段の並列出力と
   の関係を監視する手段と、上記監視手段の出力に基づい
   て画像信号を形成する手段とを有することを特徴とする
   画像コードの復号装置。