JPH09109461A - 圧縮された２値画像データの復元装置 - Google Patents

Abstract

(57)【要約】 【課題】 プリンタにおいて、圧縮された２値画像デー
タを高速に復元できるようにし、もって、プリンタの高
速化と高解像度化を容易にする。 【解決手段】 ホスト装置から受信したデータをＣＰＵ
３４が２値画像データに変換しかつ圧縮してから、ＲＡ
Ｍ３８内の画像バッファ４０に書込む。この時の圧縮方
法は、ハフマンコード圧縮法のように、注目しているバ
イトと以前のバイトとの相関関係に基づいて注目バイト
を圧縮する方法である。この圧縮された画像データは、
復元・スムージング回路４８にＤＭＡ転送される。復元
・スムージング回路４８は、従来からあるスムージング
回路に復元のためのロジック回路を付加したもので、ス
ムージング回路に含まれている以前のバイトを保持する
回路を利用して、その保持された以前バイトを参照する
ことによって、圧縮されたデータを復元する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザプリンタな
どにおいて、圧縮状態でメモリに蓄積されているドット
の有無を表した２値画像データをプリンタエンジンに転
送する際、この圧縮された２値画像データを元の形に復
元するための装置の改良に関する。

【０００２】

【従来の技術】レーザプリンタなどのデジタル式プリン
タでは、ホストコンピュータから受信した画像データを
先ずドットの有無を表した２値画像データに変換し、メ
モリ（バッファ）に蓄え、次いで、この２値画像データ
をメモリから読み出し、プリント実行部分であるプリン
タエンジンに転送する。プリンタエンジンはますます高
速化及び高解像度化してきているため、大量のデータを
高速にプリンタエンジンに転送する能力がプリンタに要
求される。

【０００３】高解像度の２値画像データは大量であるか
ら、これを適度に小さいサイズのメモリに蓄積するため
に、通常、その画像データはメモリに書込まれる前に圧
縮される。圧縮方法には種々のものが知られている。メ
モリ内の圧縮された２値画像データは、メモリから読み
出されてエンジンに転送されるときに、元の形に復元さ
れる。

【０００４】図１は、以上の動作を行う従来のプリンタ
の概略構成を示す。図示しないホストコンピュータから
インタフェース回路２を通じて受信された画像データ
は、ＣＰＵ４によってドットイメージに対応した２値画
像データに変換され圧縮されて、ＲＡＭ８内の画像バッ
ファ１０に書込まれる。続いて、画像バッファ１０内の
圧縮済みデータは、ＣＰＵ４によって逐次に読み出され
て元の形に復元され、ＲＡＭ８内の印刷バッファ（例え
ば、バンドバッファ）１２に展開される。このバンドバ
ッファ１２内の２値画像データは、ＤＭＡ（ダイレクト
メモリアクセス）回路１６によって直接的に逐次読み出
され、スムージング回路１８に送られる。スムージング
回路１８は画像内の文字や図形等のキャラクタの輪郭の
不自然な凹凸を平滑化するように画像データを修正す
る。修正された画像データは、ビデオインタフェース２
２を通じてプリンタエンジン２４に送られる。

【０００５】

【発明が解決しようとする課題】図１に示した従来のプ
リンタでは、画像データの伝送のためにシステムバス１
４が占有される処理機会が多く、その結果、個々の処理
に時間がかかって高速化の障害となっている。即ち、図
１を参照した上記説明から分るように、ホストから画像
データを受信する処理、ＣＰＵ４がホストからの画像デ
ータを２値画像データに変換し圧縮して画像バッファ１
０に書込む処理、ＣＰＵ４が画像バッファ１０から画像
データを読み出し復元してイメージバッファ１２に書込
む処理、及びＤＭＡ回路１６が復元されたバンドバッフ
ァ１２内の画像データをスムージング回路１８へ転送す
る処理、の全ての処理機会において画像データの伝送の
ためにシステムバス１４が占有される。従って、それら
の処理は同時に行うことができず、個々の処理の割り当
てられる時間の割合は必然的に小さくなる。結果とし
て、全体の処理時間は長くなり、また、高速化を目指す
には高性能の高価なＣＰＵを使用しなければならない。

【０００６】従って、本発明の目的は、プリンタにおい
て、圧縮された２値画像データを高速に復元できるよう
にし、もって、プリンタの高速化と高解像度化を容易に
することにある。

【０００７】本発明の別の目的は、プリンタにおいて、
圧縮された２値画像データの復元処理が他の画像データ
処理に及ぼす影響を削減し、もってプリンタの高速化と
高解像度化を容易にすることにある。

【０００８】本発明の更に別の目的は、プリンタにおい
て、画像データ処理を担当するＣＰＵの処理負担を軽減
し、もってプリンタの高速化と高解像度化を容易にする
ことにある。

【０００９】

【課題を解決するための手段】本発明に従う圧縮された
２値画像データの復元装置は、元の２値画像データを圧
縮するための圧縮装置とは別個のハードウェア回路を含
んでいる。圧縮装置は、元の２値画像データの各部（例
えば各バイト）を所定のスキャン順序（典型的にはラス
タスキャン順序）で注目しつつ、注目しているデータ部
分を以前に注目したデータ部分との相関関係に基づいて
圧縮するという方法を用いて、元の画像データを圧縮す
る。

【００１０】復元装置のハードウェア回路は、既に復元
された２値画像データの少なくとも一部分（例えば、連
続する複数ライン×複数画素の領域のデータ）を保持し
て、この保持したデータ部分を前記所定のスキャン順序
に従ってシフトさせていくデータ保持回路と、このデー
タ保持回路に保持されたデータ部分に応答して、このデ
ータ部分に含まれる画素データに対するスムージング処
理を行うスムージングロジック回路とを含む。このデー
タ保持回路とスムージングロジック回路とにより、画像
データに含まれている文字や図形などのキャラクタの輪
郭を滑らかなものに修正するスムージング処理が実行さ
れる。このスムージング処理の原理は、図１に示した従
来装置のスムージング回路の原理と同じである。

【００１１】復元装置のハードウェア回路は、上記２つ
の回路に加え更に、圧縮された２値画像データの各部を
前記所定のスキャン順序に対応した順序で取り込み、こ
れを復元する復元ロジック回路を含む。この復元ロジッ
ク回路は、データ保持回路に保持されたデータ部分中の
前記以前に注目したデータ部分に対応するデータ部分を
参照することにより、取り込んだ圧縮データ部分を復元
する。そして、その復元したデータ部分をデータ保持回
路に供給する。

【００１２】一般にプリンタでは、図１を参照して既に
説明したように、ＣＰＵが圧縮装置として用いられる。
このようなプリンタに本発明を適用すれば、ＣＰＵとは
別個のハードウェア回路によって復元処理がなされるた
め、ＣＰＵは復元処理を行う必要がなくなる。その結
果、ＣＰＵの処理負担が軽減し、かつ、ＣＰＵがシステ
ムバスを利用して復元処理以外の処理を行える機会が増
加する。また、圧縮された画像データを復元装置のハー
ドウェア回路へ転送する際、システムバスが使用される
可能性があるが、転送データは圧縮されているため、従
来装置のように復元されたデータを転送する場合に比較
し、バスの占有時間は短くて済む。結果として、高解像
度の画像を高速に印刷することが可能となる。

【００１３】更に、従来のプリンタに搭載されているス
ムージング回路も、上記したデータ保持回路やスムージ
ングロジック回路を有している。本発明の復元装置は、
この従来装置にも備っていたデータ保持回路及びスムー
ジングロジック回路に加えて、復元ロジック回路を追加
することによって構成できる。そのため、小さいコスト
増加で復元装置を実現することが可能である。

【００１４】

【発明の実施の形態】図２は、本発明に係るデータ復元
方式を採用したプリンタの一実施形態の概略構成を示
す。図２に示したプリンタにおいて、図１の従来プリン
タと最も異なる点は、ＲＡＭ３８の画像バッファ４０に
蓄積された圧縮された２値画像データは、その圧縮され
た状態のままで（つまり、ＣＰＵ３４によって復元され
ることなく）ＤＭＡ回路４６によって画像バッファ４０
から読み出されて復元・スムージング回路４８に転送さ
れ、そして、復元・スムージング回路４８によって圧縮
前の形に復元され且つキャラクタの輪郭を平滑化するよ
うに修正される点である。復元・スムージング回路４８
は、図１に示した従来のスムージング回路１８と同様の
データ修正機能をもつだけでなく、圧縮された２値画像
データを復元する機能を持つ。このデータ復元機能は、
後述するように、従来のスムージング回路１８に若干の
ロジック回路を追加するだけで実現することができる。
このように復元・スムージング回路４８が圧縮画像デー
タの復元処理を担当するので、ＣＰＵ３６はこの復元処
理から解放されて復元処理を行わない。そのため、図１
に示すような印刷バッファ１２はＲＡＭ３８内には存在
しない。

【００１５】更に、ＣＰＵ３４は、２値画像データを圧
縮して画像バッファ４０に格納する際、その圧縮方法と
して、次の様な圧縮方法を用いる。即ち、その方法と
は、２値画像データを構成するバイト（又はビット）を
ラスタースキャンの順序で逐次に注目して行き（つま
り、画像を構成するラインを上から下への順序で逐次に
注目し、注目した各ラインでは左から右又は右から左の
順序でライン内のバイト（又はビット）を逐次に注目し
て行き）、その注目した各バイト（又はビット）を、過
去に注目した隣接又は近傍のバイト（又はビット）との
相関関係に基づいて圧縮するという種類の方法である。
要するに、ラスタスキャン順序における以前のバイト
（又はビット）との相関関係に基づいて注目のバイト
（又はビット）を圧縮する方法である。この種の方法で
圧縮された画像データを復元する処理は、後述するよう
に、復元・スムージング回路４８のもつスムージング処
理のための回路部品（特に、以前の複数本のラインのデ
ータを記憶しておくＳＲＡＭ５０や図６に示すシフトレ
ジスタ６２）を流用してスムージング処理と同時並行的
に実行することができる。その結果、復元処理に要する
時間が節約でき、かつ、既に述べたように、復元・スム
ージング回路４８が従来のスムージング回路の構成に若
干のロジック回路を追加するだけで低コストに実現でき
る。

【００１６】図３は、本実施形態で用いることのできる
一つの圧縮方法の具体例を示している。この方法は、バ
イト単位で圧縮するもので、図３（Ａ）に示すように、
注目したバイトの２値パターンと、前ラインの対応する
位置のバイト（つまり直上のバイト）のそれとを比較
し、注目バイトの２値パターンが直上バイトと一致すれ
ば（例えば図中のバイトＡ）、その注目バイトＡを１ビ
ットコード“０”に変換し、直上バイトと一致しなけれ
ば（例えば、図中のバイトＢ）、その注目バイトＢを１
ビットコード“１”と当該注目バイトＢのコピーＣとか
らなる９ビットコードに変換する、という最も単純なタ
イプの圧縮法である。そして、連続する８バイトを上記
のようにして変換すると、図３（Ｂ）に示すように、変
換した８バイトの１ビットコードを纏めて１バイト長の
ビットフラグＤを作成し、このビットフラグＤの後に、
直上バイトと一致しなかった（つまり、ビットフラグＣ
中の１ビットコードが“１”に対応する）バイトのコピ
ーＥ、Ｆ、Ｇ等を並べる。このようにして、圧縮データ
が作成される。

【００１７】図４は、本実施形態で用いることのできる
別の圧縮方法を示している。この圧縮方法は図３の方法
に改良を加えたもので、同じ２値パターンのバイトが繰
り返し出現するとき、その繰り返し回数を示すことで同
じバイトを重複してコピーすることを回避することによ
り、圧縮率を高めた方法である。

【００１８】即ち、まず、注目バイトの２値パターンを
直上バイトのそれと比較する。一致すれば、図４（Ａ）
に示すように、圧縮バイトの上位２桁にコード“１０”
をセットする（以下、この圧縮バイトを第１のタイプの
圧縮バイトという）。続いて、ラインに沿って注目バイ
トを後続のバイトへ逐次に遷移させつつ、その後続の注
目バイトもその直上バイトと一致するかどうかをチェッ
クする。こうして、直上バイトと一致するバイトが連続
する回数を数え、その連続バイト数を第１のタイプの圧
縮コードＨの下位６ビットにセットする。尚、この６ビ
ットには１回〜６２回までの連続回数がセットでき、６
３回以上の連続については、新たに第１のタイプの圧縮
バイトＨを作成してその下位６ビットに残りの連続回数
をセットする。

【００１９】注目バイトが直上バイトと一致しない場合
は、次に、注目バイトを同一ラインの直前のバイト（例
えば、ラインを左から右への方向でスキャンしている場
合は、左隣のバイト）と比較する。直前バイトと一致す
れば、図４（Ｂ）に示すように、圧縮バイトの上位２桁
にコード“１１”をセットする（以下、これを第２のタ
イプの圧縮バイトという）。続いて、ラインに沿って注
目バイトを後続のバイトへ逐次に遷移させつつ、その後
続の注目バイトもその直前のバイトと一致するかどうか
をチェックする。こうして、直前バイトと一致するバイ
トが連続する回数を数え、その連続回数を第２のタイプ
の圧縮コードの下位６ビットにセットする。尚、６３回
以上の連続については、新たに第２のタイプの圧縮バイ
トを作成してその下位６ビットに残りの連続回数をセッ
トする。

【００２０】注目バイトが直上バイトにも直前バイトに
も一致しない場合は、図４（Ｃ）に示すように、圧縮バ
イトの最上位１桁目にコード“０”をセットする（以
下、これを第３のタイプの圧縮バイトという）。続い
て、ラインに沿って注目バイトを後続のバイトへ逐次に
遷移させつつ、図３の圧縮方法と同様の方法で後続の各
注目バイトをその直上のバイトと比較し、一致すれば１
ビットコード“０”を、一致しなければ１ビットコード
“１”を、第３タイプの圧縮バイトの下位７桁に下の桁
から順次に（つまり、→→→…→の順に）セッ
トしていく。そして、最初の注目バイトを含む連続８バ
イトについて、この処理を行うと、第３のタイプの圧縮
バイトが完成する。この圧縮バイトは、図３の方法にお
けるビットフラグＢに相当するものである。続いて、こ
の第３タイプの圧縮バイトの後尾に、上記連続８バイト
の内の直上バイトと一致しなかったバイト（つまり、１
ビットコード“１”に対応するバイト）のコピーを付属
させる（以下、これらの付属バイトを不一致バイトとい
う）。

【００２１】図５は、図４の圧縮方法による圧縮例を１
６進表示で示す。図５に示す注目ラインを左から右へと
スキャンする場合、最初（左端）の２バイトは直上バイ
トと一致しているので、それらは第１タイプの圧縮バイ
ト“１０，００００１０”に変換される。３番目のバイ
トは、直上バイトにも直前バイトにも一致してないの
で、この３番目のバイトから１０番目のバイトまでの８
バイトは、第３タイプの圧縮バイト（ビットフラグ）
“０，００１００１１”と、それに後続する不一致バイ
ト（３番目、４番目、５番目、８番目及び１０番目バイ
トのコピー）からなるデータに変換される。１１番目か
ら１６番目までの６バイトは、全て各々の直前バイトと
一致しているので、第２タイプの圧縮バイト“１１，０
００１１０”に変換される。この例では、元の１６バイ
トが８バイトに圧縮されている。

【００２２】尚、上に説明した２つの圧縮方法は単なる
例示に過ぎないものであり、本発明では、以前バイトと
の相関関係を利用した圧縮方法であれば、他にも種々の
方法が用い得ることはいうまでもない。

【００２３】以上の圧縮方法は、図１に示した従来装置
と同様に、図２のＣＰＵ３４がＲＯＭ３６からのプログ
ラムに従って実行する。圧縮された２値画像データはＲ
ＡＭ３８内の画像バッファ４０に一旦保存され、次い
で、ラスタスキャン順序で逐次にＤＭＡ回路４６に読み
出されて復元・スムージング回路４８に転送される。こ
のＤＭＡ転送はシステムバス４４を使用するが、転送さ
れる画像データは圧縮されているため、図１に示した従
来装置における復元された画像データのＤＭＡ転送に比
較して、バス４４を占有する時間が短くて済む。その結
果、ＣＰＵ３４がバス４４を使用できる時間が増加す
る。

【００２４】図６は復元・スムージング回路４８の構成
を示す。この回路４８は、図示しないクロックに同期し
て動作する。この回路４８にはＳＲＡＭ５０が接続され
ており、このＳＲＡＭ５０は、復元された連続する７本
のラインの画像データを保持するためのもので、各ライ
ンについてその始端から終端までの画素数より８画素
（１画素当たり１ビット）だけ少ない画素数のデータを
保持することができる。尚、ＳＲＡＭ５０と後述するシ
フトレジスタ６２とを合せると、そこには７本の各ライ
ンについて始端から終端までの全画素データが保持され
ることになる。このＳＲＡＭ５０は一種のＦＩＦＯメモ
リであり、クロックに同期して、保持している連続７本
のライン（例えばＮ番目ライン〜Ｎ＋６番目ライン）に
ついて同時に、各ラインの始端側から先に１画素づつ画
素データを回路４８へ読み出し、且つ、読み出し中の７
本ラインより１ラインだけ下方へシフトした連続７本の
ライン（例えば、Ｎ＋１番目ライン〜Ｎ＋７番目ライ
ン）について同時に、各ラインの始端側から先に１画素
づつ新たな画素データを回路４８より書き入れる。尚、
図中、ＳＲＡＭ５０の７組の入出力線のうち、最も上方
の入出力線が上記７本ラインの最も上方のライン（つま
り、ラスタスキャン順序における最先のライン）に対応
しており、最も下方の入出力線が上記７本ラインの最下
方のラインに対応している。

【００２５】復元・スムージング回路４８内にはラッチ
６０が設けれられており、このラッチ６０は、ＳＲＡＭ
５０から読み出された７本ラインの同一位置の画素デー
タを１クロック周期だけ保持した後、後段のシフトレジ
スタ６２に供給する。シフトレジスタ６２は、ラッチ６
０から７本ラインの同一位置の画素データを同時に受取
り、且つ既に保持している画素データを後段へとシフト
する。このシフトレジスタ６２の段数は８段であり、よ
って、このシフトレジスタ６２には、上記連続する７本
ラインの同一位置における１ライン当たり８画素（１バ
イト）のデータ（つまり、７ライン×８画素の領域のデ
ータ）が保持されている。また、後述する復元バイトレ
ジスタ（これも一種のシフトレジスタである）６８に
は、シフトレジスタ６２内の最下方のライン６２ｇより
１ライン下のラインの８画素データ（１バイト）が保持
されている。従って、シフトレジスタ６２と復元バイト
レジスタ６８を合せると、そこには８ライン×８画素の
領域のデータが保持されていることになる。

【００２６】このシフトレジスタ６２内の最上方のライ
ンを除く６本のラインのデータと、復元バイトレジスタ
６８内のラインのデータとは、各ラインの始端側のデー
タから順に１画素づつクロックに同期して、ＳＲＡＭ５
０に戻されてその１ラインだけ下方のラインに対応した
記憶領域に新たに書込まれる。つまり、シフトレジスタ
６２内の最上方のラインが例えばＮ本目のラインである
ならば、Ｎ＋１本目ライン〜Ｎ＋７本目ラインのデータ
が、新たにＳＲＡＭ５０に書込まれることになる。

【００２７】以上の構成によって、レジスタ６２、６８
内の８ライン×８画素の領域データは、８本ラインを始
端から終端へ向けてクロックに同期して１画素づつ水平
に移動し、終端に達すると１ラインだけ下方へシフトし
て、再び新たな８本ラインを始端から終端へ水平に移動
するというように、ラスタースキャン順序に従って更新
されて行く。

【００２８】スムージングロジック回路６４は、レジス
タ６２、６８内の８ライン×８画素の領域の画像データ
を監視して、その領域に存在するキャラクタの輪郭線を
検出し、その輪郭線を滑らかにするための修正を、その
領域の中央の画素データ（例えば、４本目のラインの４
番目の画素データ）に対して行ない、そして、その修正
された画素データをプリンタエンジンに出力する。スム
ージングロジック回路６４の具体的構成としては、種々
の構成が既に公知であり、その公知構成のいずれも本実
施形態で採用することができる。よって、ここでは、そ
の具体的構成の説明は省略する。

【００２９】以上説明した構成は、スムージング処理を
行うための回路である。もし、従来装置のようにスムー
ジング処理のみを行うだけでよい場合は、復元バイトレ
ジスタ６８に直接、ＤＭＡ回路からの復元された圧縮デ
ータのバイトを入力すればよいことになる。一方、本実
施形態では、復元処理も行うために、上記スムージング
処理回路に加え、更に復元ロジック回路６６が追加され
ている。この復元ロジック回路６６は、ＤＭＡ回路４６
から圧縮された画像データを１バイトずつ受け取って、
これを既に説明した圧縮方法と逆の方法で復元し、復元
したバイトを復元バイトレジスタ６８に出力するもので
ある。既に述べたように、圧縮方法はラスタスキャン順
序における以前のバイトと注目バイトとの相関関係に基
づいて注目バイトを圧縮するものであるから、その逆の
復元方法でも、復元された以前のバイトを参照すること
によって、圧縮された注目バイトから元のデータを復元
することになる。

【００３０】例えば、図３に示した圧縮方法は直上バイ
トとの相関関係に基づいて圧縮したから、この圧縮方法
に対する復元方法を実行する場合は、復元ロジック回路
６６は復元バイトレジスタ６８に出力すべきバイトの直
上のバイト、つまりシフトレジスタ６２内の最下方のラ
インのバイト６２ｇを参照して復元を行うことになる。
また、図４に示した圧縮方法は直上バイト及び直前バイ
トとの相関関係に基づいて圧縮したから、この圧縮方法
に対する復元方法を実行する場合は、復元ロジック回路
６６は復元バイトレジスタ６８に出力すべきバイトの直
上のバイトと直前のバイト、つまりシフトレジスタ６２
内の最下方のラインのバイト６２ｇと、前回に復元バイ
トレジスタ６８に保持されていたバイトを参照すること
になる。いずれにしても、参照すべき以前のバイトはス
ムージング処理回路から提供されるので、復元ロジック
回路６６は以前のバイトを保持しておくための大きなメ
モリやレジスタを持つ必要がなく、復元方法を実行する
ための小サイズのロジック回路だけから構成される。

【００３１】図７は復元ロジック回路６６の構成を示す
もので、これは図４に示した圧縮方法に対する復元方法
を実行するための構成例である。

【００３２】ＤＭＡ回路４６からこの復元ロジック回路
６６に対し、圧縮された画像データが１バイトづつ送り
込まれる。ＤＭＡ回路４６から送り込まれたバイトは、
セレクタ７０を通じて、圧縮バイトレジスタ７２か不一
致バイトレジスタ７４のいずれかにセットされる。圧縮
バイトレジスタ７２は図４（Ａ）〜（Ｃ）に示した圧縮
バイトを保持するためのものであり、不一致バイトレジ
スタ７４は図４（Ｃ）に示した第３タイプの圧縮バイト
に後続する不一致バイトを保持するためのものである。
セレクタ７０は、カウンタ７６の出力（カウント動作中
だけ１となる）をモニタして、この出力が０であれば圧
縮バイトレジスタ７２を選択し、その出力が１であれば
不一致バイトレジスタ７４を選択する。後の説明から分
るように、上記カウント値が１であるということは、圧
縮バイトレジスタ７２に第３タイプの圧縮バイトが保持
されていて、この圧縮バイトの復元処理が未完了である
ことを意味する。この条件が成り立つ時だけ、転送され
てきた不一致バイトが不一致バイトレジスタ７４にセッ
トされ、その他の時には、転送されてきた圧縮バイトが
圧縮バイトレジスタ７２にセットされることになる。

【００３３】圧縮バイトレジスタ７２に保持された圧縮
バイトの８個のビットの内、最上位のビットはカウンタ
７６のトリガ端子に加えられる。カウンタ７６は、その
最上位ビットが１から０に変わったとき起動して、初期
カウント値７を取込み、且つ出力を０から１に立ち上げ
る。以後、カウンタ７６はクロックに同期して１づつカ
ウントダウンを行い、その間、出力を１のまま維持し、
そして、カウント値が０になったときカウント動作を停
止して、出力を０に落とす。従って、カウンタ７６は、
最上位ビットが０の圧縮バイト、つまり第３タイプの圧
縮バイト、が圧縮バイトレジスタ７２にセットされた時
に起動して出力を１に立ち上げ、その後、７クロック周
期の間だけ出力を１に維持し、その後出力を再び０に戻
す。

【００３４】このカウンタ７６の出力はセレクタ７８の
制御端子に加えられる。セレクタ７８は、圧縮バイトレ
ジスタ７２内の圧縮バイトの下位７ビットと更にその下
位に１桁分の１を加えた合計８ビットを入力しており、
制御端子の値（カウンタ７６の出力）が０である間は常
に１を出力しているが、制御端子が１になると、クロッ
クに同期して上記入力している８ビットの各ビットを１
ビット目から順に選択して出力する。既に説明したこと
から分るように、このセレクタ７８の動作は、圧縮バイ
トレジスタ７２に保持された第３タイプの圧縮バイトの
下位７ビット及び更にその下位の１をクロックに同期し
て逐次に読みだすことを意味している。このセレクタ７
８の出力は、ラッチ８２によって１クロック周期だけ遅
らされた後に、セレクタ８８の制御端子に加えられる。
また、圧縮バイトレジスタ７２の最上位ビットも、ラッ
チ８６によって１クロック周期だけ遅らされた後に、セ
レクタ９０の制御端子に加えられる。

【００３５】セレクタ８８は、制御端子の値が１であれ
ば不一致バイトレジスタ７４内のバイトを、また、制御
端子の値が０であれば直上バイトレジスタ６２ｇ（シフ
トレジスタ６２内の最下方ラインのレジスタ）内のバイ
トを選択的に取り込んでセレクタ９０に送る。セレクタ
９０は、制御端子の値が１であればセレクタ９２からの
バイトを、また、制御端子の値が０であればセレクタ８
８からバイトを選択的に取り込んで復元バイトレジスタ
６８にセットする。

【００３６】圧縮バイトレジスタ７２に第３タイプの圧
縮バイトが保持されている間は、この第３タイプの圧縮
バイトがレジスタ７２にセットされた直後のクロック周
期と、その後の、その圧縮バイトの下位７ビット中の値
１のビットがセレクタ７８に読み出されラッチ８２から
出力されたクロック周期において、セレクタ８８は制御
端子に値１を受けるため、不一致バイトレジスタ７４内
のバイトがセレクタ９０に送られる。ここで、ＤＭＡ回
路４６は、カウンタ７６の出力とラッチ８２の出力とを
モニタしており、カウンタ７６の出力が１である間、つ
まり、圧縮バイトレジスタ７２に第３タイプの圧縮バイ
トが保持されている間は、ラッチ８２の出力が０から１
に立ち上がったタイミングで圧縮バイトに後続する不一
致バイトを復元ロジック回路６６に転送する。従って、
その転送された不一致バイトは、不一致バイトレジスタ
７４にセットされ、そして直ちにセレクタ８８によって
セレクタ９０に送られる。

【００３７】一方、レジスタ７２内の第３タイプの圧縮
バイトの下位７ビットから、値０のビットがセレクタ７
８に読み出されラッチ８２から出力されたクロック周期
では、セレクタ８８は制御端子に値０を受けるため、直
上バイトレジスタ６２ｇ内のバイトがセレクタ９０に送
られる。直上バイトレジスタ６２ｇ内のバイトとは、既
に説明したことから分るように、復元バイトレジスタ６
８にセットしようとしているバイトの直上のバイトであ
る。従って、この場合は、直上のバイトがセレクタ９０
に送られることになる。

【００３８】セレクタ９０は、圧縮バイトレジスタ７２
に第３タイプの圧縮バイトが保持されている間は、その
圧縮バイトの最上位ビット値０を制御端子に受けている
から、セレクタ８８からの不一致バイト又は直上バイト
を復元バイトレジスタ６８にセットする。

【００３９】このようにして、第３タイプの圧縮バイト
が圧縮バイトレジスタ７２にセットされた場合には、こ
の圧縮バイト内の各ビット値に応じて、不一致バイト又
は直上バイトが復元ビットレジスタ６８にセットされる
ことになる。これは、既に説明した第３タイプの圧縮バ
イトを作成するときの圧縮方法の逆の復元方法を実行し
ていることになる。

【００４０】以上説明した回路部分は第３タイプの圧縮
バイトに関する復元処理を行う部分である。次に、図４
（Ａ）、（Ｂ）に示した第１タイプ及び第２タイプの圧
縮バイトに対する復元処理を行う回路部分について説明
する。

【００４１】上述した第３タイプの圧縮バイトの復元処
理は８クロック周期で完了し、その８クロック目の周期
でカウンタ７６の出力は１から０に戻る。カウンタ７６
の出力が１から０に戻ると、ＤＭＡ回路４６は新たな圧
縮バイトを復元ロジック回路６６に転送する。この時、
カウンタ７６の出力が０であるため、セレクタ７０はそ
の新たな圧縮バイトを圧縮バイトレジスタ７２にセット
する。この新たな圧縮バイトが第３タイプのものであれ
ば、再び上述の動作が繰り返されるが、第１または第２
タイプの圧縮バイトである場合には、次の様な動作が行
われる。

【００４２】即ち、第１及び第２タイプの圧縮バイト
は、図４（Ａ）、（Ｂ）に示すように、その最上位ビッ
トが１である。そのため、第１または第２タイプの圧縮
バイトがレジスタ７２にセットされると、そのセット時
点から１クロック周期後に、その圧縮バイトの最上位ビ
ット１がセレクタ９０の制御端子に加えられ、セレクタ
９０は、セレクタ８８からのバイトでなく、セレクタ９
２からのバイトを受入れて復元バイトレジスタ６８にセ
ットする状態に切り替わる。以後、この状態が維持され
ている間、クロックに同期してセレクタ９０の出力バイ
トが復元バイトレジスタ６８にセットされ、そして、前
周期に復元バイトレジスタ６８に保持されていたバイト
は、図６に示すようにＳＲＡＭ５０に新たなバイトとし
て書込まれると共に、直前バイトレジスタ９４にセット
されることになる。

【００４３】また、第１または第２タイプの圧縮バイト
がレジスタ７２にセットされた時点から１クロック周期
後に、その圧縮バイトの７桁目のビットがラッチ８４を
通じてセレクタ９２の制御端子に加えられる。そのた
め、セレクタ９２は、その圧縮バイトの７桁目のビット
が０であれば（つまり、第１タイプの圧縮バイトの場
合）、直上バイトレジスタ６２ｇ内の直上バイトを取込
み、また、その７桁目のビットが１であれば（つまり、
第２タイプの圧縮バイトの場合）、直前バイトレジスタ
９４内の直前バイトを取り込んで、それぞれセレクタ９
０に送る。結果として、第１タイプの圧縮バイトの場合
には直上バイトが、また、第２タイプの圧縮バイトの場
合には直前バイトが、それぞれ復元バイトレジスタ６８
にセットされることになる。

【００４４】更に、第１または第２タイプの圧縮バイト
がレジスタ７２にセットされたとき、その圧縮バイトの
下位６ビット（つまり、連続回数）が、その値から１を
減算されてからカウンタ８０に初期カウント値として入
力される。カウンタ８０は、この初期カウント値を入力
すると、その出力を０から１に立ち上げ、以後、クロッ
クに同期してカウントダウンを開始する。そして、カウ
ント値が０になると、カウンタ８０はその出力を１から
０に戻してカウント動作を停止する。このカウンタ８０
の出力はＤＭＡ回路４６によってモニタされている。Ｄ
ＭＡ回路４６は、カウンタ７６の出力が０である間は、
カウンタ８０の出力が１から０に立ち下がったことに応
答して、新たな圧縮バイトを転送する。従って、第１ま
たは第２タイプの圧縮バイトがレジスタ７２に一旦セッ
トされると、カウンタ８０の出力が０になるまで、つま
り上記連続回数分のクロック周期が経過するまで、その
圧縮バイトはレジスタ７２に保持され続け、その間、上
記連続回数に相当する個数の直上バイト又は直前バイト
が復元バイトレジスタ６８に繰り返しセットされること
になる。

【００４５】以上の構成により、図４（Ａ）、（Ｂ）を
参照して説明した第１及び第２タイプの圧縮バイトの圧
縮処理とは逆の復元処理が実行されることになる。

【００４６】以上の説明から分るように、復元・スムー
ジング回路４８は、圧縮された画像データの復元処理と
スムージング処理とを並行して実行する。その結果、Ｃ
ＰＵ３４は復元処理から開放されて処理負担が軽減す
る。また、復元処理に関連してシステムバスが占有され
る時間は、圧縮された画像データをＤＭＡ転送するとき
だけとなるため、従来より短くなり、その分、ＣＰＵ３
４がその他の処理を行える時間割合が増加する。図８
は、このシステムバスの占有時間割合を従来（Ａ）と本
実施形態（Ｂ）とを対比して示したものであり、本実施
形態ではＣＰＵ３４が占有できる時間割合が増加してい
るのが明確に分る。こうしたことから、高解像度の大量
データを高速に印刷することが可能となる。

【図面の簡単な説明】

【図１】従来のプリンタの概略構成を示すブロック図。

【図２】本発明に係るデータ復元方式を採用したプリン
タの一実施形態の概略構成を示すブロック図。

【図３】同本実施形態で用いることのできる一つの圧縮
方法を示す説明図。

【図４】同本実施形態で用いることのできる別の圧縮方
法を示す説明図。

【図５】図４の圧縮方法による圧縮例を１６進表示で示
す説明図。

【図６】復元・スムージング回路４８の構成を示すブロ
ック図。

【図７】図４に示した圧縮方法に対する復元方法を実行
するための復元ロジック回路６６の構成を示す回路図。

【図８】システムバスの占有時間割合を従来（Ａ）と本
実施形態（Ｂ）とを対比して示した説明図。

【符号の説明】

３４ ＣＰＵ ３８ ＲＡＭ ４０ 画像バッファ ４６ ＤＭＡ回路 ４８ 復元・スムージング回路 ５０ ＳＲＡＭ ６２ シフトレジスタ ６２ｇ 直上バイトレジスタ ６４ スムージングロジック回路 ６６ 復元ロジック回路 ６８ 復元バイトレジスタ ７０、７８、８８、９０、９２、 セレクタ ７２ 圧縮バイトレジスタ ７４ 不一致バイトレジスタ ７４、８０ カウンタ ８２、８４、８６ ラッチ ９４ 直前バイトレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２値画像データの各部を所定のスキャン
   順序で注目しつつ、注目しているデータ部分を以前に注
   目したデータ部分との相関関係に基づいて圧縮する圧縮
   装置と組合せて用いられる、圧縮された２値画像データ
   の復元装置において、 前記圧縮装置とは別個のハードウェア回路を備え、この
   ハードウェア回路が、 既に復元された２値画像データの少なくとも一部分を保
   持して、この保持したデータ部分を前記所定のスキャン
   順序に従ってシフトさせていくデータ保持回路と、 前記データ保持回路に保持されたデータ部分に応答し
   て、このデータ部分に含まれる画素データに対するスム
   ージング処理を行うスムージングロジック回路と、 前記圧縮された２値画像データの各部を前記所定のスキ
   ャン順序に対応した順序で取り込み、前記データ保持回
   路に保持されたデータ部分中の前記以前に注目したデー
   タ部分に対応するデータ部分を参照することにより、前
   記取り込んだ圧縮データ部分を復元し、そして、復元し
   たデータ部分を前記データ保持回路に供給する復元ロジ
   ック回路と、を有することを特徴とする復元装置。
2. 【請求項２】 プリンタにおいて、 ２値画像データの各部を所定のスキャン順序で注目しつ
   つ、注目しているデータ部分を以前に注目したデータ部
   分との相関関係に基づいて圧縮する圧縮装置と、 前記圧縮装置とは別個のハードウェア回路を含んだ、前
   記圧縮された２値画像データを復元するための復元装置
   とを備え、 前記復元装置のハードウェア回路が、 既に復元された２値画像データの少なくとも一部分を保
   持して、この保持したデータ部分を前記所定のスキャン
   順序に従ってシフトさせていくデータ保持回路と、 前記データ保持回路に保持されたデータ部分に応答し
   て、このデータ部分に含まれる画素データに対するスム
   ージング処理を行うスムージングロジック回路と、 前記圧縮された２値画像データの各部を前記所定のスキ
   ャン順序に対応した順序で取り込み、前記データ保持回
   路に保持されたデータ部分中の前記以前に注目したデー
   タ部分に対応するデータ部分を参照することにより、前
   記取り込んだ圧縮部分を復元し、そして、復元したデー
   タ部分を前記データ保持回路に供給する復元ロジック回
   路と、を有することを特徴とするプリンタ。
3. 【請求項３】 請求項２記載のプリンタにおいて、 前記圧縮装置はプログラムされたコンピュータであっ
   て、そのシステムバスに接続された、前記圧縮された２
   値画像データを記憶するためのメモリを有し、 前記復元装置は、前記コンピュータのシステムバスに接
   続された、ダイレクトメモリアクセスによって前記圧縮
   された２値画像データを取り込む回路であることを特徴
   とするプリンタ。