JPS60258666A

JPS60258666A - メモリ間デ−タ転送装置

Info

Publication number: JPS60258666A
Application number: JP11719484A
Authority: JP
Inventors: Masatoshi Kimura; 正俊木村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-06-05
Filing date: 1984-06-05
Publication date: 1985-12-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、メモリの任意の２次元区間のデータとビデオ
ＲＡＭ等のメモリとの間で高速にて双方向転送を可能と
するメモリ間データ転送装置に関するものである。

〔従来技術〕

第１図にメモリとビデオＲＡＭ間における従来のデータ
転送装置を示す。この装置では、データはメモリ３とビ
デオＲＡＭ４間をダイレクトメモリアクセス部２（以下
、ＤＭＡ部と記す）、グラフィックディスプレイコント
ローラ部５（以下、ＧＤＣと記す）、及びデータ切替部
６を介して転送されるようになっている。また、７はメ
モリ３に加えられるメモリアドレス、８はメモリ３から
のメモリ読出しデータ、１０はデータ切替部６を介して
得られたデータで、該データはさらにＧＤＣ５を介して
メモリ読出しデータ８としてビデオＲＡＭ４に書込まれ
る。ＧＤＣ５には、ＤＭＡ部２から転送先アドレス等が
あらかじめコマンドデータ９で設定されるようになって
いる。

次に動作について説明する。

第１図に示す様に、メモリ３に記憶されたデータをビデ
オＲＡＭ４に転送する場合、ＤＭＡ一部２からＧＤＣ５
に転送先アドレスがコマンドデータ９で指定され、ＤＭ
Ａ部２にメモリ３の転送エリアの先頭転送アドレスと転
送バイト数が指定される。

そしてＤＭＡ部２からのＤＭＡアドレス７がメモリ３に
供給され、該メモリ３から続出しデータ８が出力され、
このデータはデータ切替部６及びＧＤＣ５を介してビデ
オＲＡＭ４に転送される。

このような第１図の従来の構成においては、一般的に下
記の制約がある。

（１）　メモリ３の転送エリアの指定が連続したアドレ
ス区間のみ可能であること。

従って不連続の転送エリアにおいては、その都度先頭転
送アドレス、転送バイト数を設定する必要がある。

（２）転送先のビデオＲＡＭ４のエリアにはバイト単位
でのみしかデータを転送できない。

即ち、ビデオＲＡＭ４の様に画像メモリとして活用する
場合には、あるドツトを全体にシフトした上で転送でき
ることが不可欠であり、これは第３図に示す様に、先頭
転送アドレスＡ１．Ａ２゜Ａ３と転送バイト数Ｂ、Ｂ’
　、Ｂ”を指定すれば同図で示したエリアの転送が可能
な駅であるが、その都度先頭転送アドレスと転送バイト
数を再設定する必要がある。また第４図に示すような不
連続の２次元エリアＡＲ１，ＡＲ２を転送したり、ライ
ンを１ラインスキツプしたエリアＡＲ３，ＡＲ４を転送
したりする場合も同様である。

また第５図に示す様に、メモリ３のアドレスデータＡ　
Ｄ　ｎ　、　Ａ　Ｄ　ｎ　＋　１をｍビットシフトして
ビデオＲＡＭ４のアドレスＤＡｎ、ＤＡｎ＋１　、　・
・・・・・に転送することは容易でない。即ち、従来こ
の様なｍビットシフトの転送は先頭転送アドレスのデー
タをその都度ソフトウェアの処理で行なう以外に無く、
従って転送効率、転送速度は大幅に低減するという欠点
があった。

〔発明の概要〕

本発明はかかる点に鑑みてなされたもので、ＤＭＡによ
りメモリ間のデータ転送を行なうメモリ間データ転送装
置において、２つのメモリ間にアドレス変換部及びデー
タ変換部のいずれか一方又は両方からなるメモリ転送部
を設け、ＤＭＡアドレスを高速で所望のメモリアドレス
に変換して転送メモリにアドレスデータを与え、又上記
転送元メモリからのデータを高速で所望のビットシフト
変換を行なうようにすることにより、転送先メモリに、
ビット単位で所望の１次元及び２次元エリアのデータを
連続的に転送でき、その転送効率。

転送速度を大幅に向上することのできるメモリ間データ
転送装置を提供することを目的としている。

〔発明の実施例〕

以下、本発明の実施例を図について説明する。

第２図は本願の第３の発明の一実施例によるメモリとビ
デオＲＡＭ間のデータ転送装置の構成を示し、ＤＭＡ部
２．ＧＤＣ５は一般的に汎用のＬＳＩまたは専用ロジッ
ク回路で構成が可能である。

１はメモリデータ転送部であり、該メモリデータ転送部
１は基本的にアドレス変換部１００とデータ変換部２０
０とから構成されている。

第６図は上記メモリデータ転送部１の一構成例を示した
ものである８゜図において、１０７は１バイト転送完了
応答信号、１０８は１ライン転送バイト数を指示する信
号であり、これらはＤＭＡ部２から１ラインの転送バイ
トカウンタ１０１に加えられる。１０９は該カウンタ１
０１の出力である１ライン転送完了信号であり、これは
前の加算アドレスラッチ回路（先頭アドレス記憶手段）
１０２及びビットリセット回路２０１に加えられる。

１１１は前の加算アドレスラッチ回路１０２の出力であ
る前の加算アドレス、１１０はアドレススキップ量、１
０３は前の加算アドレス１１１とアドレススキップ量１
１０と加算する第２のアドレス加算器、１１３はその出
力である第２の加算アドレスである。１０６はＤＭＡ部
２からのＤＭＡアドレス、１０４は第２の加算アドレス
１１３とＤＭＡアドレス１０６とを加算する第１のアド
レス加算器、１１２はその出力である第１の加算アドレ
スであり、これが転送元メモリ３のアドレスデータとな
る。なお、１０５はＤＭＡ部２からのメモリリード／ラ
イト信号であるＤＭＡリード／ライトであり、これがメ
モリ３に供給されるものであることは周知の通りである
。

他方、２０８はｎビットのメモリ読出しデータであり、
これはバフ：ファ回路２０７を介し、切替回路２０６に
より第１のｎビットデータ２０９゜第２のｎビットデー
（夕２１０となり、これらは切替信４２１１により交互
に第１の２ｎピントデ一タラツチ回路２０４．第２の２
ｎビツトデ一タランチ回路２０５にラッチされるように
なっている。

２１２は各ラッチ回路２０４，２０５の出力である２ｎ
ビツトデーｊ、２０３は該２ｎビツトデータ２１２が入
力されるシフト別データ群、２１３はｍビットシフトデ
ータ選択信号であり、この選択信号２１３により、シフ
ト後のバイトデータ２１４が得られるようになっている
。即ち、上記第１、第２の２ｎピントデ一クラツチ回路
２０４゜２０５及びシフト別データ群２０３により、メ
モリ３からの読出しデータをビット単位毎にシフトし、
該シフトしたデータ群を記憶するシフトデータ群記憶手
段が構成されており、また上記シフト別データ群２０３
及びｍビットシフトデータ選択信号２１３により所望の
シフトデータを抽出するシフトデータ抽出手段が構成さ
れている。２０２はビットリセット回路２０１からのビ
ットカット量２１５によりシフト後のバイトデータ２１
４を所定のビットカット処理するビットカット回路、２
１６は出力データである。

次に動作について説明する。

本実施例装置では、第４図に示す様な不連続の２次元転
送エリアＡＲ１，ＡＲ２，又は１ライン毎、ｎライン毎
にスキップした転送エリアＡＲ３゜ＡＲ４を先頭転送ア
ドレスと転送バイト数を指定するだけでソフトウェアの
介入無しで高速転送が可能である。

まずアドレス変換部１００の作用説明を行なう。

このアドレス変換部１００の出力、即ち最終的にメモリ
３に加えられるアドレスは、ＤＭＡアドレス１０６と第
２の加算アドレス１１３とを第１のアドレス加算器１０
４で加算して得られる第１の加算アドレス１１２である
。

ここで、第７図は前の加算アドレスと第２の加算アドレ
スの作用説明図、又第８図はアドレス加算器の作用説明
図であり、この第７図及び第８図に従って、前の加算ア
ドレス１１１とアドレススキップ量１１０とを第２のア
ドレス加算器１０３で加算して第２の加算アドレス１１
３を得る作用を説明する。

第８図に示す様に、転送の先頭アドレスＡＩから最終の
転送アドレスＢ４までの２次元エリアＡＲ５を連続的に
切れ目無（転送する場合に、１ライン目の最終アドレス
Ｂ１に到達すると次のラインの転送の転送先である第２
の先頭アドレスＡ２までアドレスをスキップする必要が
ある。これは、通常ＤＭＡアドレスは転送バイト数まで
連続した切れ目の無いアドレスが供給されるためであり
、従って第４図に示したような転送エリアを連続的に転
送させるためには、等価的にアドレスＢｌからＡ２まで
瞬時にアドレスをスキップさせる必要゛がある。

このアドレススキップの動作を説明する。最初の１ライ
ン目はアドレスＡ１からスタートするため、前の加算ア
ドレスラッチ回路１０２にはアドレスＡ１がランチされ
ている。そして水平方向１ラインの転送バイト数ＢＯの
転送が完了、即ちアドレスＢ１のアドレスデータの転送
が完了すると、１ライン転送バイトカウンタ１０１から
１ライン転送完了を示す信号１０９が出力され、上記転
送完了後瞬時に、第７図、第８図に示すようなアドレス
スキップ量１１０　（＝Ｘ　１　＋Ｙ１）と上記前の加
算アドレスランチ回路１０２にラッチされていた前の加
算アドレス１１１（＝Ａ１）が第２のアドレス加算器１
０３で加算され、その出力である第２の加算アドレス１
１３は、（Ｘ１＋Ｙ１）＋ＡＩとなる。そしてこの第２の加算アドレス１１３は第１の
アドレス加算器１０４でＤＭＡアドレス１０６であるア
ドレスＢ１と加算され、Ｂ　１　＋　（ＸＩ　＋Ｙ１）　＋Ａ１のアドレスがメ
モリ３へのアドレスデータ１１２として出力される。従
って１ライン目の最終アドレスＢ１から（Ｘ１＋Ｙ１）
はどスキップしたアドレスデータ、即ち２ライン目の先
頭アドレスデータＡ２がメモリ、３へ与えられることと
なる。

また、このアドレスデータ（Ｂ１＋（Ｘ１＋Ｙ１）＋Ａ
１）は、前の加算アドレスランチ回路」０２にラッチさ
れ、前の加算アドレス１１１となる。

２ライン目については、上記アドレスＡ２（＝Ｂ１＋　
（Ｘ１＋Ｙ１）＋ＡＩ）からアドレスデータをメモリ３
へ与え、上記同様にバイト数ＢＯの転送が完了、即ちそ
のラインの最終アドレスＢ２のアドレスデータの転送が
完了すると上記同様の動作を繰返し、（Ｘ１十Ｙ１）の
アドレススキップを行なうとともに、アドレスデータ（
Ｂ２＋（Ｘ　１　＋’／１）　＋Ａ　Ｉ）を３ライン目
の先頭アドレスＡ３として前の加算アドレスランチ回路
１０２にラッチする。

以下同様にして、４ライン（最終ライン）目の先頭アド
レスＡ４　（＝Ｂ３＋　（Ｘ１＋Ｙ１）＋Ａ１）からそ
の最終アドレスＢ４の転送が完了し、最終の転送バイト
のアドレスに到達すると、ＤＭＡ部側の転送バイト数が
終了するためにＤＭＡ機能は停止し、転送が完了するこ
とになる。

上記アドレススキップ量１１０及び先頭アドレスＡＩは
任意に設定できるので、第４図に示す様な任意の位、置
の２次元転送、またｎラインスキップ転送が容易に実現
できる。

次にデータ変換部２００の作用について説明する。

第６冊に示す様に、ｎビットのメモリ読出しデータ２０
８はバッファ回路２０７を介し、切替回路２０６の作用
により第１の２ｎビットラッチ回路２０４及び第２の２
ｎピントランチ回路２０５に、各々第１のｎビットデー
タ２０９、第２のｎビットデータ２１０として記憶され
る訳であるが、この特番データは２ｎビツト長として記
憶される。

この第１及び第２の２ｎビツト長のデータは、ビット毎
にシフトしたｎビットのデータに変換され、そのデータ
群がシフト別データ群２０３に格納される。

次にこのシフト別データ群２０３から任意のｍビットシ
フトしたデータをｍビットシフトデータ選択信号２１３
により抜き取り、シフト後のバイトデータ２１４として
出力される。

今、ｎビット−８ビツトとすると、２ｎ＝１６ビツトと
なり、シフト別データ群２０３にはビット毎に移動した
８つのデータが格納されている。

そして最終的に、上記シフｌ−後のバイトデータ２１４
のうち転送エリアの１ライン毎の先頭アドレスのデータ
と最終のアドレスデータとについては、任意にビットカ
ットまたはバイトカット処理が行なわれる。これは１ラ
イン転送バイトカウンタ１０１からの１ライン転送完了
信号１０９をビットリセット回路２０１に加え、該ビッ
トリセット回路２０１からのビットカット量２１５をビ
ットカット回路２０２に与えることにより可能である。

次に具体的に各部の作用を説明する。

第１１図はシフト別データ群の作用説明図である。例と
して、第１の２ｎビツトデ一タラツチ回路２０４につい
て説明する。この２ｎビツトデ一タラツチ回路２０４か
ら出力された２ｎビツトのデータは、シフト別データ群
２０３に、１ビツト毎にシフトしたｎビットデータとし
て格納される。

即ち、このシフト別データ群２０３に格納されるデータ
は、図に示すように、シフトなしデータｍＯ，１ビット
シフトデータｍ１，２ビツトシフトデータｍ２．・・・
・・・７ビツトシフトデ一タｍ７である。この各シフト
された８つのデータ群から任意のデータをｍビットシフ
トデータ選択信号２１３により抜き取る。

今、例として、メモリ３のデータを全体に右方向にｍビ
ットシフトしたものをビデオＲＡＭ４に転送する場合を
考える。即ち、第９図に示す様に、メモリアドレスＡＤ
ｎ、ＡＤｎ＋１　、・・・・・・のデータをビデオＲＡ
Ｍ４のアドレスＤ　Ａ　ｎ　、Ｄ　Ａ　ｎ＋１、・・・
・・・にｍビット右シフトしたものを転送する場合の作
用を第１０図に従って説明する。なお、上記第９図中、
ＡＤｎ、ＤＡｎ等はアドレスと同時に１バイト（ｎビッ
ト）のデータをも示している。

メモリ３からの１番目のｎビットの読出しデータ２０８
ａはバッファ回路２０７を介し、第１の２ｎビツトデ一
タラツチ回路２０４の下位バイト２０４ｂ　（下位ｎビ
ット）、及び第２の２ｎビツトデ一タラツチ回路２０５
の上位バイＬ２０５ａ（上位ｎビット）にランチされる
。ランチされたデータはシフト別データ群２０３により
第１１図に示した通り、ビット毎にシフトされ、８つの
データ群となる。このデータ群から、ｍビットシフトデ
ータ選択信号２１３により所定のｍビットシフトされた
データが抜き出される。この選択信号２１３は、以降転
送エリア及びビットシフト量の変更が無い限り固定され
る。

そしてまず、上記第１の２ｎビツトデ一タラツチ回路２
０４からのｍピントシフトしたデータを第１のシフト後
のバイトデータ２１４ａとする。

なお余分なｍビットには任意のデータの挿入が可能であ
り、通常はＯとする。次にメモリ３から２番目に読出し
たデータを第１の２ｎビツトデ一クラツチ回路２０４の
上位バイト２０４ａ及び第２の２ｎビツト′デ一タラツ
チ回路２０５の下位パイ）２０５ｂにラッチする（１番
目の読出しデータと逆になっている）。そしてシフト別
データ群２０３により今度は上記第２の２ｎビツトデ一
クラツチ回路２０５からのｍビットシフトデータ２１４
ｂを抜き取る。

さらに３番目の読出しデータ２０８ｃは第１の２ｎビツ
トデ一クラツチ回路２０４の下位バイト２０４ｂ及び第
２の２ｎビツトデ一クラツチ回路２０５の上位バイト２
０５ａにラッチされ、シフト別データ群２０３により第
１の２ｎビツトデ一クランチ回路２０４のｍビットシフ
トデータ２１４ｃを抜き取る。以下Ｎ番目の読出しデー
タも同様な作用を繰返す。

即ちシフト後のバイトデータ２１４はメモリ３からの読
出しデータ２０８を第１．第２の２ｎビツトデ一クラツ
チ回路２０４，２０５の下位バイトと上位バイトとに切
替回路２０６の作用により交互に切替えてランチし、そ
のランチされたデータをビット毎にシフトしてシフト別
データ群２０３に入力し、ｍビットシフトデータ選択信
号２１３によりシフト別データ群２０３から第１の２ｎ
ビツトデ一クラツチ回路２０４のデータと第２の２ｎビ
ツトデ一タラツチ回路２０５のデータとを交互に抜き取
ることにより得ることができ、これにより第９図に示、
す様に、ｍピッ］−シフトしたデータを連続的に、図中
１．２，３．・・・・・・の符号を付したデータの順に
ビデオＲＡＭ４に転送することが可能である。

さらに最終的に、各ラインの先頭転送データ及び最終転
送データを任意にビットカットまたはバイトカット処理
を必要とする場合が多々あるが、この作用も本実施例の
ものでは可能である。即ち、第１２図に示す様に、ビッ
トリセット回路２０１からのビットカット量２１５を制
御し先頭のシフト後のバイトデータ２１４ａとビットカ
ット量データ２１５とのＡＮＤ回路を取ることにより、
所望の出力データ２１６が得られる。このようにして、
任意の先頭転送データ及び最終転送データのビットカッ
ト、バイトカット処理が可能である。

このような本実施例では、ＤＭＡ部２と転送元メモリ３
との間にアドレス変換部１００を設け、ＤＭＡ部２から
メモリ３に与えられるアドレスデータに所望のアドレス
スキップ量を加算するようにしたので、任意の２次元エ
リアの転送及びｎラインスキップ転送を容易に、しかも
高速に行なうことができる。また、転送元メモリ３と転
送先のビデオＲＡＭ４との間にデータ変換部２００を設
け、転送データをビット単位で所定量シフトできるよう
にしたので、従来のようにデータシフトをソフトウェア
の処理で行なう必要がなく、転送効率、転送速度を大幅
に向上することができる。

さらに、上記アドレス変換部１００及びデータ変換部２
００からなるメモリデータ転送部１を設けたので、メモ
リ３の任意の１次元、２次元エリアの転送を転送先のビ
デオＲＡＭ４にビット単位で高速で転送することが可能
である。またアドレススキップが可能なため、水平方向
での圧縮と組合わせると、メモリ３の転送エリアのデー
タを高速で１／ｎ圧縮したものをビデオＲ，ＡＭ４に転
送することもできる。

そしてこのような本実施例に係るメモリ間データ転送装
置は、一般的にはデータメモリ及び画像メモリ（カメラ
からの１フレ一ム分の映像メモリ）から、表示メモリ（
ビデオＲＡＭ）に双方向転送する場合に使用して非常に
有効な手段となり得るものである。

なお本願の第１の発明による実施例は上記実施例におけ
るアドレス変換部１００のみを、また本願の第２の発明
による実施例は上記実施例におけるデータ変換部２００
のみを設けたものと同様であり、各実施例における効果
はそれぞれ上記実施例におけるアドレス変換部１０ｏを
設けた場合の効果、データ変換部２００を設けた場合の
効果と同様である。

なお、上記実施例ではメモリとビデオＲＡＭとの間の転
送について説明したが、これはメモリとメモリとの間の
転送においても可能であり、上記実施例と同様の効果が
得られる。

〔発明の効果〕

以上のように、本発明によれば、ＤＭＡにより２つのメ
モリ間でデータ転送するメモリ間データ転送装置におい
て、アドレス変換部及びデータ変換部のいずれか一方又
は両方からなるメモリ転送部を設け、ＤＭＡアドレスを
高速で所望のアドレスに変換して転送元メモリに与え、
又転送元メモリからのデータを高速で所望のビットシフ
ト変換を行なうようにしたので、上記転送先メモリにピ
ント単位で所望の１次元及び２次元エリアのデータを連
続的に転送でき、その転送効率、転送速度を大幅に向上
することができる効果がある。

【図面の簡単な説明】

第１図は従来のメモリとビデオＲＡＭ間の転送方式を示
す図、第２図は本願の第３の発明の一実施例によるメモ
リ間データ転送装置の構成図、第３図は従来のメモリと
ビデオＲＡＭ間のデータ転送を説明するための図、第４
図、第５図はそれぞれ本発明の一実施例によるメモリと
ビデオＲＡＭ間のデータ転送例を示す図、第６図は本願
の第３の発明の一実施例のメモリデータ転送部の構成図
、第７８！！ｌ、第８図はそれぞれ本願発明の第１．第
２の発明の一実施例の動作を説明するための図、第９図
は本願発明の第２．第３の発明の一実施例よるメモリか
らビデオＲＡＭへのデータ転送例を示す図、第１０図は
本願発明の第２．第３の発明の施例による先頭転送デー
タ及び最終転送データのピットカット処理の一例を示す
図である。２・・・ＤＭＡ部、３・・・メモリ、４・・・ビデオＲ
ＡＭ。１００・・・アドレス変換部、１０２・・・前の加算ア
ドレスラッチ回路（先頭アドレス記憶手段）、１゜３・
・・第２のアドレス加算器、１０４・・・第１のアドレ
ス加算器１．２００・・・データ変換部、２０１・・・
ピントリセット回路、２０２・・・ビットカット回路、
２０３・・・シフト別データ群（シフトデータ抽出手段
）、２０４・・・第１の２ｎビツトデ一クラツチ回路、
２０５・・・第２の２ｎビツトデ一クラツチ回路。なお図中同一符号は同−又は相当部分を示す。代理人　大岩増雄第１図第２図　。ノ第３図第４図第７図第９図第１０図第１１図第１２図９１ぢｌット！

Claims

【特許請求の範囲】

（１）２つのメモリのそれぞれにダイレクトメモリアク
セスによづてバイト単位でデータ転送情報を供給するＤ
ＭＡ部と、該ＤＭＡ部からのアドレスデータと所定のア
ドレスデータとを加算して転送元メモリへのアドレスデ
ータとする第１のアドレス加算手段、上記転送元メモリ
の各不連続領域における先頭アドレスを記憶する先頭ア
ドレス記憶手段、及び上記ＤＭＡ部から各不連続領域の
最終アドレスデータが上記転送元メモリへ与えられたと
き上記先頭アドレスに所定のアドレススキンプ量を加え
て上記第１のアドレス加算手段に与える第２のアドレス
加算手段を有し上記ＤＭＡ部から上記転送元メモリに与
えられるアドレスデータの変換を行なうアドレス変換部
とを備え、上記２つのメモリ間で双方向にデータ転送を
行なうことを特徴とするメモリ間データ転送装置。
（２）２つのメモリのそれぞれにダイレクトメモリアク
セスによってバイト単位でデータ転送情報を供給するＤ
ＭＡ部と、転ｉシそりからバイト単位で読出されたｎビ
ットの読出しデータをビット単位毎にシフトし該シフト
されたデータ群を記憶するシフトデータ群記憶手段、該
シフトデータ群記憶手段から所望のシフトデータを抽出
するシフトデータ抽出手段、及び該抽出されたシフトデ
ータのうち１ラインの先頭転送データと最終転送データ
の所要量をビットカットするビットカット手段を有し上
記転送元メモリから転送先メモリへバイト単位で転送さ
れるｎビットのデータのそれぞれを所望ビット数シフト
して各データの構成を変換するデータ変換部とを備え、
上記２つのメモリ間で双方向にデータ転送を行なうこと
を特徴とするメモリ間データ転送装置。
（３）　２つのメモリのそれぞれにダイレクトメモリア
クセスによってバイト単位でデータ転送情報を供給する
ＤＭＡ部と、該ＤＭＡ部からのアドレスデータと所定の
アドレスデータとを加算して転送元メモリへのアドレス
データとする第１のアドレス加算手段、上記転送元メモ
リの各不連続領域における先頭アドレスを記憶する先頭
アドレス記憶手段、及び上記ＤＭＡ部から各不連続領域
の最終アドレスデータが上記転送元メモリへ与えられた
とき上記先頭アドレスに所定のアドレススキップ量を加
えて上記第１のアドレス加算手段に与える第２のアドレ
ス加算手段を有し上記ＤＭＡ部から上記転送元メモリに
与えられるアドレスデータの変換を行なうアドレス変換
部と、転送元メモリからバイト単位で読出されたｎビッ
トの読出しデータをビット単位毎にシフトし該シフトさ
れたデータ群を記憶するシフトデータ群記憶手段、該シ
フトデータ群記憶手段から所望のシフトデータを抽出す
るシフトデータ抽出手段、及び該抽出されたシフトデー
タのうち１ラインの先頭転送データと最終転送データの
所要量をビットカントするビア）カット手段を有し上記
転送元メモリから転送先メモリへバイト単位で転送され
るｎビットのデータのそれぞれを所望ビット数シフトし
て各データの構成を変換するデータ変換部とを備え、上
記２つのメモリ間で双方向にデータ転送を行なうことを
特徴とするメモリ間データ転送装置。