JPS6175386A - ビツトマツプデイスプレイ装置のデ−タシフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はビットマツプディスプレイ装置のデータシフ
ト回路に関し、特に、第１の方向（Ｙ方向）にＭドツト
および第２の方向（Ｙ方向）にＮドツトで栴成されるフ
レームメモリを含むビットマツプディスプレイ装置にお
いて、フレームメモリ上の任意の点をそれぞれの始点と
して設定された複数の矩形領域のそれぞれの間において
、ビットの位四合せを行なうためのデータシフト回路に
関する。　　− 従来の技術 第６図は従来のビットマツプディスプレイの全体を示す
概略ブロック図であり、第７図および第８図は従来のビ
ットマツプディスプレイ装置によってラスクオペレーシ
ョンをする方法を説明するための図である。

まず、第６図を参照して、従来のビットマップディスプ
レイｖＬ霞についてｆｌｔｌ　ＩＩに説明−ｄる。ホス
トコンビｌ−夕１から伝送ラインおよびインターフェイ
ス２を介してデータがコントローラ３とモード回路４と
ラスクオペレーション回路５とに与えられるとともに、
アドレス信号がアドレス制御Ｄ回路７に５えられる。モ
ード回路４はコントローラ３からのコントロール借りに
応じで、ブレーンモード。ビクセルモードおよびフィル
インモードの各モード別にデータを変換して、フレーム
メモリ６に記憶させるものである。ラスクオペレーショ
ン回路５はコントローラ３からのｉ制御信号に暴づいて
、ラスクオペレーションを行なうものである。

すなわち、ラスクオペレーションはフレームメモリ６に
記憶されているデータを読出して処理し、再びフレーム
メモリ６に出込む手法である。アドレスｉｔ、ＩＩ　１
１１回路７はホストコンピュータ１から与えられるアド
レス信号に基づいて、フレームメモリ６のアドレスを指
定する。フレームメモリ６から読出された画像データは
ビデオコントロール８に与えられ、図示しない△１０変
換器によってアナログ信号に変換されかつカラー変換デ
ープルに基づいてビデオ信号に変換されてカラーモニタ
９に与えられる。それによって、カラーモニタ９には、
ホストコンピュータ１から出力されたデータに燵づく図
形が表示される。

次に、第７図を参照して、ラスタＡペレーションについ
て詳柵に説明す゛る。フレーモス七り６は第７図に示す
ように、Ｘ方向１ｏ２４ピッｊ〜、Ｙ方向に２０４８ビ
ット２次元のマトリクスで構成される。そして、このフ
レームメモリ６はたとえば６４にビット×１のメモリチ
ップを１６個使用し、Ｘ方向１６ドツトを一斉に読出し
、書込みを行なって、読出し内込み情報をワード幅で処
理するように構成される。このフレームメモリ６上の任
意の点を始点とブる矩形領域によってソースデータ６１
とマスクデータ６２とディストネーションデータ６３と
が設定される。ソースデータ６１は表示されるべきデー
タを表わすものであり、ディストネーションデータ６３
は表示しようとする領域に格納されているデータであり
、マスクデータ６２はソースデータ６１とディストネー
ションデータ６３との組合わせに対して、さらに新たな
情報を付加するためのデータである。そして、ラスクオ
ペレーション回路５は、たとえばディストネーションデ
ータ６３で表わされる領域にソースデータ６１を表示し
、それをｌことえば７スクデータ６２でマスクする。

発明が解決しようとする問題点 ところで、上述のフレームメモリ６はｌｙＪ述のごとく
６４にビット×１のメモリチップを１６個用いて構成さ
れ、Ｘ方向に１６ドツトを一斉に読出し書込みを行なう
。ところで、ソースデータ６１゜マスクデータ６２およ
びディストネーションデータ６３がそれぞれ１６ドツト
ずつ区切られた点を始点として矩形領域が選ばれている
場合には、ソースデータ６１．マスクデータ６２および
ディストネーションデータ６３の各始点は１６ドツトに
区切られた点を始点としているため、ラスクオペレーシ
ョンするに際して問題を生じることはない。

ところが、第８図に示１ように、マスクデータ６２の始
点がソースデータ６１の始点よりも１６ドツトずれてお
らず、たとえば８ドツトしかずれていない場合にはソー
スデータ６１とマスクデータ６２の始点を一致させるこ
とができない。

それゆえに、この発明の主たる目的は、予め定められた
データ幅でラスクオペレーションのようなビット操作を
行なう場合に、そのデータの幅内でのビットの位置合わ
せを容易にし得るビットマツプディプレイ装置のデータ
シフト回路を提供することである。

問題点を解決するための手段 この発明は、フレームメモリから読出されるｎビットの
画像データに対して２ｎビットの記憶領域を有し、フレ
ームス〔りから読出されたｎビット・のデータを一方の
ｎビットの記ｍｗＡ域に一時記憶する一時記憶回路と、
２ｎビットを有し、一時記憶回路の一方のｎビットの記
憶領域に一時記憶していたｎビットの画像データを任意
のビット数だけシフトして、一時記憶回路の他方のｎビ
ットの記ｍａ域に一時記憶させるバーレルシフタとを備
えＣ構成される。

作用 この発明では、フレームメモリから読出されたｎビット
の画像データを任意のビット数だけシフトして一時記憶
回路に記憶させることによって、予め定められたｆ−夕
の幅内でラスクオペレーションのようなビット操作を行
なう場合に、イのデータ幅内でビット位６合わせを容易
に達成できる。

実施例 第１図はこの発明の一実施例のブロック図であり、第２
図は第１図に示すバーレルシフタの電気回路図であり、
第３図は第２図に示したバーレルシフタの論理図である
。

まず、第１図ないし第３図を参照して、構成について説
明する。第１図に示すデータシフト回路１０は前述の第
６図に示したラスクオペレーション回路５に内蔵される
。このデータシフト回路１０は、？ルナプレクサ１１と
ラッチ１２とバーレルシフタ１３とから構成される。マ
ルチプレフナ１１には、前述の第６図に示したフレーム
メモリ６から読出されたたとえば１６ビットの画像デー
タが与えられる。マルチブレクリ１１はフレームメモリ
６からの画像データをラッチ１２に与える。

ラッチ１２は上位ラッＦ１２１と１；位ラッチ１２２と
を含み、それぞれ１１ビット（たとえば１６ビット）の
画像データを記憶づる領域を含む。そして、下位ラッチ
１２２はマルチブレクリ１１によって選択されたフレー
ムメモリ６からの画像データを一時記憶する。下位ラッ
チ１２２にラッチされた画像データはバーレルシフタ１
３に与えられる。

バーレルシフタ１３は第２図に示すように、３２ビット
のデータ入力端子と、３２ビットのデータ出力端子と、
５ビットのデータシフト量入力端子とを含む。このバー
レルシフタ１３は、第３図に示すように、データシフト
律入力端子ＳｏないしＳ４に与えられた５ビットの入力
がそれぞれ論理「０」であるかあるいは論理「１」であ
るかに応じて、入力された３２ビットの画像データを順
次並べ替えて出力する。ずなわら、シフト出入力Ｓｏな
いしＳ、がすべて論理ｒＯＪであれば、入力データ八０
ないしＡ３１をＹｏないしＹ５１の順に出力するが、シ
フト量入力ＳｏないしＳ、のうら、ＳｌないしＳ、が論
理「０」で、Ｓｏが論理「１ＪであればＹａ＋、Ｙｏな
いしＹａｏの順に並べ賛えて出力する。

バーレルシフタ１３から出力された上位８ビットの画像
データは匍述の上位ラッチ１２１にラッチされ、下位８
ビットの画像データはマルチブレクリ゛１１に与えられ
る。

第４図ｄ３よび第５図はこの発明の一実施例の動作を説
明するｔ：めの図である。

次に、第１図ないし第５図を参照しτ、この発明の一実
施例の具体的な動作について説明する。

まず、第４図に示すように、マスクデータ６２のうらｉ
−タロ２１がそのデータ幅内でディストネーションデ＝
９６３に対して始点がずれているものとりる。な、ｂ、
第４図および第５図において、斜線部分が′ｆｉ効デー
タ領域である。そこで、データ６２１の有効分の始点を
ディストネーシコンデータ６３の始点と一致ざ往る。こ
のために、フレームメモリ６から出力されたデータ６２
１はマルチプレクサ１１によって選択され、第５図（ａ
　）に示すように下位ラッチ１２２にラッチされる。

下位ラッチ１２２にラッチされたデータ６２１はバーレ
ルシフタ１３に与えられ、第５図（ｂ）に示すように、
たとえば１０ビットｌどけ左シフトされる。バーレルシ
フタ１３によってシフトされたデータ６２１の有効分は
第５図（Ｃ）に示すように上位ラッチ１２１にラッチさ
れる。このとき、下位ラッチ１２２には次のデータ６２
２の有効分がラッチされることになる。

上位ラッチ１２１にラッチされたデータ６２１および下
位ラッチ１２２にラッチされたデータ６２２はそれぞれ
バーレルシフタ１３に与えられ、第５図（ｄ　）に示す
ごとく５ビット分シフトされる。したがって、バーレル
シフタ１３の上位８ビットからは、データ６２１のうち
の６ビットの有効分とデータ６２２の１０ビットの有効
分とが出力される。一方、下位ラッチ１２２にラッチさ
れていたデータ６２２の下位６ビットの有効分はバーレ
ルシフタ１３によって第５図（ｅ）に示すごとく６ピツ
トシフトされて、上位ラッチ１２１にラッチされる。

このとき、下位ラッチ１２２には、第５図（［）に示す
ごとくデータ６２３の１６ビットの有効分がラッチされ
る。そして、」−位ラッチ１２１およびＦ位うッチ１２
２にラッチされていたデータ６２２の６ビットの有効分
とデータ６２３の１６ビットの有効分はバーレルシフタ
１３によって第５図（す）に承りごとくシフトされる。

そして、バーレルシフタ１３の上位１６ビットからはデ
ータ６２２の６ヒツトの有効分とデータ６２３の１０ビ
ットの有効分が出方されることになる。このようにして
、バーレルシフタ１３によりデータをシフトすることに
よって、ディストネーションデータ６３の始点とマスク
データ６２の始点とを一致させることができる。

発明の効果 以上のように、この発明によれば、フレームメモリから
読出される画像データのｎビットに対して、２ｎビット
の記憶領域を含む一時記憶回路に、フレームメモリ回路
から読出されるｎビットのデータを一方のｎビットの記
憶領域に一時記憶し、この一時記憶したｎビットの画像
データを任意のビット数だけシフトし、一時記憶回路の
他方のｎビットの記憶領域に一時記憶回路させるように
したので、始点の異なるそれぞれのデータのビット位置
を容易に一致さゼることかでき、ラスクオペレーション
のようなビット操作を容易に行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の電気回路図である。第２
図は第１図に示したバーレルシフタの電気回路図である
。第３図は第２図に示したバーレルシフタの論理図であ
る。第４図および第５図はこの発明の一実施例の動作を
説明するための図である。第６図は従来のビットマツプ
ディスプレイの全体を示す概略ブロック図である。第７
図および第８図はラスクオペレーションの動作を説明す
るための図′Ｃある。 図に４３いて、１０はデータシフト回路、１１はマルチ
プレクサ、１２はラッチ、１２１は、Ｌ位うッチ、１２
２は下位ラッチ、１３はバーレルシフタを示す。 第１　図 第２図 第３図 第５図 第６図 第８図

Claims (1)

1. 【特許請求の範囲】 第１の方向に複数ビットおよび前記第１の方向に直交す
   る第２の方向に複数ビットで１画面が構成され、前記１
   画面分の画像データを記憶するフレームメモリを備えた
   ビットマップディスプレイ装置において、 前記フレームメモリから読出される画像データのｎビッ
   トに対して、２ｎビットの記憶領域を有し、前記フレー
   ムメモリから読出されるｎビットのデータを一方のｎビ
   ットの記憶領域に一時記憶する一時記憶回路と、 前記一時記憶回路と同一の２ｎビットを有し、前記一時
   記憶回路の一方のｎビットの記憶領域に一時記憶したｎ
   ビットの画像データを任意のビット数だけシフトして、
   前記一時記憶回路の他方のｎビットの記憶領域に一時記
   憶させるバーレルシフタとを備えた、ビットマップディ
   スプレイ装置のデータシフト回路。