JPS62127893A - 画像表示回路 - Google Patents
画像表示回路Info
- Publication number
- JPS62127893A JPS62127893A JP60270154A JP27015485A JPS62127893A JP S62127893 A JPS62127893 A JP S62127893A JP 60270154 A JP60270154 A JP 60270154A JP 27015485 A JP27015485 A JP 27015485A JP S62127893 A JPS62127893 A JP S62127893A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- lut
- image memory
- lookup table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像を表示する必要のあるすべての画像処理
装置またはラスクスキャン方式のグラフイクディスプレ
イ装置に共通する技術である。
装置またはラスクスキャン方式のグラフイクディスプレ
イ装置に共通する技術である。
従来の技術
従来、画像表示する回路は、表示すべき画像の各画素に
対応したデータを保持する画像メモリプレーンと、各画
素のデータとカラー表示におけるR、G、B3原色の輝
度との関係を高速RAMで構成されたLUTにあらかじ
め記憶しておき、画素データをアドレスとして、LUT
の内容を読出し、そのデータをD/A変換することによ
ってR2G、Bアナログ出力を得ている方式が一般的で
ある(第2図)。この方式により、画像データを変更す
ることなく、LUTの変更のみで、ダイナミックなカラ
ー表示が可能となる。
対応したデータを保持する画像メモリプレーンと、各画
素のデータとカラー表示におけるR、G、B3原色の輝
度との関係を高速RAMで構成されたLUTにあらかじ
め記憶しておき、画素データをアドレスとして、LUT
の内容を読出し、そのデータをD/A変換することによ
ってR2G、Bアナログ出力を得ている方式が一般的で
ある(第2図)。この方式により、画像データを変更す
ることなく、LUTの変更のみで、ダイナミックなカラ
ー表示が可能となる。
なお、画像メモリプレーンは一般に低速なICメモリで
構成され、高速なビデオ出力に対応するために、画像メ
モリ倉複数画素並列に読出し、シフトレジスタにより、
1画素単位にルックアップテーブルのアドレス入力とす
る方式が一般的である。
構成され、高速なビデオ出力に対応するために、画像メ
モリ倉複数画素並列に読出し、シフトレジスタにより、
1画素単位にルックアップテーブルのアドレス入力とす
る方式が一般的である。
発明が解決しようとする問題点
上記のような構成の画像表示回路において、画像メモリ
プレーンのうち任意の組合せのみを表示する場合に、従
来はLUTのすべての内容を変更。
プレーンのうち任意の組合せのみを表示する場合に、従
来はLUTのすべての内容を変更。
するまわりくどさがあった。
問題点を解決するための手段
本発明は表示する画像メモリプレーンの組合せに応じて
LUTの内容の変更を必要最小限にすることを目的とす
る。
LUTの内容の変更を必要最小限にすることを目的とす
る。
作用及び実施例
第1図は本発明の構成図であり、画像メモリプレー70
枚から読み出されたnビットの画素データとnビットの
マスクレジスタとのビットごとの論理積をLUTのアド
レス入力とする。LUTは1語mビット 21 語で
構成され、1語mビットのうちm1ビツトを2%m2ビ
ツトをG 、 m3 ビットをBに割り当てる。ここ
で、m=m1 +mg +msである。この構成におい
て、最大で色を表現でき、21 色を同時表示できる
。ここで、例えば画像プレーン#1のみを表示する場合
、従来の構成ではLUTのすべての内容を変更する必要
があるが、本回路ではマスクレジスタの該当ビットをセ
ットし、その他をリセットするのみで画像プレーン#1
のみの表示ができる。
枚から読み出されたnビットの画素データとnビットの
マスクレジスタとのビットごとの論理積をLUTのアド
レス入力とする。LUTは1語mビット 21 語で
構成され、1語mビットのうちm1ビツトを2%m2ビ
ツトをG 、 m3 ビットをBに割り当てる。ここ
で、m=m1 +mg +msである。この構成におい
て、最大で色を表現でき、21 色を同時表示できる
。ここで、例えば画像プレーン#1のみを表示する場合
、従来の構成ではLUTのすべての内容を変更する必要
があるが、本回路ではマスクレジスタの該当ビットをセ
ットし、その他をリセットするのみで画像プレーン#1
のみの表示ができる。
発明の効果
本回路では画像メモリプレー70枚のうち任意の1枚の
みを表示したい場合、LUTの内容を変更することなく
マスクレジスタのセット、リセットのみで実行出来るた
め、例えば、画像メモリプレーンを#1、#2、−−−
$nと順次表示することによって、高速の動画表示も可
能であり、またLUTの変更も、表示に関係している1
枚画像メモリブレーンの該当アドレス21 語のみで
行なうことが出来、従来方式に比較してl / 2n−
1のデータ変更で行なうことが可能である。
みを表示したい場合、LUTの内容を変更することなく
マスクレジスタのセット、リセットのみで実行出来るた
め、例えば、画像メモリプレーンを#1、#2、−−−
$nと順次表示することによって、高速の動画表示も可
能であり、またLUTの変更も、表示に関係している1
枚画像メモリブレーンの該当アドレス21 語のみで
行なうことが出来、従来方式に比較してl / 2n−
1のデータ変更で行なうことが可能である。
第1図は、本発明の回路構成を示す図、第2図は、従来
方式の画像表示回路を示す図である。 l−1画像メモリプレーン 2、− カラールックアップテーブル 3−m−マスクーレジスタ AC
方式の画像表示回路を示す図である。 l−1画像メモリプレーン 2、− カラールックアップテーブル 3−m−マスクーレジスタ AC
Claims (1)
- (1)表示すべき画像データを記憶している複数の画像
メモリプレーンと画像メモリプレーンの画素データと表
示色の対応関係を定めるカラールックアップテーブル(
LUT)により画像をカラー表示する回路において、画
像メモリプレーンとカラールックアップテーブルの間に
メモリプレーン数と同ビットの書き換え可能なマスクレ
ジスタを設置することにより、任意のプレーンの組合せ
のみを表示する場合にカラールックアップテーブルの全
内容を変更することなく表示可能としたことを特徴とす
る画像表示回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60270154A JPS62127893A (ja) | 1985-11-29 | 1985-11-29 | 画像表示回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60270154A JPS62127893A (ja) | 1985-11-29 | 1985-11-29 | 画像表示回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62127893A true JPS62127893A (ja) | 1987-06-10 |
Family
ID=17482294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60270154A Pending JPS62127893A (ja) | 1985-11-29 | 1985-11-29 | 画像表示回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62127893A (ja) |
-
1985
- 1985-11-29 JP JP60270154A patent/JPS62127893A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6025794B2 (ja) | カラ−図形表示装置 | |
JPS62174794A (ja) | カラ−デイスプレイ装置 | |
JPS5991489A (ja) | 表示装置 | |
JPS62127893A (ja) | 画像表示回路 | |
JP2538654B2 (ja) | 表示書込装置 | |
JP3077272B2 (ja) | 画像表示方法 | |
JPS6172293A (ja) | カラ−図形表示装置 | |
JPH0469908B2 (ja) | ||
JPH0121512B2 (ja) | ||
JPH0335674B2 (ja) | ||
JPS62165688A (ja) | 表示装置 | |
JPS62229295A (ja) | デイスプレイ装置 | |
JPS61290484A (ja) | 表示装置 | |
JPS6153692A (ja) | 画像表示装置 | |
JPS6146988A (ja) | 表示機能拡張装置 | |
JPS62191886A (ja) | 画像表示回路 | |
JPH0224783A (ja) | 画像表示装置 | |
JPH01161397A (ja) | 画像表示用vramの書き込み方式 | |
JPH02134685A (ja) | デイスプレイ装置 | |
JPS59100495A (ja) | カラ−デイスプレイ装置 | |
JPS58126590A (ja) | カラ−グラフィックディスプレイ装置 | |
JPS63167391A (ja) | 表示信号処理装置 | |
JPS6175386A (ja) | ビツトマツプデイスプレイ装置のデ−タシフト回路 | |
JPH03268075A (ja) | 表示装置 | |
JPS6159393A (ja) | カ−ソル表示制御方式 |