JPS62174794A - カラ−デイスプレイ装置 - Google Patents
カラ−デイスプレイ装置Info
- Publication number
- JPS62174794A JPS62174794A JP61005800A JP580086A JPS62174794A JP S62174794 A JPS62174794 A JP S62174794A JP 61005800 A JP61005800 A JP 61005800A JP 580086 A JP580086 A JP 580086A JP S62174794 A JPS62174794 A JP S62174794A
- Authority
- JP
- Japan
- Prior art keywords
- data
- color
- display
- display information
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/026—Control of mixing and/or overlay of colours in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はカラーディスプレイ装置に係り、特に、自然
画等の高階調表示による画像に別の画像を重ねて表示す
る場合に用いて好適なカラーディスプレイ装置に関する
。
画等の高階調表示による画像に別の画像を重ねて表示す
る場合に用いて好適なカラーディスプレイ装置に関する
。
「従来の技術」
カラーディスプレイ装置の１つとして、ｖ ｎ 、へＭ
（ヒ’ ７’オＲＡＭ）内に表示ドツト対応でＲ（レ
ット）、Ｇ（グリーン）、Ｂ（ブルー）カラーデータを
記憶させ、このカラーデータを読み出し、１１．Ｇ、Ｂ
カラー信号に変換してＣＲＴ表示装置へ出力するらのか
知られている。
（ヒ’ ７’オＲＡＭ）内に表示ドツト対応でＲ（レ
ット）、Ｇ（グリーン）、Ｂ（ブルー）カラーデータを
記憶させ、このカラーデータを読み出し、１１．Ｇ、Ｂ
カラー信号に変換してＣＲＴ表示装置へ出力するらのか
知られている。
ところで、自然画等を表示するには高階調表示か必要と
なり、この高階調表示を行うには、１ドツトを表示する
ｆこめのＲ，Ｇ、Ｂカラーデータのビット数を、各４〜
８ビツト、合計１２〜２４ビツトと多くしなければなら
ない。しかし、カラーデータのビット数が多くなると、
ＶｆｌＡＭの容量が大きくなってしまう。そこで、ＶＲ
ＡＭ内に、カラーデータに代えて輝度データＤｙおよび
色差データＤｕ、Ｄｖを記憶させれば、カラーデータの
場合に比較し、ＶＲＡＭの容量を約半分にすることがで
きる。なお、周知のように、輝度データＤｙ１色差デー
タＤｕ、Ｄｖは、Ｒ、Ｇ 、Ｂカラーデータを各々Ｄｒ
、Ｄｇ、Ｄｂとすれば、次式によって表される。
なり、この高階調表示を行うには、１ドツトを表示する
ｆこめのＲ，Ｇ、Ｂカラーデータのビット数を、各４〜
８ビツト、合計１２〜２４ビツトと多くしなければなら
ない。しかし、カラーデータのビット数が多くなると、
ＶｆｌＡＭの容量が大きくなってしまう。そこで、ＶＲ
ＡＭ内に、カラーデータに代えて輝度データＤｙおよび
色差データＤｕ、Ｄｖを記憶させれば、カラーデータの
場合に比較し、ＶＲＡＭの容量を約半分にすることがで
きる。なお、周知のように、輝度データＤｙ１色差デー
タＤｕ、Ｄｖは、Ｒ、Ｇ 、Ｂカラーデータを各々Ｄｒ
、Ｄｇ、Ｄｂとすれば、次式によって表される。
Ｄｙ＝０．３０Ｄｒ＋０．５９Ｄｇ＋Ｏ，ｌ ＩＤｂ・
・・・・・（１） Ｄ ｕ−Ｄ ｒ−Ｄ ｙ ＝０．７０Ｄｒ −０，５９Ｄｇ−０，１１Ｄｂ・・・
・（２） Ｄｖ−Ｄｂ−ＤＹ ＝−０，３０Ｄｒ−０，５９Ｄｇ＋０．８３Ｄｂ・・・
・ （３） 上記の輝度データＤＹ、色差データＤｕ、Ｄｖをカラー
データに代えてＶｒｔＡＭ内に記憶させれば、ＶＲＡＭ
の容量を減らすことができる理由は次の通りである。人
間の目は、小さい面積では色の識別ができな（なるとい
う性質をもっており、したがって、色差情報については
低速度で表示すればよい。この結果、輝度データＤＹに
ついては、表示ドツト対応でデータを持つ必要があるが
、色差データＤ ｕ、 Ｄ ｖについては、ドツト対応
でデータを持つ必要がなく、例えば連続する４ドツト共
通に、平均の１データを持てばよい。すなわち、データ
Ｄ ｙ、Ｄ ｕ、Ｄ ｖを各４ビツトとした場合、４ド
ツトを表示するのに必要となるＶＲＡＭの容量は、第９
図（イ）に示すように２４ビツトとなる。なお、データ
Ｄｙは図のたて方向に、データＤｕ、Ｄｖは図の横方向
に記憶させている。これに対し、カラーデータＤｒ、Ｄ
ｇ、Ｄｂを各４ビツトとした場合は、第９図（ロ）に示
すように、４ドツトの表示に４８ピツト必要となる。
・・・・・（１） Ｄ ｕ−Ｄ ｒ−Ｄ ｙ ＝０．７０Ｄｒ −０，５９Ｄｇ−０，１１Ｄｂ・・・
・（２） Ｄｖ−Ｄｂ−ＤＹ ＝−０，３０Ｄｒ−０，５９Ｄｇ＋０．８３Ｄｂ・・・
・ （３） 上記の輝度データＤＹ、色差データＤｕ、Ｄｖをカラー
データに代えてＶｒｔＡＭ内に記憶させれば、ＶＲＡＭ
の容量を減らすことができる理由は次の通りである。人
間の目は、小さい面積では色の識別ができな（なるとい
う性質をもっており、したがって、色差情報については
低速度で表示すればよい。この結果、輝度データＤＹに
ついては、表示ドツト対応でデータを持つ必要があるが
、色差データＤ ｕ、 Ｄ ｖについては、ドツト対応
でデータを持つ必要がなく、例えば連続する４ドツト共
通に、平均の１データを持てばよい。すなわち、データ
Ｄ ｙ、Ｄ ｕ、Ｄ ｖを各４ビツトとした場合、４ド
ツトを表示するのに必要となるＶＲＡＭの容量は、第９
図（イ）に示すように２４ビツトとなる。なお、データ
Ｄｙは図のたて方向に、データＤｕ、Ｄｖは図の横方向
に記憶させている。これに対し、カラーデータＤｒ、Ｄ
ｇ、Ｄｂを各４ビツトとした場合は、第９図（ロ）に示
すように、４ドツトの表示に４８ピツト必要となる。
「発明が解決しようとする問題点」
このように、ドツトデータを輝度データＤＹおよび色差
データＤｕ、Ｄｖとすれば、ＶＲＡＭの記憶容量を大幅
に減らすことができる。しかし、ここで問題となるのは
、重ね書きの場合である。すなわち、コンピュータグラ
フィックにおいては、第１の画像を背景にしてその上に
第２の画像を重ねて表示する場合がある。この場合、第
１の画像かカラーデータによって記憶されている場合は
、表示ドツトとカラーデータとの関係がｌ−１であるこ
とから、Ｖｌ”（ＡＭ内の対応するカラーデータを、第
２の画像のカラーデータに古き替えればよいか、第１の
画像が輝度データおよび色差データによって圧縮記憶さ
れている場合は、複数の表示ドツト１かに１祖の色差デ
ータか１Ｘこ憶されているため、ドツト毎の書き替えが
できなくなる。この場合、勿論、上記複数のドツト単位
でデータ書き替えを行うことはできろが、このような書
き替えでは、第２の画像の解像度が低くなってしまう。
データＤｕ、Ｄｖとすれば、ＶＲＡＭの記憶容量を大幅
に減らすことができる。しかし、ここで問題となるのは
、重ね書きの場合である。すなわち、コンピュータグラ
フィックにおいては、第１の画像を背景にしてその上に
第２の画像を重ねて表示する場合がある。この場合、第
１の画像かカラーデータによって記憶されている場合は
、表示ドツトとカラーデータとの関係がｌ−１であるこ
とから、Ｖｌ”（ＡＭ内の対応するカラーデータを、第
２の画像のカラーデータに古き替えればよいか、第１の
画像が輝度データおよび色差データによって圧縮記憶さ
れている場合は、複数の表示ドツト１かに１祖の色差デ
ータか１Ｘこ憶されているため、ドツト毎の書き替えが
できなくなる。この場合、勿論、上記複数のドツト単位
でデータ書き替えを行うことはできろが、このような書
き替えでは、第２の画像の解像度が低くなってしまう。
他方、上述した輝度データおよび色差データによって圧
縮記憶された第１の画像に重ね書きするための構成とし
て、次の構成が考えられる。第１０図において、ｌはＣ
ＰＵ（中央処理装置）、２はパスライン、３は表示コン
トローラ、４は第１の画像が輝度データおよび色差デー
タによって古き込まれている第１のＶＲＡＭであり、こ
のＶ ＲＡＭ４内の各データが表示コントローラ３によ
って順次読み出され、コンバータ５によってｒ（、Ｇ、
Ｂカラーデータに変換され、セレクタ６へ出力される。
縮記憶された第１の画像に重ね書きするための構成とし
て、次の構成が考えられる。第１０図において、ｌはＣ
ＰＵ（中央処理装置）、２はパスライン、３は表示コン
トローラ、４は第１の画像が輝度データおよび色差デー
タによって古き込まれている第１のＶＲＡＭであり、こ
のＶ ＲＡＭ４内の各データが表示コントローラ３によ
って順次読み出され、コンバータ５によってｒ（、Ｇ、
Ｂカラーデータに変換され、セレクタ６へ出力される。
７は第２の画像のカラーコードが表示ドツト対応で書き
込まれる第２のＶＲＡＭであり、第２の画像に対応する
領域以外の領域には「０」が古さ込まれる。このＶｆｌ
ＡＭ７の内容は、Ｖ ｒｔ Ａ Ｍ ４の読み出しに同
期して順次読み出されルックアップテーブル８へ出力さ
れる。ルックアップテーブル８は、ＶＲＡＭ７からカラ
ーコードが出力された時は、そのカラーコードをＲ，Ｇ
、Ｂカラーデータに変換してセレクタ６へ出力すると共
に、信号Ｃ５として“１”を出力し、また、ＶＲＡＭ７
から「０」が出力された時は、信号Ｃ８として“０”を
セレクタ６へ出力する。セレクタ６は、信号Ｃ５が“ｌ
”の時は、ルックアップテーブル８から出力されるカラ
ーデータをＤＡＣ（ディジタル／アナログ変換器）９へ
出力し、信号Ｃ５が“０”の時は、コンバータ５から出
力されるカラーデータをＤＡＣ９へ出力する。ＤＡＣ９
は、マルチプレクサ６から供給されるカラーデータを、
アナログＲ，Ｇ。
込まれる第２のＶＲＡＭであり、第２の画像に対応する
領域以外の領域には「０」が古さ込まれる。このＶｆｌ
ＡＭ７の内容は、Ｖ ｒｔ Ａ Ｍ ４の読み出しに同
期して順次読み出されルックアップテーブル８へ出力さ
れる。ルックアップテーブル８は、ＶＲＡＭ７からカラ
ーコードが出力された時は、そのカラーコードをＲ，Ｇ
、Ｂカラーデータに変換してセレクタ６へ出力すると共
に、信号Ｃ５として“１”を出力し、また、ＶＲＡＭ７
から「０」が出力された時は、信号Ｃ８として“０”を
セレクタ６へ出力する。セレクタ６は、信号Ｃ５が“ｌ
”の時は、ルックアップテーブル８から出力されるカラ
ーデータをＤＡＣ（ディジタル／アナログ変換器）９へ
出力し、信号Ｃ５が“０”の時は、コンバータ５から出
力されるカラーデータをＤＡＣ９へ出力する。ＤＡＣ９
は、マルチプレクサ６から供給されるカラーデータを、
アナログＲ，Ｇ。
Ｂカラー信号に変換し、ＣＲＴ表示装置（図示略）へ出
力する。
力する。
以上の構成によれば、ＶＲＡＭ７の書き替えによって自
在に重ね書きができる。しかしながら、この場合、ＶＲ
ＡＭ７を別途設けなければならないので、メモリ容量が
大幅に増える欠点がある。
在に重ね書きができる。しかしながら、この場合、ＶＲ
ＡＭ７を別途設けなければならないので、メモリ容量が
大幅に増える欠点がある。
この発明は上述した事情に鑑みてなされたもので、その
目的は、ＶＲＡＭ内に輝度データおよび色差データを記
憶させた場合において、第２のＶＲＡＭを設けることな
く、したがってメモリ容重を増やすことなく、かつ、第
２の画像の解像度を下げることなく重ね書きを行うこと
ができるカラーディスプレイ装置を提供することにある
。
目的は、ＶＲＡＭ内に輝度データおよび色差データを記
憶させた場合において、第２のＶＲＡＭを設けることな
く、したがってメモリ容重を増やすことなく、かつ、第
２の画像の解像度を下げることなく重ね書きを行うこと
ができるカラーディスプレイ装置を提供することにある
。
「問題点を解決するための手段」
この発明は、表示ドツト対応で第１表示情報または第２
表示情報が記憶され、複数の前記第１表示情報に対応し
て第３表示情報が記憶され、また、表示ドツト対応で前
記第１／第２表示情報を識別するためのアトリビュート
ビットが記憶された画像メモリと、前記画像メモリから
第１または第２の表示情報、第３の表示情報およびアト
リビュートビットを読み出す読出手段と、前記アトリビ
ュートビットが第１の表示情報を指示していた場合は、
前記第１および第３の表示情報に基づいてカラーデータ
を発生し、前記アトリビュートビットが第２の表示情報
を指示していた場合は、前記第２の表示情報に基づいて
カラーデータを発生するカラーデータ発生手段とを具備
してなり、前記カラーデータ発生手段から出力されるカ
ラーデータに基づいてカラードット表示を行うことを特
徴としている。
表示情報が記憶され、複数の前記第１表示情報に対応し
て第３表示情報が記憶され、また、表示ドツト対応で前
記第１／第２表示情報を識別するためのアトリビュート
ビットが記憶された画像メモリと、前記画像メモリから
第１または第２の表示情報、第３の表示情報およびアト
リビュートビットを読み出す読出手段と、前記アトリビ
ュートビットが第１の表示情報を指示していた場合は、
前記第１および第３の表示情報に基づいてカラーデータ
を発生し、前記アトリビュートビットが第２の表示情報
を指示していた場合は、前記第２の表示情報に基づいて
カラーデータを発生するカラーデータ発生手段とを具備
してなり、前記カラーデータ発生手段から出力されるカ
ラーデータに基づいてカラードット表示を行うことを特
徴としている。
「実施例」
以下、図面を参照してこの発明の一実施例について説明
する。第１図はこの発明の一実施例によるカラーディス
プレイ装置の構成を示すブロック図である。このカラー
ディスプレイ装置は、外部から供給されるコンポジット
ビデオ信号に基づいて自然画等の画像表示を行うことが
できると共に、表示された自然画等に重ねて他の画像を
表示することができるディスプレイ装置である。
する。第１図はこの発明の一実施例によるカラーディス
プレイ装置の構成を示すブロック図である。このカラー
ディスプレイ装置は、外部から供給されるコンポジット
ビデオ信号に基づいて自然画等の画像表示を行うことが
できると共に、表示された自然画等に重ねて他の画像を
表示することができるディスプレイ装置である。
第１図ににおいて、１１はＣＰＵ、＋２はＣＰＵ１ｌに
おいて用いられるプログラムが記憶されたＲ ＯＭおよ
びデータ記憶用のＲＡＭからなるメモリである。１３は
コンポノットビデオ信号ＣＶが入力される端子、１４は
コンポノットビデオ信号ＣＶをカラーデータＤｒ、Ｄｇ
、Ｄｂに変換する周知のデコーダ、１５はカラーデータ
Ｄｒ、Ｄｇ、Ｄｂを１度データＤＹ、色差データＤｕ、
Ｄｖに変換するデータ変換回路である。
おいて用いられるプログラムが記憶されたＲ ＯＭおよ
びデータ記憶用のＲＡＭからなるメモリである。１３は
コンポノットビデオ信号ＣＶが入力される端子、１４は
コンポノットビデオ信号ＣＶをカラーデータＤｒ、Ｄｇ
、Ｄｂに変換する周知のデコーダ、１５はカラーデータ
Ｄｒ、Ｄｇ、Ｄｂを１度データＤＹ、色差データＤｕ、
Ｄｖに変換するデータ変換回路である。
このデータ変換回路１５は、前述した（１）〜（３）式
に基づいてデータ変換を行う回路であり、次にその構成
例を述べる。まず、前記（１）式は次の近似式によって
表すことができる。
に基づいてデータ変換を行う回路であり、次にその構成
例を述べる。まず、前記（１）式は次の近似式によって
表すことができる。
Ｄ ｙ＝ （９／３２）Ｄ ｒ＋（９／１６）Ｄ ｇ＋
（１／８）Ｄ ｂ−−（４）この（４）式を変形すれば
次の式が得られる。
（１／８）Ｄ ｂ−−（４）この（４）式を変形すれば
次の式が得られる。
Ｄ ｙ＝ （１／１６）（８Ｄ ｇ＋４Ｄ ｒ＋２Ｄ
ｂ＋Ｄ ｇ＋Ｄ ｒ／２）・・・・・・（５） この（５）式から明らかなように、輝度データＤＹは、
カラーデータＤｇを３ビツト上位桁方向ヘンフトしたデ
ータと、カラーデータＤｒを２ビツト下位桁方向ヘシフ
トしたデータと、カラーデータＤｂを１ビツト上位桁方
向ヘシフトしたデータと、カラーデータＤｇと、カラー
データＤｒを１ビツト下位桁方向ヘンフトしたデータと
を加算することによって得ることができる。そして、輝
度データＤｙが求められれば、色差データＤｕ、Ｄｖは
、前記（２）、（３）式（前段）の演算から容易に求め
られる。
ｂ＋Ｄ ｇ＋Ｄ ｒ／２）・・・・・・（５） この（５）式から明らかなように、輝度データＤＹは、
カラーデータＤｇを３ビツト上位桁方向ヘンフトしたデ
ータと、カラーデータＤｒを２ビツト下位桁方向ヘシフ
トしたデータと、カラーデータＤｂを１ビツト上位桁方
向ヘシフトしたデータと、カラーデータＤｇと、カラー
データＤｒを１ビツト下位桁方向ヘンフトしたデータと
を加算することによって得ることができる。そして、輝
度データＤｙが求められれば、色差データＤｕ、Ｄｖは
、前記（２）、（３）式（前段）の演算から容易に求め
られる。
以上のことから明らかなように、データ変換回路１５は
、シフト回路、加算回路、減算回路を組み合わせること
によって簡単に構成することができる。
、シフト回路、加算回路、減算回路を組み合わせること
によって簡単に構成することができる。
第２図は、このデータ変換回路１５の他の構成例を示す
回路図であり、この図において、１７〜！９は加算回路
、２０．２１は減算回路である。
回路図であり、この図において、１７〜！９は加算回路
、２０．２１は減算回路である。
ここで、加算回路１７〜１９の入力端の「×２１は入力
されるデータを２倍してから加算することを意味し、具
体的にはデータを１ビツト上位桁方向ヘシフトしてから
データ入力端へ印加することを意味する。同様に、ｒｘ
ｌ／２Ｊはデータを１ビツト下位桁方向ヘシフトしてか
らデータ入力端へ印加することを意味する。
されるデータを２倍してから加算することを意味し、具
体的にはデータを１ビツト上位桁方向ヘシフトしてから
データ入力端へ印加することを意味する。同様に、ｒｘ
ｌ／２Ｊはデータを１ビツト下位桁方向ヘシフトしてか
らデータ入力端へ印加することを意味する。
この回路は、図から明らかなように、次の演算を行う回
路である。
路である。
Ｄ ｙ＝ ２ （２（２Ｄ ｇ＋Ｄ ｒ）＋Ｄ ｂ）
＋（１／２）（２Ｄ ｇ十Ｄ ｒ）−（９／２） （（
１０／９）Ｄ ｒ＋ ２Ｄ ｇ＋（４／９）Ｄ ｂ）・
・・・・・（６） Ｄｕ＝Ｄｒ−Ｄｙ−・・（７） Ｄｖ＝Ｄｂ−Ｄｙ・・・・・・（８） 一方、前記（４）式は次のように変形することができる
。
＋（１／２）（２Ｄ ｇ十Ｄ ｒ）−（９／２） （（
１０／９）Ｄ ｒ＋ ２Ｄ ｇ＋（４／９）Ｄ ｂ）・
・・・・・（６） Ｄｕ＝Ｄｒ−Ｄｙ−・・（７） Ｄｖ＝Ｄｂ−Ｄｙ・・・・・・（８） 一方、前記（４）式は次のように変形することができる
。
Ｄ ｙ＝ （９／３２）（Ｄ ｒ＋２Ｄ ｇ＋（４／９
）Ｄ ｂＬ・・−（９）しかして、この（９）式と上記
（６）式とを比較すれば明らかなように、第２図の回路
によってら、データＤｙ、Ｄｕ、Ｄｖの近似値を求める
ことができる。
）Ｄ ｂＬ・・−（９）しかして、この（９）式と上記
（６）式とを比較すれば明らかなように、第２図の回路
によってら、データＤｙ、Ｄｕ、Ｄｖの近似値を求める
ことができる。
次に、第１図において、２３はＶＲＡＭであり、ビット
単位で読み出し／書き込みができる８個のダイナミック
ＲＡＭによって構成されている。第３図は、このＶＲＡ
Ｍ２３のデータ記憶状聾を示す図である。このＶＲＡＭ
２３は、８ビット単位でアドレスが割り当てられており
、各アドレスが各々表示ドツトに１＝１で対応している
。また、各アドレスの第０ビツトには色差データＤｖが
、第１ビツトには色差データＤｕが、第２〜第６ビツト
には輝度データＤｙまたはカラーコードＣＣ（共に５ビ
ツト）が、第７ビツトにはアトリビュートビットＡ（１
ビツト）が各々記憶される。この場合、色差データＤｕ
、Ｄｖは各々４アドレスに亙って１データが記憶されて
おり、一方、輝度データＤｙまたはカラーコードＣＣ，
アトリビュートビットＡはｌアドレス毎にｌデータが記
憶される。
単位で読み出し／書き込みができる８個のダイナミック
ＲＡＭによって構成されている。第３図は、このＶＲＡ
Ｍ２３のデータ記憶状聾を示す図である。このＶＲＡＭ
２３は、８ビット単位でアドレスが割り当てられており
、各アドレスが各々表示ドツトに１＝１で対応している
。また、各アドレスの第０ビツトには色差データＤｖが
、第１ビツトには色差データＤｕが、第２〜第６ビツト
には輝度データＤｙまたはカラーコードＣＣ（共に５ビ
ツト）が、第７ビツトにはアトリビュートビットＡ（１
ビツト）が各々記憶される。この場合、色差データＤｕ
、Ｄｖは各々４アドレスに亙って１データが記憶されて
おり、一方、輝度データＤｙまたはカラーコードＣＣ，
アトリビュートビットＡはｌアドレス毎にｌデータが記
憶される。
第１図の２４は、ＶＲＡＭ２３の書き込み／読み出しを
行う表示コントローラである。この表示コントローラ２
４は、データ変換回路１５から出力されるデータＤｙ、
Ｄｕ、Ｄｖを第３図に示す状態でＶＲＡＭ２３内に書き
込み、またこの場合、アトリビュートビットＡとして０
“を書き込む。また、重ね書きを行う場合は、ＣＰＵＩ
Ｉから出力されるカラーコードＣＣを、ＣＰＵＩＩから
出力されるアドレスの第２〜第６ビツトに書き込み、同
時に、カラーコードＣＣを書き込んだアドレスの第７ビ
ツトにアトリビュートビットＡとして“ｌ”を書き込む
。また、ＣＰＵＩＩから表示指令が供給された時は、Ｖ
ＲＡＭ２３の各アドレス内のデータを順次読み出し、ド
ツトデータＤＤとしてカラー信号形成回路２５へ出力す
ると共に、ドツトクロックＤＣおよびロード信号ＬＯＡ
Ｄを出力する。第４図（イ）はドツトクロックＤＣのタ
イミングを示す図、（ロ）はドツトデータＤＤのタイミ
ングを示す図である。この図に示すように、ドツトデー
タＤＤはドツトクロックＤＣに同期して出力される。な
お、ドツトクロックＤＣは、ＣＲ１表示装置２６のドツ
ト表示タイミングに等しい周期のクロックパルスである
。また、第４図（ハ）はロード信号ＬＯＡＤのタイミン
グを示す図であり、この図に示すように、ロード信号Ｌ
ＯＡＤはドツトクロックＤＣの４周期に１回出力される
。
行う表示コントローラである。この表示コントローラ２
４は、データ変換回路１５から出力されるデータＤｙ、
Ｄｕ、Ｄｖを第３図に示す状態でＶＲＡＭ２３内に書き
込み、またこの場合、アトリビュートビットＡとして０
“を書き込む。また、重ね書きを行う場合は、ＣＰＵＩ
Ｉから出力されるカラーコードＣＣを、ＣＰＵＩＩから
出力されるアドレスの第２〜第６ビツトに書き込み、同
時に、カラーコードＣＣを書き込んだアドレスの第７ビ
ツトにアトリビュートビットＡとして“ｌ”を書き込む
。また、ＣＰＵＩＩから表示指令が供給された時は、Ｖ
ＲＡＭ２３の各アドレス内のデータを順次読み出し、ド
ツトデータＤＤとしてカラー信号形成回路２５へ出力す
ると共に、ドツトクロックＤＣおよびロード信号ＬＯＡ
Ｄを出力する。第４図（イ）はドツトクロックＤＣのタ
イミングを示す図、（ロ）はドツトデータＤＤのタイミ
ングを示す図である。この図に示すように、ドツトデー
タＤＤはドツトクロックＤＣに同期して出力される。な
お、ドツトクロックＤＣは、ＣＲ１表示装置２６のドツ
ト表示タイミングに等しい周期のクロックパルスである
。また、第４図（ハ）はロード信号ＬＯＡＤのタイミン
グを示す図であり、この図に示すように、ロード信号Ｌ
ＯＡＤはドツトクロックＤＣの４周期に１回出力される
。
カラー信号形成回路２５は、表示コントローラ２４から
供給されるドツトデータＤＤに基づいてＲ，Ｇ、Ｂカラ
ー信号Ｓｒ、Ｓｇ、Ｓｂを形成し、ＣＲ１表示装置２６
へ出力する回路であり、その詳細を第５図に示す。この
図において、２８〜３Ｉは、ドツトクロックＤＣによっ
てデータ読み込みが行なわれる８ビツトのパラレルイン
／パラレルアウトレジスタ、３２は同６ビノトのパラレ
ルイン／パラレルアウトレジスタ、３３はドツトクロッ
クＤＣおよびロード信号ＬＯＡＤが同時に供給された時
、入力端のデータを読み込む８ビツトのパラレルイン／
パラレルアウトレジスタである。そして、表示コントロ
ーラ２４から出力されたドツトデータＤＤは、まず、レ
ジスタ２８に読み込まれ、次いでレジスタ２９〜３１に
順次シフトされる。
供給されるドツトデータＤＤに基づいてＲ，Ｇ、Ｂカラ
ー信号Ｓｒ、Ｓｇ、Ｓｂを形成し、ＣＲ１表示装置２６
へ出力する回路であり、その詳細を第５図に示す。この
図において、２８〜３Ｉは、ドツトクロックＤＣによっ
てデータ読み込みが行なわれる８ビツトのパラレルイン
／パラレルアウトレジスタ、３２は同６ビノトのパラレ
ルイン／パラレルアウトレジスタ、３３はドツトクロッ
クＤＣおよびロード信号ＬＯＡＤが同時に供給された時
、入力端のデータを読み込む８ビツトのパラレルイン／
パラレルアウトレジスタである。そして、表示コントロ
ーラ２４から出力されたドツトデータＤＤは、まず、レ
ジスタ２８に読み込まれ、次いでレジスタ２９〜３１に
順次シフトされる。
次に、レジスタ３１の上位６ビツト、すなわち、アトリ
ビュートビットＡおよび輝度データＤｙ（またはカラー
コードＣＣ）がレジスタ３２に読み込まれ、アトリビュ
ートビットＡがセレクタ３５のセレクト端子ＳＥＬへ供
給され、また、輝度データＤｙ（またはカラーコードＣ
Ｃ）がルックアップテーブル３６およびデータ変換回路
３７へ供給される。一方、ドツトデータＤＤの下位２ビ
ツト、（ずなわち、色差データＤ ｕ、 Ｄ ｖ）は各
々、レジスタ２８〜３１に４ビット読み込まれる毎にレ
ジスタ３３に読み込まれ、このレジスタ３３に読み込ま
れた色差データＤｕ、Ｄｖがデータ変換回路３７へ出力
される。第４図（ニ）はレジスタ３２から出力される輝
度データＤｙ（またはカラーコードＣＣ）の値の変化を
示す図、第４図（ホ）、（へ）は各々レジスタ３３から
出力される色差データＤｕ、Ｄｖの変化を示す図である
。この図に示すように、色差データＤｕ、Ｄｖは４ドツ
トクロツクＤＣ毎に変化する。
ビュートビットＡおよび輝度データＤｙ（またはカラー
コードＣＣ）がレジスタ３２に読み込まれ、アトリビュ
ートビットＡがセレクタ３５のセレクト端子ＳＥＬへ供
給され、また、輝度データＤｙ（またはカラーコードＣ
Ｃ）がルックアップテーブル３６およびデータ変換回路
３７へ供給される。一方、ドツトデータＤＤの下位２ビ
ツト、（ずなわち、色差データＤ ｕ、 Ｄ ｖ）は各
々、レジスタ２８〜３１に４ビット読み込まれる毎にレ
ジスタ３３に読み込まれ、このレジスタ３３に読み込ま
れた色差データＤｕ、Ｄｖがデータ変換回路３７へ出力
される。第４図（ニ）はレジスタ３２から出力される輝
度データＤｙ（またはカラーコードＣＣ）の値の変化を
示す図、第４図（ホ）、（へ）は各々レジスタ３３から
出力される色差データＤｕ、Ｄｖの変化を示す図である
。この図に示すように、色差データＤｕ、Ｄｖは４ドツ
トクロツクＤＣ毎に変化する。
ルックアップテーブル３６は、レジスタ３２から出力さ
れるカラーコードＣＣをＲ、Ｇ 、Ｂカラーデータに変
換し出力する周知の回路である。また、データ変換回路
３７は、レジスタ３２．３３から供給される輝度データ
Ｄｙ１色差データＤｕ、ＤｖをＲ，Ｇ、Ｂカラーデータ
に変換し、出力する回路である。
れるカラーコードＣＣをＲ、Ｇ 、Ｂカラーデータに変
換し出力する周知の回路である。また、データ変換回路
３７は、レジスタ３２．３３から供給される輝度データ
Ｄｙ１色差データＤｕ、ＤｖをＲ，Ｇ、Ｂカラーデータ
に変換し、出力する回路である。
ここで、データ変換回路３７について詳述する。
まず、前述した（１）〜（３）式から次式が得られる。
Ｄ ｇ−Ｄ ｙ−０，５１Ｄ ｕ−０，１９Ｄ ｖ−−
（１０）Ｄｒ＝Ｄｙ＋Ｄｕ・・・・・・（１１）Ｄｂ＝
Ｄｙ＋Ｄｖ−（１２） 上記（ｌＯ）式は、次の近似式で表すことができる。
（１０）Ｄｒ＝Ｄｙ＋Ｄｕ・・・・・・（１１）Ｄｂ＝
Ｄｙ＋Ｄｖ−（１２） 上記（ｌＯ）式は、次の近似式で表すことができる。
Ｄ ｇ＝ Ｄ ｙ−（１／２）Ｄ ｕ−（１／４）Ｄ
ｖ−・＝ （１３）この（Ｉ３）式を変形すると、次式
が得られる。
ｖ−・＝ （１３）この（Ｉ３）式を変形すると、次式
が得られる。
Ｄ ｇ＝ （１／４）（４Ｄ ｙ−２Ｄ ｕ−Ｄ ｖ）
＝ （１／４）（２（２Ｄ ｙ−Ｄ ｕ）−Ｄ ｖ）−
・＝ （１４）しかして、この（１４）式および上記（
１１）、（１２）式から、データ変換回路３７が第６図
に示すように構成される。ここで、３９．４０は減算回
路、４１．４２は加算回路、また「×２」はデータを１
ビツト上位桁方向ヘシフトすることを示す。
＝ （１／４）（２（２Ｄ ｙ−Ｄ ｕ）−Ｄ ｖ）−
・＝ （１４）しかして、この（１４）式および上記（
１１）、（１２）式から、データ変換回路３７が第６図
に示すように構成される。ここで、３９．４０は減算回
路、４１．４２は加算回路、また「×２」はデータを１
ビツト上位桁方向ヘシフトすることを示す。
次に、第５図に示すセレクタ３５は、そのセレクト端子
ＳＥＬへ供給されるアトリビュートビットＡが“ｌ”の
時、すなわち、レジスタ３２からカラーコードＣＣが出
力されている時は、ルックアップテーブル３６から出力
されるＲ 、Ｇ 、Ｂカラーデータを選択し、また、ア
トリビュートビットＡが“０”の時、すなわち、レジス
タ３２から輝度データＤＹが出力されている時は、デー
タ変換回路３７から出力されるＲ、Ｇ、Ｂカラーデータ
を選択して、ＤＡＣ（ディジタル／アナログ変換器）４
４〜４６へ各々出力する。ＤＡＣ４４〜４６は、セレク
タ３５から出力されるＲ 、Ｇ 、Ｂカラーデータを各
々カラー信号Ｓｒ、Ｓｇ、Ｓｂに変換し、ＣＲ７表示装
置２６へ出力する。ＣＲ７表示装置２６は、カラー信号
Ｓｒ、Ｓｇ、Ｓｂに基づいて表示画面にカラードット表
示を行う。なお、詳しい説明は省略したが、表示のため
の同期信号は、表示コントローラ２４において形成され
、ＣＲ７表示装置２６へ出力される。
ＳＥＬへ供給されるアトリビュートビットＡが“ｌ”の
時、すなわち、レジスタ３２からカラーコードＣＣが出
力されている時は、ルックアップテーブル３６から出力
されるＲ 、Ｇ 、Ｂカラーデータを選択し、また、ア
トリビュートビットＡが“０”の時、すなわち、レジス
タ３２から輝度データＤＹが出力されている時は、デー
タ変換回路３７から出力されるＲ、Ｇ、Ｂカラーデータ
を選択して、ＤＡＣ（ディジタル／アナログ変換器）４
４〜４６へ各々出力する。ＤＡＣ４４〜４６は、セレク
タ３５から出力されるＲ 、Ｇ 、Ｂカラーデータを各
々カラー信号Ｓｒ、Ｓｇ、Ｓｂに変換し、ＣＲ７表示装
置２６へ出力する。ＣＲ７表示装置２６は、カラー信号
Ｓｒ、Ｓｇ、Ｓｂに基づいて表示画面にカラードット表
示を行う。なお、詳しい説明は省略したが、表示のため
の同期信号は、表示コントローラ２４において形成され
、ＣＲ７表示装置２６へ出力される。
以上が、この発明の一実施例の詳細である。なお、上記
実施例は、重ね書きの場合にＶＲＡＭ２３内にカラーコ
ードＣＣを書き込むようになっているが、カラーコード
ＣＣではなくＲ，Ｇ、Ｂカラーデータを書き込むように
してもよい。この場合、ルックアップテーブル３６（第
５図）が不要となる。
実施例は、重ね書きの場合にＶＲＡＭ２３内にカラーコ
ードＣＣを書き込むようになっているが、カラーコード
ＣＣではなくＲ，Ｇ、Ｂカラーデータを書き込むように
してもよい。この場合、ルックアップテーブル３６（第
５図）が不要となる。
また、データ変換回路３７（第５図）、データ変換回路
１５（第１図）を各々、第７図（イ）、（ロ）に示すよ
うにＲＯＭによって構成してもよい。この場合、予め変
換後のデータをＲＯＭ内に記憶させておき、第７図（イ
）の場合は、カラーデータＤｒ、Ｄｇ、ＤｂをＲＯＭの
アドレス端子へ、（ロ）の場合は輝度データＤＹ、色差
データＤｕ、ＤｖをＲＯＭのアドレス端子へ供給する。
１５（第１図）を各々、第７図（イ）、（ロ）に示すよ
うにＲＯＭによって構成してもよい。この場合、予め変
換後のデータをＲＯＭ内に記憶させておき、第７図（イ
）の場合は、カラーデータＤｒ、Ｄｇ、ＤｂをＲＯＭの
アドレス端子へ、（ロ）の場合は輝度データＤＹ、色差
データＤｕ、ＤｖをＲＯＭのアドレス端子へ供給する。
このＲＯＭを用いた場合には次の利点が得られる。すな
わち、一般に、自然画を構成する色の彩度はあまり高く
ないので、色差データＤｕ、Ｄｖの値は「０」近辺に集
中する。
わち、一般に、自然画を構成する色の彩度はあまり高く
ないので、色差データＤｕ、Ｄｖの値は「０」近辺に集
中する。
ＲＯＭを用いた場合は、「０」近辺の分解能を高くし、
「０」近辺以外の分解能を低くくすること（非直線化）
が可能であると共に、データの正規化も可能であり、こ
の結果、より精度の高いカラー表示を行うことができる
。
「０」近辺以外の分解能を低くくすること（非直線化）
が可能であると共に、データの正規化も可能であり、こ
の結果、より精度の高いカラー表示を行うことができる
。
また、Ｖ ＲＡ Ｍ ２３内にドツトデータを記憶させ
る場合、第３図の状態に限らず、例えば第８図（イ）〜
（ハ）に示す状態で記憶させてもよい。
る場合、第３図の状態に限らず、例えば第８図（イ）〜
（ハ）に示す状態で記憶させてもよい。
「発明の効果」
以上説明したように、この発明によれば、輝度データお
よび色差データによって記憶された第１の画像の上に重
ね書きする場合において、メモリ容量を増やすことなく
、かつ、重ね書きされる画像の解像度を下げることなく
重ね書きを行うことができる効果が得られる。
よび色差データによって記憶された第１の画像の上に重
ね書きする場合において、メモリ容量を増やすことなく
、かつ、重ね書きされる画像の解像度を下げることなく
重ね書きを行うことができる効果が得られる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は第１図におけるデータ変換回路１５の構成例を
示すブロック図、第３図は第１図におけるＶＲＡＭ２３
のデータ記憶状態を示す図、第４図は各信号およびデー
タの変化を示すタイミング図、第５図は第１図における
カラー信号形成回路２５の構成を示すブロック図、第６
図は第５図におけるデータ変換回路３７の構成例を示す
ブロック図、第７図はデータ変換回路３７．１５の他の
構成例を示すブロック図、第８図はＶＲＡＭ２３内にデ
ータを記憶させる場合の他のデータ記憶例を示す図、第
９図は輝度データおよび色差データをＶ ＲＡ Ｍ内に
記憶させた場合の効果を説明するための図、第１０図は
Ｖ ＲＡ Ｍ内に輝度データおよび色差データを記憶さ
せた場合において、重ね書きを行うための構成の一例を
示すブロック図である。 ２３・・・・・・ＶＲＡＭ、２４・・・・・・表示コン
トローラ、２５・・・・・・カラー信号形成回路、２６
・・・・・ＣＲＴ表示装置、３５・・・・・・セレクタ
、３６・・・・・ルックアップテーブル、３７・・・・
・・データ変換回路、４４〜４６・・・・・・ＤＡＣｏ 第１図 第２図 １゜ 第４図 （０）ＤＤ 第６図 第７図
第２図は第１図におけるデータ変換回路１５の構成例を
示すブロック図、第３図は第１図におけるＶＲＡＭ２３
のデータ記憶状態を示す図、第４図は各信号およびデー
タの変化を示すタイミング図、第５図は第１図における
カラー信号形成回路２５の構成を示すブロック図、第６
図は第５図におけるデータ変換回路３７の構成例を示す
ブロック図、第７図はデータ変換回路３７．１５の他の
構成例を示すブロック図、第８図はＶＲＡＭ２３内にデ
ータを記憶させる場合の他のデータ記憶例を示す図、第
９図は輝度データおよび色差データをＶ ＲＡ Ｍ内に
記憶させた場合の効果を説明するための図、第１０図は
Ｖ ＲＡ Ｍ内に輝度データおよび色差データを記憶さ
せた場合において、重ね書きを行うための構成の一例を
示すブロック図である。 ２３・・・・・・ＶＲＡＭ、２４・・・・・・表示コン
トローラ、２５・・・・・・カラー信号形成回路、２６
・・・・・ＣＲＴ表示装置、３５・・・・・・セレクタ
、３６・・・・・ルックアップテーブル、３７・・・・
・・データ変換回路、４４〜４６・・・・・・ＤＡＣｏ 第１図 第２図 １゜ 第４図 （０）ＤＤ 第６図 第７図
Claims (3)
- （１）（ａ）表示ドット対応で第１表示情報または第２
表示情報が記憶され、複数の前記第１表示情報に対応し
て第３表示情報が記憶され、また、表示ドット対応で前
記第１／第２表示情報を識別するためのアトリビュート
ビットが記憶された画像メモリと、 （ｂ）前記画像メモリから第１または第２の表示情報、
第３の表示情報およびアトリビュートビットを読み出す
読出手段と、 （ｃ）前記アトリビュートビットが第１の表示情報を指
示していた場合は、前記第１および第３の表示情報に基
づいてカラーデータを発生し、前記アトリビュートビッ
トが第２の表示情報を指示していた場合は、前記第２の
表示情報に基づいてカラーデータを発生するカラーデー
タ発生手段と、を具備してなり、前記カラーデータ発生
手段から出力されるカラーデータに基づいてカラードッ
ト表示を行うことを特徴とするカラーディスプレイ装置
。 - （２）前記第１の表示情報は輝度情報であり、前記才２
の表示情報はカラーコードであり、前記第３の表示情報
は色差情報である特許請求の範囲第１項記載のカラーデ
ィスプレイ装置。 - （３）前記第１の表示情報は輝度情報であり、前記第２
の表示情報はカラーデータであり、前記第３の表示情報
は色差情報である特許請求の範囲第１項記載のカラーデ
ィスプレイ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005800A JP2572373B2 (ja) | 1986-01-14 | 1986-01-14 | カラ−デイスプレイ装置 |
| US07/000,526 US4789854A (en) | 1986-01-14 | 1987-01-05 | Color video display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005800A JP2572373B2 (ja) | 1986-01-14 | 1986-01-14 | カラ−デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174794A true JPS62174794A (ja) | 1987-07-31 |
| JP2572373B2 JP2572373B2 (ja) | 1997-01-16 |
Family
ID=11621154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005800A Expired - Lifetime JP2572373B2 (ja) | 1986-01-14 | 1986-01-14 | カラ−デイスプレイ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4789854A (ja) |
| JP (1) | JP2572373B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140312A (en) * | 1986-06-17 | 1992-08-18 | Ascii Corporation | Display apparatus |
| DE3886817T2 (de) * | 1987-05-21 | 1994-05-11 | Sony Corp | Verfahren und Vorrichtung zur Farbbildsignalverarbeitung. |
| US5153568A (en) * | 1988-07-21 | 1992-10-06 | Proxima Corporation | Liquid crystal display panel system and method of using same |
| US5148516A (en) * | 1988-08-30 | 1992-09-15 | Hewlett-Packard Company | Efficient computer terminal system utilizing a single slave processor |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
| US5594467A (en) * | 1989-12-06 | 1997-01-14 | Video Logic Ltd. | Computer based display system allowing mixing and windowing of graphics and video |
| JPH0778824B2 (ja) * | 1989-12-15 | 1995-08-23 | 株式会社日立製作所 | カラー画像合成方式およびカラー画像処理装置 |
| JPH03231288A (ja) * | 1990-01-30 | 1991-10-15 | Proxima Corp | 液晶表示パネル装置及びその使用法 |
| US5204664A (en) * | 1990-05-16 | 1993-04-20 | Sanyo Electric Co., Ltd. | Display apparatus having a look-up table for converting pixel data to color data |
| US5170152A (en) * | 1990-12-14 | 1992-12-08 | Hewlett-Packard Company | Luminance balanced encoder |
| US5347620A (en) * | 1991-09-05 | 1994-09-13 | Zimmer Mark A | System and method for digital rendering of images and printed articulation |
| WO1993005468A1 (en) * | 1991-09-05 | 1993-03-18 | Mark Alan Zimmer | System and method for digital rendering of images and printed articulation |
| US5276532A (en) * | 1991-11-26 | 1994-01-04 | Xerox Corporation | Split-level frame buffer |
| US5313231A (en) * | 1992-03-24 | 1994-05-17 | Texas Instruments Incorporated | Color palette device having big/little endian interfacing, systems and methods |
| JPH05323905A (ja) * | 1992-05-19 | 1993-12-07 | Canon Inc | 表示制御装置 |
| US6384838B1 (en) * | 1992-06-19 | 2002-05-07 | Intel Corporation | Optimized lookup table method for converting Yuv pixel values to RGB pixel values |
| US5400056A (en) * | 1993-01-21 | 1995-03-21 | Brooktree Corporation | Apparatus for and method of processing and converting binary information to corresponding analog signals |
| US5872556A (en) * | 1993-04-06 | 1999-02-16 | International Business Machines Corp. | RAM based YUV-RGB conversion |
| US5473737A (en) * | 1993-10-12 | 1995-12-05 | International Business Machines Corporation | Method and apparatus for displaying a composite image made up of a foreground image and a background image |
| US6300963B1 (en) * | 1993-11-30 | 2001-10-09 | Texas Instruments Incorporated | Single-frame display memory for spatial light modulator |
| US5604514A (en) * | 1994-01-03 | 1997-02-18 | International Business Machines Corporation | Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation |
| JPH09507310A (ja) * | 1994-01-04 | 1997-07-22 | ハネウエル・インコーポレーテッド | ラスタ・エンハンスメント機構を備えた再構成可能なビデオ出力アーキテクチャ |
| US5703622A (en) * | 1995-01-30 | 1997-12-30 | International Business Machines Corporation | Method for identifying video pixel data format in a mixed format data stream |
| JP3277121B2 (ja) * | 1996-05-22 | 2002-04-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶デイスプレイの中間表示駆動方式 |
| JP2002202881A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129830A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Data display unit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588129A (en) * | 1978-12-27 | 1980-07-03 | Fuji Photo Film Co Ltd | Form synthesizer-recorder |
| US4459677A (en) * | 1980-04-11 | 1984-07-10 | Ampex Corporation | VIQ Computer graphics system |
| WO1982000557A1 (en) * | 1980-07-25 | 1982-02-18 | Fukushima N | Display apparatus |
| US4498098A (en) * | 1982-06-02 | 1985-02-05 | Digital Equipment Corporation | Apparatus for combining a video signal with graphics and text from a computer |
| JPS59229595A (ja) * | 1983-06-13 | 1984-12-24 | ソニー株式会社 | 表示駆動回路 |
| EP0154067A1 (en) * | 1984-03-07 | 1985-09-11 | International Business Machines Corporation | Display apparatus with mixed alphanumeric and graphic image |
| GB2167926A (en) * | 1984-11-26 | 1986-06-04 | Philips Nv | Colour signal generator for crt image display |
| US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
-
1986
- 1986-01-14 JP JP61005800A patent/JP2572373B2/ja not_active Expired - Lifetime
-
1987
- 1987-01-05 US US07/000,526 patent/US4789854A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129830A (en) * | 1978-03-31 | 1979-10-08 | Hitachi Ltd | Data display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2572373B2 (ja) | 1997-01-16 |
| US4789854A (en) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62174794A (ja) | カラ−デイスプレイ装置 | |
| US4991122A (en) | Weighted mapping of color value information onto a display screen | |
| US4183046A (en) | Electronic apparatus for converting digital image or graphics data to color video display formats and method therefor | |
| USRE33532E (en) | Display control system which produces varying patterns to reduce flickering | |
| JPH0222957B2 (ja) | ||
| JPH0562346B2 (ja) | ||
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| US6914614B2 (en) | Color display method and semiconductor integrated circuit using the same | |
| JPS6221195A (ja) | 画像メモリの読出回路 | |
| JPH01189690A (ja) | 二重画面表示制御装置 | |
| JP2506723B2 (ja) | 画像表示装置 | |
| JPH03168797A (ja) | 階調変換回路 | |
| JPH03210593A (ja) | 画像表示装置 | |
| JPS6215589A (ja) | 表示制御装置 | |
| JPS61126593A (ja) | グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 | |
| JPS58199387A (ja) | 画像表示装置 | |
| JPS59210489A (ja) | 表示制御装置 | |
| JP3335198B2 (ja) | 画像表示回路 | |
| JPH0219894A (ja) | 表示色拡張装置 | |
| JPS62136694A (ja) | カラ−グラフイツク装置 | |
| JPS63167392A (ja) | 表示信号処理装置 | |
| JPS62296193A (ja) | 多階調色用のビツトマツプ表示装置 | |
| JPH0754423B2 (ja) | カラー変換回路 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH0836377A (ja) | ルックアップテーブル装置 |