JPS61126593A - グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 - Google Patents
グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置Info
- Publication number
- JPS61126593A JPS61126593A JP59249385A JP24938584A JPS61126593A JP S61126593 A JPS61126593 A JP S61126593A JP 59249385 A JP59249385 A JP 59249385A JP 24938584 A JP24938584 A JP 24938584A JP S61126593 A JPS61126593 A JP S61126593A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- bits
- circuit
- luminance data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータ・グラフィックスにおけるシェ
ーディング方法に関し、より詳細には、ポリゴン・メツ
シュ・シェーディング方法（ペインティング、ぬりつぶ
し）において発生していたマンハバンド効果（Ｍａｃｈ
ｂａｎｄ ｅｆｆｅｃｔ）を除去することを主、眼と
したグレイレベル乱数補間によるカラーシェーディング
方法及び装置に関す′る。
ーディング方法に関し、より詳細には、ポリゴン・メツ
シュ・シェーディング方法（ペインティング、ぬりつぶ
し）において発生していたマンハバンド効果（Ｍａｃｈ
ｂａｎｄ ｅｆｆｅｃｔ）を除去することを主、眼と
したグレイレベル乱数補間によるカラーシェーディング
方法及び装置に関す′る。
従来のポリゴン・メツシュ・シェーディング方法を用い
たカラー画像の表示システムは、例えば第１図に示され
るように、画像生成機構１から発生したＲ、Ｇ、Ｂの各
々に対する輝度信号で重み付けされたデジタル・データ
が、メモリー書き込み回路２を介してイメージ・メモリ
ー・プレーン３乃至５に書き込まれた後、メモリー読み
出し回路６で読み出され、更に、デジタル・アナログ変
換器７乃至９でアナログ信号に変換されてＣＲＴＩＯに
より表示される。この時、使用するシステムによりドツ
トの密度及び表示色数は異なるが、ＣＴＲｌ０には第２
図（ａｌで示されるような明確な階調を持った点の集合
体として画像が表示される。この階調の段階的変化は、
マツハバンド効果として知られる強調作用により、観察
者に縞模様や渦模様を認識させてしまい、現実の物とは
違った不自然な感じを与える結果となる。加うるに、画
像イメージ・メモリーの容量を少な（するとこの結果に
よる影響が著しいので、装置が高価になる欠点がある。
たカラー画像の表示システムは、例えば第１図に示され
るように、画像生成機構１から発生したＲ、Ｇ、Ｂの各
々に対する輝度信号で重み付けされたデジタル・データ
が、メモリー書き込み回路２を介してイメージ・メモリ
ー・プレーン３乃至５に書き込まれた後、メモリー読み
出し回路６で読み出され、更に、デジタル・アナログ変
換器７乃至９でアナログ信号に変換されてＣＲＴＩＯに
より表示される。この時、使用するシステムによりドツ
トの密度及び表示色数は異なるが、ＣＴＲｌ０には第２
図（ａｌで示されるような明確な階調を持った点の集合
体として画像が表示される。この階調の段階的変化は、
マツハバンド効果として知られる強調作用により、観察
者に縞模様や渦模様を認識させてしまい、現実の物とは
違った不自然な感じを与える結果となる。加うるに、画
像イメージ・メモリーの容量を少な（するとこの結果に
よる影響が著しいので、装置が高価になる欠点がある。
本発明は、これら従来技術における問題点を解決するた
めに成されたもので、マツハバンド効果を除去するとと
もに、少ないメモリーで多数の色を同時表示することが
可能な乱数補間によるカラーシェーディング方法及び装
置を提供することを目的とす若。
めに成されたもので、マツハバンド効果を除去するとと
もに、少ないメモリーで多数の色を同時表示することが
可能な乱数補間によるカラーシェーディング方法及び装
置を提供することを目的とす若。
本発明に係るグレイレベル乱数補間によるカラーシェー
ディング方法は、上位ビットと下位ビットから成る輝度
データの下位ビットに、乱数を加算して得た前記輝度デ
ータの上位ピントを用いて画像を表示することを特徴と
し、また、その装置は、輝度データの上位ピントを選択
す。
ディング方法は、上位ビットと下位ビットから成る輝度
データの下位ビットに、乱数を加算して得た前記輝度デ
ータの上位ピントを用いて画像を表示することを特徴と
し、また、その装置は、輝度データの上位ピントを選択
す。
る上位ビット選択回路と、乱数発生回路と、前記乱数発
生回路が発生した乱数データの下位ビットを選択する下
位ビット選択回路と、前記乱数データの下位ビットを前
記輝度データに加算する乱数加算回路と、前記加算によ
って前記輝度データの上位ビットからオーバーフローが
生ずることを阻止するためのオーバーフロー検出・防止
回路とから成る。
生回路が発生した乱数データの下位ビットを選択する下
位ビット選択回路と、前記乱数データの下位ビットを前
記輝度データに加算する乱数加算回路と、前記加算によ
って前記輝度データの上位ビットからオーバーフローが
生ずることを阻止するためのオーバーフロー検出・防止
回路とから成る。
（実施例）
以下に、本発明の好適な一実施例を図面に依って詳細に
説明する。
説明する。
第３図は８ビツトからなる輝度データと４プレーンから
なるイメージ・メモリーとを用いて具現化した本発明の
一実施例のブロック図である。同図において画像生成機
構１から発生した８ビツトから成るＲ、ＧＳＢの各輝度
データｉｔ、上位ビット選択回路１１〜１３及び乱数加
算回路１４〜１６に供給される。上位ビット選択回路１
１〜１３はイメージ・メモリーのプレーン数を可変とす
る時に必要とされるもので、８ビツトの輝度データに対
しイメージ・メモリー・ブレーンが４プレーンの時、例
えば、１００１０１１０で表される輝度データの下位４
ビツトを１でマスクし、１００１１１１ ｔとする。と
ころで画像生成機構ｌからはタイミング信号が乱数発生
回路１７に送られ、この乱数発生回路１７からは８ビツ
トの乱数が次々と生成される。本実施例では、画像生成
機構１からのビット選択信号によりビットの選択動作を
行う下位ビット選択回路１８に、乱数発生回路１７の乱
数データが送られ、上位４ビツトがＯにマスクされた下
位４ビツトから成る乱数に形成される。例えば、１１０
１１１０１から成る８ビツトの乱数データが、マスクさ
れて００００１１０１から成る乱数データとなる。なお
、この下位ビット選択回路１８は上位ビット選択回路１
１〜１３と同様に、イメージ・メモリーのプレーン数を
可変とする時に必要とされるものであり、プレーン数が
固定されている時は必要ない。上位ビット選択回路１１
の出力は、オーバーフロー検出・防止回路１９に供給さ
れる。オーバーフロー検出・防止回路１９は輝度データ
の上位４ビツトが１１１１の時に乱数を加算しない様に
するためのもので、例えば、輝度データが１１１１０１
００の時に００００１１１１の様な乱数データを加算す
ることによって生ずる桁上がりによって、輝度データの
上位４ビツトが総てＯとなる様な不都合を防止する。即
ち、桁上がりしてオーバーフローを生ずるような場合に
、加算する乱数データを総てＯとする。次いで、乱数加
算回路１９において８ビツトの輝度データと下位４ビツ
トの乱数データが加算される。 １００１０１１０で表
される輝度データに００００１１０１から成る乱数デー
タが加算されると、１０１０００１１になる。
なるイメージ・メモリーとを用いて具現化した本発明の
一実施例のブロック図である。同図において画像生成機
構１から発生した８ビツトから成るＲ、ＧＳＢの各輝度
データｉｔ、上位ビット選択回路１１〜１３及び乱数加
算回路１４〜１６に供給される。上位ビット選択回路１
１〜１３はイメージ・メモリーのプレーン数を可変とす
る時に必要とされるもので、８ビツトの輝度データに対
しイメージ・メモリー・ブレーンが４プレーンの時、例
えば、１００１０１１０で表される輝度データの下位４
ビツトを１でマスクし、１００１１１１ ｔとする。と
ころで画像生成機構ｌからはタイミング信号が乱数発生
回路１７に送られ、この乱数発生回路１７からは８ビツ
トの乱数が次々と生成される。本実施例では、画像生成
機構１からのビット選択信号によりビットの選択動作を
行う下位ビット選択回路１８に、乱数発生回路１７の乱
数データが送られ、上位４ビツトがＯにマスクされた下
位４ビツトから成る乱数に形成される。例えば、１１０
１１１０１から成る８ビツトの乱数データが、マスクさ
れて００００１１０１から成る乱数データとなる。なお
、この下位ビット選択回路１８は上位ビット選択回路１
１〜１３と同様に、イメージ・メモリーのプレーン数を
可変とする時に必要とされるものであり、プレーン数が
固定されている時は必要ない。上位ビット選択回路１１
の出力は、オーバーフロー検出・防止回路１９に供給さ
れる。オーバーフロー検出・防止回路１９は輝度データ
の上位４ビツトが１１１１の時に乱数を加算しない様に
するためのもので、例えば、輝度データが１１１１０１
００の時に００００１１１１の様な乱数データを加算す
ることによって生ずる桁上がりによって、輝度データの
上位４ビツトが総てＯとなる様な不都合を防止する。即
ち、桁上がりしてオーバーフローを生ずるような場合に
、加算する乱数データを総てＯとする。次いで、乱数加
算回路１９において８ビツトの輝度データと下位４ビツ
トの乱数データが加算される。 １００１０１１０で表
される輝度データに００００１１０１から成る乱数デー
タが加算されると、１０１０００１１になる。
この内上位４ピッ） （１０１０）が乱数加算回路１９
の出力としてメモリー書き込み回路２に送られる。即ち
、輝度データの下位４ビツトに乱数データが加えられる
ので、加えられた下位４ビツトから桁上がりを生じる確
率（即ち、上位４ビツトの値が変化する確率）は、輝度
データの下位ビットに依存するものとなる。例えば、２
５６階関階調す８ビツトの輝度データの１０進値が１０
７のとき、即ち、輝度値が１０７／２５６のとき上位４
ビツトの１０進値は６で、下位４ビツトの１０進値は１
１となる。この時下位４ビツトの乱数を加えると上位４
ビツトは６または７となるが、その確率は輝度データ、
の下位４ビツトに依存し、この例では７となる確率が１
１／１６となり、また、６となる確率が５／１６となる
。ここで、乱数を加算後の輝度データの上位４ビツトに
着眼すると、最高輝度を１とした時に輝度が７／１６と
なる確率と、輝度が６／１６となる確率との比は１１対
５、即ち、輝度データの下位４ビツトに依存する。この
結果、イメージ・メモリー３には乱数補間された、ある
いは、乱数により塗された４ビツトからなる輝度データ
が、画像生成機構１にてアドレッシングされるメモリー
書き込み回路２によって書き込まれる。次いで、イメー
ジ・メモリー３〜５の内容がメモリー読み出し回路６で
読み出された後、Ｄ／Ａ変換器７〜９でアナログ変換さ
れてＣＲＴＩＯで表示される。
の出力としてメモリー書き込み回路２に送られる。即ち
、輝度データの下位４ビツトに乱数データが加えられる
ので、加えられた下位４ビツトから桁上がりを生じる確
率（即ち、上位４ビツトの値が変化する確率）は、輝度
データの下位ビットに依存するものとなる。例えば、２
５６階関階調す８ビツトの輝度データの１０進値が１０
７のとき、即ち、輝度値が１０７／２５６のとき上位４
ビツトの１０進値は６で、下位４ビツトの１０進値は１
１となる。この時下位４ビツトの乱数を加えると上位４
ビツトは６または７となるが、その確率は輝度データ、
の下位４ビツトに依存し、この例では７となる確率が１
１／１６となり、また、６となる確率が５／１６となる
。ここで、乱数を加算後の輝度データの上位４ビツトに
着眼すると、最高輝度を１とした時に輝度が７／１６と
なる確率と、輝度が６／１６となる確率との比は１１対
５、即ち、輝度データの下位４ビツトに依存する。この
結果、イメージ・メモリー３には乱数補間された、ある
いは、乱数により塗された４ビツトからなる輝度データ
が、画像生成機構１にてアドレッシングされるメモリー
書き込み回路２によって書き込まれる。次いで、イメー
ジ・メモリー３〜５の内容がメモリー読み出し回路６で
読み出された後、Ｄ／Ａ変換器７〜９でアナログ変換さ
れてＣＲＴＩＯで表示される。
第４図（ａ）は、８ビツトからなる輝度データを用いた
場合におけるデータの値と輝度との関係を示すグラフで
あり、また、第４図（ｂ）は、４ビツトからなる輝度デ
ータを用いた場合におけるデータの値と輝度との関係を
示すグラフである。
場合におけるデータの値と輝度との関係を示すグラフで
あり、また、第４図（ｂ）は、４ビツトからなる輝度デ
ータを用いた場合におけるデータの値と輝度との関係を
示すグラフである。
４ビツトのデータを用いると１６階調しか得られないの
で、第２図（ａｌに示すような輝度の変化する領域が前
述のマツハバンド効果によって強調され、表示画像が見
苦しいものとなり、また、４０９６色しか表示できない
。ところが本発明によれば、第２図中）に示す如（、階
段状の階調レベルに輝度データの下位４ビツトに基づく
確率で階調レベルをルベル、ランダムに上昇させるので
、第２図（Ｃ）に示されるような表示画像が得られる。
で、第２図（ａｌに示すような輝度の変化する領域が前
述のマツハバンド効果によって強調され、表示画像が見
苦しいものとなり、また、４０９６色しか表示できない
。ところが本発明によれば、第２図中）に示す如（、階
段状の階調レベルに輝度データの下位４ビツトに基づく
確率で階調レベルをルベル、ランダムに上昇させるので
、第２図（Ｃ）に示されるような表示画像が得られる。
第５図は、カラーの補間効果を説明するための説明図で
ある。即ち、イメージのピクセルが充分小さい時、人の
目は各ドツトを分解して認識する゛ことができないので
、１つの塊として見える。例えば、２０インチ型の高解
像度ＣＲＴに表示される各ドツトの大きさは０．２６Ｘ
０．２６ｍｍであるので、第２図（Ｃ）で示される縦横
各々４ドツトの領域は１．０５Ｘ１．０５ｓｎとなる。
ある。即ち、イメージのピクセルが充分小さい時、人の
目は各ドツトを分解して認識する゛ことができないので
、１つの塊として見える。例えば、２０インチ型の高解
像度ＣＲＴに表示される各ドツトの大きさは０．２６Ｘ
０．２６ｍｍであるので、第２図（Ｃ）で示される縦横
各々４ドツトの領域は１．０５Ｘ１．０５ｓｎとなる。
この様な小さい面積内の輝度の異なる点は、カラーの補
間効果によって１つの色相を持った面として認識される
。例えば、第２図（Ｃ）の領域Ａについて見ると、８／
１６の輝度のものが１４ドツトで、７７１６の輝度のも
のが２ドツトある。従ってこの面の平均化された輝度は
１２６／２５６となり、充分に中間色が表示され、また
、マツハバンド効果による影響を生じない。
間効果によって１つの色相を持った面として認識される
。例えば、第２図（Ｃ）の領域Ａについて見ると、８／
１６の輝度のものが１４ドツトで、７７１６の輝度のも
のが２ドツトある。従ってこの面の平均化された輝度は
１２６／２５６となり、充分に中間色が表示され、また
、マツハバンド効果による影響を生じない。
上述のように本発明は、乱数を用いて輝度データの下位
ビットを補正するので、少ないメモリーにてマツハバン
ド効果による影響の無い自然な色調の表示を行ない得る
効果がある。な飼、本発明はインクジェット・プリンタ
や熱転写カラー・プリンタなどのコンピューターで生成
したカラー・イメージをプリントする機器にも広く応用
できる。
ビットを補正するので、少ないメモリーにてマツハバン
ド効果による影響の無い自然な色調の表示を行ない得る
効果がある。な飼、本発明はインクジェット・プリンタ
や熱転写カラー・プリンタなどのコンピューターで生成
したカラー・イメージをプリントする機器にも広く応用
できる。
第１図は従来のポリゴン・メツシュ・シェーディング方
法を用いたカラー画像の表示システムのブロック図、第
２図（ａｌは従来のポリゴン・メツシュ・シェーディン
グ方法を用いたカラτ。 画像の表示例、第２図中）は本発明に係るカラーシェー
ディングのグレイレベル乱数補間方法を用いたカラー画
像の階調を概念的に示すグラフ、第２図（Ｃ）は本発明
に係るカラーシェーディングのグレイレベル乱数補間方
法を用いたカラー画像の表示例、第３図は８ビツトから
成る輝度データと４プレーンから成るイメージ・メモリ
ーとを用いて具現化した本発明の一実施例のプロ“ツタ
図、第４図（ａ）は８ビツトからなる輝度データを用い
た場合におけるデータの値と輝度との関係を示すグラフ
、第４図（ｂ）は４ビツトからなる輝度データを用いた
場合におけるデータの値と輝度との関係を示すグラフ、
第５図はカラーの補間効果を説明するための説明図であ
る。符号の説明 ■−画像生成機構、２−メモリー書き込み回路、３〜５
−イメージ・メモリー、６−・メモリー読み出し回路、
７〜９−Ｄ ／ Ａ変換器、１０−ＣＲＴ、１１−１３
−・上位ビット選択回路、１４〜１６・−乱数加算回路
、１９〜２１−・・オーバーフロー検出・防止回路、１
７−・乱数発生回路、１８−下位ビット選択回路
法を用いたカラー画像の表示システムのブロック図、第
２図（ａｌは従来のポリゴン・メツシュ・シェーディン
グ方法を用いたカラτ。 画像の表示例、第２図中）は本発明に係るカラーシェー
ディングのグレイレベル乱数補間方法を用いたカラー画
像の階調を概念的に示すグラフ、第２図（Ｃ）は本発明
に係るカラーシェーディングのグレイレベル乱数補間方
法を用いたカラー画像の表示例、第３図は８ビツトから
成る輝度データと４プレーンから成るイメージ・メモリ
ーとを用いて具現化した本発明の一実施例のプロ“ツタ
図、第４図（ａ）は８ビツトからなる輝度データを用い
た場合におけるデータの値と輝度との関係を示すグラフ
、第４図（ｂ）は４ビツトからなる輝度データを用いた
場合におけるデータの値と輝度との関係を示すグラフ、
第５図はカラーの補間効果を説明するための説明図であ
る。符号の説明 ■−画像生成機構、２−メモリー書き込み回路、３〜５
−イメージ・メモリー、６−・メモリー読み出し回路、
７〜９−Ｄ ／ Ａ変換器、１０−ＣＲＴ、１１−１３
−・上位ビット選択回路、１４〜１６・−乱数加算回路
、１９〜２１−・・オーバーフロー検出・防止回路、１
７−・乱数発生回路、１８−下位ビット選択回路
Claims (2)
- （１）上位ビットと下位ビットから成る輝度データの下
位ビットに、乱数を加算して得た前記輝度データの上位
ビットを用いて画像を表示することを特徴とするグレイ
レベル乱数補間によるカラーシェーディング方法。 - （２）輝度データの上位ビットを選択する上位ビット選
択回路と、乱数発生回路と、前記乱数発生回路が発生し
た乱数データの下位ビットを選択する下位ビット選択回
路と、前記乱数データの下位ビットを前記輝度データに
加算する乱数加算回路と、前記加算によって前記輝度デ
ータの上位ビットからオーバーフローが生ずることを阻
止するためのオーバーフロー検出・防止回路とから成る
グレイレベル乱数補間によるカラーシェーディング装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59249385A JPS61126593A (ja) | 1984-11-26 | 1984-11-26 | グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59249385A JPS61126593A (ja) | 1984-11-26 | 1984-11-26 | グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61126593A true JPS61126593A (ja) | 1986-06-14 |
Family
ID=17192214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59249385A Pending JPS61126593A (ja) | 1984-11-26 | 1984-11-26 | グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61126593A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327985A (ja) * | 1986-07-22 | 1988-02-05 | Toshiba Corp | 画像表示装置 |
| JP2009206563A (ja) * | 2008-02-26 | 2009-09-10 | Victor Co Of Japan Ltd | 画像信号処理装置および画像信号処理プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56101276A (en) * | 1980-01-17 | 1981-08-13 | Fuji Photo Film Co Ltd | Signal processing system for contrast picture |
| JPS58178666A (ja) * | 1982-04-12 | 1983-10-19 | Canon Inc | 中間調画像記録装置 |
-
1984
- 1984-11-26 JP JP59249385A patent/JPS61126593A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56101276A (en) * | 1980-01-17 | 1981-08-13 | Fuji Photo Film Co Ltd | Signal processing system for contrast picture |
| JPS58178666A (ja) * | 1982-04-12 | 1983-10-19 | Canon Inc | 中間調画像記録装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327985A (ja) * | 1986-07-22 | 1988-02-05 | Toshiba Corp | 画像表示装置 |
| JP2009206563A (ja) * | 2008-02-26 | 2009-09-10 | Victor Co Of Japan Ltd | 画像信号処理装置および画像信号処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0681281B1 (en) | Vertical filtering method for raster scanner display | |
| EP0166966B1 (en) | Video display controller | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| US5301269A (en) | Window-relative dither circuit | |
| US5940067A (en) | Reduced memory indexed color graphics system for rendered images with shading and fog effects | |
| JPS61126593A (ja) | グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 | |
| US5781183A (en) | Image processing apparatus including selecting function for displayed colors | |
| JP2635309B2 (ja) | 画像処理装置 | |
| JP2589953B2 (ja) | 文字・画像データ生成装置及び方法 | |
| JPS58199387A (ja) | 画像表示装置 | |
| JPH04320295A (ja) | モノクロームディスプレイパネルにおけるグレイスケール表示制御装置 | |
| JPS6231351B2 (ja) | ||
| JP3335198B2 (ja) | 画像表示回路 | |
| JP3009747B2 (ja) | 文字出力方式および装置 | |
| JPS58175390A (ja) | ハ−ドコピ−信号出力装置 | |
| JPH0876739A (ja) | ビットマップフォントの縮小画面表示方法および縮小画面表示装置 | |
| JPS6088987A (ja) | テレビジヨン装置における文字表示のスム−ジング方式 | |
| JPH06110434A (ja) | 文字表示装置 | |
| JPS61107288A (ja) | 画像メモリシステム | |
| JPS5897085A (ja) | 映像文字信号発生装置 | |
| JPS60158487A (ja) | カラ−表示装置 | |
| JPH07274086A (ja) | 表示制御装置 | |
| JPH03282786A (ja) | 図形表示方式 | |
| JPS62249188A (ja) | キヤラクタデ−タのデイスプレイ方法および装置 |