JPH07274086A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】コンピュータによって作成されたデータをテレ
ビジョン受像機に表示する際に画面上に現れるチラツキ
の発生を防止する。 【構成】ビデオＲＡＭ１３から読み出された連続する３
ライン分の表示データがラインバッファ２０１〜２０３
に保持され、それら３ライン分の表示データにおける同
一ドット位置のデータパターンが、チラツキの発生原因
となる黒、白、黒どの所定パターンと一致するか否かが
比較回路２０４によって調べられる。一致したならば、
第１ラインの画素データの値がデータ変更回路２０６に
よって変更され、これによって黒、白、黒のパターンは
白、白、黒または中間調、白、黒のパターンに変更され
る。したがって、アプリケーションプログラムなどによ
って作成された高解像度表示データを、チラツキの発生
を招くことなく、テレビジョン受像機に表示することが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はコンピュータのディス
プレイモニタを制御する表示制御装置に関し、特に表示
データをテレビジョン受像機に表示する機能を持つ表示
制御装置に関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータなどに
設けられたディスプレイコントローラは、アプリケーシ
ョンプログラムによって作成された表示データをＣＲＴ
ディスプレイやフラットパネルディスプレイに対応する
ビデオ信号に変換した後、それらディスプレイに表示す
る。

【０００３】この場合、コンピュータのディスプレイモ
ニタとして使用されるＣＲＴディスプレイやフラットパ
ネルディスプレイの表示タイミングは、その表示品質を
高めるためにノンインターレース走査で制御されてい
る。このため、画面にチラツキなどが発生することな
く、６４０×４８０画素や、１０２４×７６８画素など
の高解像度表示を行う事ができる。

【０００４】ところで、最近では、パーソナルコンピュ
ータで作成された高解像度の表示データをＮＴＳＣ方式
のビテオ信号に変換することにより、通常のテレビジョ
ン受像機にも表示することができるディスプレイコント
ローラが開発されている。

【０００５】しかしながら、ＮＴＳＣ方式のビテオ信号
はインターレース走査のテレビジョン受像機に対応する
信号である。このため、高解像度の表示データをテレビ
ジョン受像機に表示すると、ノンインターレース走査の
ディスプレイモニタに表示する場合と異なり、画面にチ
ラツキが発生するなどの問題が発生する。

【０００６】例えば、図３に示されているように、ワー
プロソフトなどのアプリケーションプログラムよって作
成されたテキストデータをテレビジョン受像機に高解像
度表示した場合には、連続するラインの同一ドット位置
において黒（暗）、白（明）、黒（暗）のパターンが発
生する領域にチラツキが発生する。図３は数字の「４」
を表示した例であるが、この場合には、図示のように領
域Ａ、Ｂ、Ｃにそれぞれ黒（暗）、白（明）、黒（暗）
のパターンが発生し、その部分にチラシキが発生され
る。

【０００７】

【発明が解決しようとする課題】従来のディスプレイコ
ントローラは、コンピュータのディスプレイモニタに供
給するためのビデオ信号をＮＴＳＣ方式のビテオ信号に
変換しているだけであるため、アプリケーションプログ
ラムなどによって作成された高解像度の表示データをテ
レビジョン受像機に表示すると、画面にチラツキが発生
するどの問題が発生する欠点があった。このため、特
に、ワープロソフトなどによって作成されたテキストデ
ータをテレビジョン受像機に表示すると、チラツキによ
って文字が見えにくくなるなどの不具合が生じる。

【０００８】この発明はこのような点に鑑みてなされた
もので、アプリケーションプログラムなどによって作成
された高解像度表示データを、チラツキの発生を招くこ
となく、インターレース走査のテレビジョン受像機に表
示することができる表示制御装置を提供することを目的
とする。

【０００９】

【課題を解決するための手段および作用】この発明は、
コンピュータのディスプレイモニタを制御する表示制御
装置において、表示データを格納するビデオメモリと、
このビデオメモリに格納された表示データをテレビジョ
ン受像機に表示するためのビデオ信号に変換して出力す
る表示制御回路とを具備し、この表示制御回路は、前記
ビデオメモリから読み出された連続する複数ライン分の
表示データを保持する複数のラインバッファと、これら
ラインバッファに保持された複数ライン分の表示データ
それぞれの同一表示位置における複数画素のデータパタ
ーンが所定パターンと一致するか否かを決定する手段
と、前記所定パターンとの一致が決定された時、前記複
数画素のデータ配列のパターンが前記所定パターンと異
なるパターンに変更されるように、前記複数画素の１つ
の画素データの値を変更する画素データ変更手段とを具
備することを特徴とする。

【００１０】この表示制御装置においては、アプリケー
ションプログラムなどによって作成された表示データ
は、テレビジョン受像機の表示画面においてチラツキが
発生しないようなデータに変更され、その後にテレビジ
ョン受像機用のビデオ信号に変換されて出力される。

【００１１】テレビジョン受像機の表示画面にチラツキ
が発生する現象は、連続ライン間のデータパターンに大
きく依存し、例えばモノクロ表示においては、連続する
３本の走査ラインの中間ラインの特定の画素が白（明）
でその上下の走査ラインそれぞれの対応する画素が黒
（暗）などのパターンの場合には、その中間ラインの画
素にチラツキが発生する。これは、インターレース走査
においては奇数ラインと偶数ラインが別のフィールドに
分割されて交互に表示されるので、黒、白、黒のパター
ンがあると、そのパターンにおける白の表示期間が黒の
表示期間に比べて短くなるからである。

【００１２】このため、この表示制御装置においては、
画素データ群のデータ配列のパターンがチラツキの発生
原因となる所定パターンと一致するか否かを調べ、一致
したならば、画素データ群の１つ画素データの値を変更
してチラツキの発生を防止している。したがって、アプ
リケーションプログラムなどによって作成された高解像
度表示データを、チラツキの発生を招くことなく、テレ
ビジョン受像機に表示することができる。

【００１３】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係るディスプレ
イコントローラ１０の構成が示されている。このディス
プレイコントローラ１０は、パーソナルコンピュータの
ＣＲＴディスプレイやフラットパネルディスプレイなど
のディスプレイモニタをを制御するためのものであり、
パーソナルコンピュータのシステムバス１に接続されて
いる。

【００１４】このディスプレイコントローラ１０には、
拡張ＢＩＯＳ ＲＯＭ１１、ＶＧＡコントローラ１２、
ビデオメモリ（ＶＲＡＭ）１３、ゲートアレイ１３、Ｆ
ＩＦＯバッファ１５、ＲＡＭＤＡＣ１６、ＮＴＳＣエン
コーダ１７、フラットパネルエミュレーション回路１
８、フィールドメモリ１９が設けられている。

【００１５】拡張ＢＩＯＳ ＲＯＭ１１には、ディスプ
レイコントローラ１０を制御するためのＢＩＯＳドライ
バが格納されている。このＢＩＯＳドライバは、パーソ
ナルコンピュータのシステムバス１に接続された図示し
ないＣＰＵによって実行され、これによってディスプレ
イコントローラ１０の制御に必要な各種パラメタがＶＧ
Ａコントローラ１２やゲートアレイ１３内のレジスタに
設定される。

【００１６】ＶＧＡコントローラ１２は、ＶＧＡ仕様の
解像度（６４０×４８０画素）でディスプレイモニタを
制御するためのコントローラであり、ビデオメモリ（Ｖ
ＲＡＭ）１３のリード／ライト制御を行うメモリ制御回
路、水平／垂直同期信号等の表示タイミング信号を発生
する表示タイミング制御回路、およびビデオメモリ（Ｖ
ＲＡＭ）１３に格納されている４ビット／ピクセルのデ
ータを８ビット／ピクセルに変換するカラーパレットな
どを備えている。

【００１７】ビデオメモリ（ＶＲＡＭ）１３は、アプリ
ケーションプログラムなどによって作成された表示デー
タや、外部記憶装置から読み出された表示データを格納
するフレームバッファであり、ここには少なくとも１画
面以上のテキストデータやグラフィクスデータが格納さ
れる。

【００１８】ゲートアレイ１４は、テレビジョン受像機
の表示画面のチラツキを防止するために表示データを修
正するテレビ用データ修正回路１４１などを含むＬＳＩ
である。このデータ修正回路１４１は、ＶＧＡコントロ
ーラ１２によってビデオメモリ（ＶＲＡＭ）１３から読
み出された３ライン分の表示データの同一表示位置にお
ける３つの画素データのパターンが所定のパターンと一
致する時、３つの画素データの１つの画素データの値を
修正する。

【００１９】例えば、テレビジョン受像機にモノクロ表
示を行う場合などにおいては、連続する３本のラインの
中間ラインの画素が白（明）でその上下の走査ラインそ
れぞれの対応する画素が黒（暗）の場合に、データ修正
回路１４１は、第１ラインの黒の画素データを第２ライ
ンの画素データと等しい白、または第２ラインの画素デ
ータに連続する中間調のデータに変更して、黒、白、黒
のパターンを白、白、黒、または中間調、白、黒のパタ
ーンに修正する。

【００２０】このような修正はテレビジョン受像機に表
示するモードが指定された時にのみ行われ、パーソナル
コンピュータのディスプレイモニタに表示する場合には
行われない。

【００２１】ＦＩＦＯバッファ１５は、ビデオメモリ１
３からのデータの読み出しタイミングと実際の表示タイ
ミングとの間のタイミング調整を行うために設けられた
ものであり、ビデオメモリ１３から読み出されたデータ
がＶＧＡコントローラ１２およびゲートアレイ１４を介
して入力され、その入力データはＲＡＭＤＡＣ１６に出
力される。

【００２２】ＲＡＭＤＡＣ１６は、８ビット／ピクセル
のデータを例えば２４ビット／ピクセルに変換し、それ
をＤ／Ａ変換することによりアナログのＣＲＴビデオ信
号を生成する。このＣＲＴビデオ信号は、ノンインター
レース走査のＣＲＴディスプレイモニタに供給される。

【００２３】ＮＴＳＣエンコーダ１７は、ＣＲＴビデオ
信号をＮＴＳＣ方式のテレビジョン受像機用ビデオ信号
（Ｓ映像信号、または映像信号）に変換し、それをイン
ターレース走査のテレビジョン受像機に出力する。

【００２４】フラットパネルエミュレーション回路１８
は、ＣＲＴビデオ信号をフラットパネルディスプレイ用
のフラットパネルビデオ信号に変換して出力する。フィ
ールドメモリ１９は、インターレース走査のテレビジョ
ン受像機にデータ表を行う場合に偶数フィールドの表示
データを一時的に保持するために利用される。

【００２５】このように、このディスプレイコントロー
ラ１０においては、アプリケーションプログラムなどに
よって作成された表示データをＣＲＴディスプレイやフ
ラットパネルディスプレイなどのディスプレイモニタに
表示する機能と、テレビジョン受像機に表示するための
機能との２つの表示機能が設けられており、テレビジョ
ン受像機用の表示機能にはチラツキ防止のためのデータ
修正機能が付加されている。

【００２６】次に、図２を参照して、テレビ用データ修
正回路１４１の具体的な構成の一例を説明する。図示の
ように、テレビ用データ修正回路１４１は、３つのライ
ンバッファ２０１〜２０３、比較回路２０４、比較パタ
ーンレジスタ２０５、およびデータ変更回路２０６を備
えている。

【００２７】ラインバッファ２０１〜２０３は、ビデオ
ＲＡＭ１３から読み出された連続する３ライン分の表示
データを一時的に保持するためのバッファ群であり、そ
の３ライン分の表示データのうちの先頭ラインの表示デ
ータがデータ修正の対象として選択される。

【００２８】例えば、表示開始時においては画面先頭の
第１表示ライン、第２表示ライン、第３表示ラインの表
示データがそれぞれラインバッファ２０１，２０２，２
０３に格納され、ラインバッファ２０１に格納された第
１表示ラインのデータが最初にデータ修正対象として選
択される。

【００２９】第１表示ラインのデータ修正が完了する
と、その第１表示ラインのデータはラインバッファ２０
１から読み出され、ＦＩＦＯバッファ１５、ＲＡＭＤＡ
Ｃ１６、およびＮＴＳＣエンコーダ１７を介してテレビ
ジョン受像機のビデオ入力に送られる。そして、ビデオ
ＲＡＭ１３から読み出された第４表示ラインの表示デー
タがラインバッファ２０１に格納され、今度は、ライン
バッファ２０２に保持されている第２表示ラインのデー
タがデータ修正対象として選択される。第２表示ライン
のデータは偶数ラインのデータであるため、その修正が
完了するとフィールドメモリ１９に保持される。

【００３０】比較回路２０４は、ラインバッファ２０１
〜２０３に格納された３ライン分の表示データそれぞれ
の同一ドット位置における画素データから構成されるデ
ータパターンと比較パターンレジスタ２０５に保持され
ているデータパターンを比較し、それらが一致するか否
かを検出する。

【００３１】モノクロ表示を行う場合を想定すると、比
較パターンレジスタ２０５には、チラツキの発生原因と
なるデータパターンを示す情報“０”（黒）、“１”
（白）、“０”（黒）がセットされる。比較回路２０４
は、ラインバッファ２０１〜２０３に格納されている表
示データを先頭ドット位置からドット単位で順次読み出
し、その読み出した３ライン分のデータの同一ドット位
置における画素データのパターンが“０，１，０”に一
致するか否かを調べる。

【００３２】ラインバッファ２０１〜２０３に格納され
ている表示データの同一ドット位置のパターンが“０，
１，０”の場合には、比較回路２０４は、一致信号を出
力する。この一致信号は、データ変更回路２０６に送ら
れる。

【００３３】データ変更回路２０６は、比較回路からの
一致信号に応答して、ラインバッファ２０１〜２０３に
格納されている３ライン分のデータのうちでデータ変更
対象のデータが格納されているラインバッファの該当す
るドット位置のデータを予め決められた値に変更する。

【００３４】モノクロ表示の場合には、データ変更回路
２０６は、データ変更対象のデータが格納されているラ
インバッファの該当するドット位置にデータ“１”
（白）を書き込むことにより、“０”（黒）のデータを
“１”（白）のデータに変更する。これにより、黒、
白、黒のパターンは、白、白、黒のパターンに変更され
る。

【００３５】また、階調表示が可能な場合には、データ
変更回路２０６によってオール“０”（黒）のデータ
を、黒と白の中間調のデータに変更することが好まし
い。これにより、黒、白、黒のパターンは中間調、白、
黒のパターンに変更され、色調をくずすことなくチラツ
キの発生を防止する可能となる。

【００３６】さらに、カラー表示の場合においても、
Ｒ，Ｇ，Ｂそれぞれの色データについて前述と同様のパ
ターン比較およびデータ変更を行う事によりチラツキを
防止できる。

【００３７】例えば、バックグランドカラ−（背景色）
が黒で、フォアグランドカラー（文字色）が赤（Ｒ）の
場合には、黒、赤、黒のパターンがチラツキの発生原因
となる。従って、この場合には、比較パターンレジスタ
２０５には黒、赤、黒のパターンを示すデータがセット
され、ラインバッファのデータのパターンが黒、赤、黒
のパターンに一致した時、データ変更回路２０６によっ
て、黒のデータが赤、、または黒と赤の中間色データに
変更される。

【００３８】同様に、バックグランドカラ−（背景色）
が黒で、フォアグランドカラー（文字色）が緑（Ｇ）
や、青（Ｂ）の場合にも、同様のパターン比較が行われ
る。なお、バックグランドカラ−（背景色）は黒に限ら
れるものではなく、例えば、バックグランドカラ−（背
景色）が緑（Ｇ）で、フォアグランドカラー（文字色）
が赤（Ｒ）といった表示を行う場合にも同様の処理を行
う事によってチラツキを防止できる。この場合、緑、
赤、青のパターンが発見された時、最初の緑が赤または
緑と赤の中間色に変更される事によって、緑、赤、緑の
パターンは赤、赤、緑または中間色、赤、緑のパターン
に変更される。

【００３９】以上のようにこの実施例においては、連続
する表示ラインの画素データのパターンがチラツキの発
生原因となるパターンと一致するか否かが比較回路２０
４によって調べられ、一致したならば、先頭表示ライン
の該当するデータの値がデータ変更回路２０６によって
変更され、これによってチラツキの発生が防止される。
したがって、アプリケーションプログラムなどによって
作成された高解像度のテキストデータなどを、チラツキ
の発生を招くことなく、テレビジョン受像機に表示する
ことが可能となる。

【００４０】なお、テキスト表示に限らず、グラフィク
ス表示の場合にも同様のパターン比較およびデータ変更
処理によってチラツキの発生を防止する事ができる。ま
た、比較パターンレジスタ２０５にセットするデータパ
ターンを予め複数用意しておき、使用するデータパター
ンをユーザが任意に選択できるように構成する事も可能
である。このようにすれば、実際のテレビジョン受像機
の表示画面の色調などに合わせてそのデータパターンを
変更することにより、ユーザにとって見やすい画面を構
築する事ができる。

【００４１】

【発明の効果】以上説明したように、この発明によれ
ば、データパターンを変更することにより、コンピュー
タによって作成された高解像度表示データをチラツキの
発生を招くことなくテレビジョン受像機に表示すること
が可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るディスプレイコント
ローラの構成を示すブロック図。

【図２】図１のディスプレイコントローラに設けられた
テレビ用データ修正回路の具体的構成の一例を示す図。

【図３】従来のディスプレイコントローラによってテレ
ビジョン受像機に文字を表示する場合におけるチラツキ
発生の原因となるデータパターンの一例を示す図。

【符号の説明】

１０…ディスプレイコントローラ、１１…拡張ＢＩＯＳ
ＲＯＭ、１２…ＶＧＡコントローラ、１３…ビデオＲ
ＡＭ、１４…ゲートアレイ、１５…ＦＩＦＯバッファ、
１６…ＲＡＭＤＡＣ、１７…ＮＴＳＣエンコーダ、１８
…フラットパネルエミュレーション回路、１９…フィ−
ルドメモリ、１４１…テレビ用データ修正回路、２０１
〜２０３…ラインバッファ、２０４…比較回路、２０５
…比較パターンレジスタ、２０６…データ変更回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 コンピュータのディスプレイモニタを制
   御する表示制御装置において、 表示データを格納するビデオメモリと、 このビデオメモリに格納された表示データをテレビジョ
   ン受像機に表示するためのビデオ信号に変換して出力す
   る表示制御回路とを具備し、 この表示制御回路は、 前記ビデオメモリから読み出された連続する複数ライン
   分の表示データを保持する複数のラインバッファと、 これらラインバッファに保持された複数ライン分の表示
   データそれぞれの同一表示位置における複数画素のデー
   タパターンが所定パターンと一致するか否かを決定する
   手段と、 前記所定パターンとの一致が決定された時、前記複数画
   素のデータ配列のパターンが前記所定パターンと異なる
   パターンに変更されるように、前記複数画素の１つの画
   素データの値を変更する画素データ変更手段とを具備す
   ることを特徴とする表示制御装置。
2. 【請求項２】 コンピュータのディスプレイモニタを制
   御する表示制御装置において、 表示データを格納するビデオメモリと、 このビデオメモリに格納された表示データをテレビジョ
   ン受像機に表示するためのモノクロビデオ信号に変換し
   て出力する表示制御回路とを具備し、 この表示制御回路は、 前記ビデオメモリから読み出された連続する３ライン分
   の表示データを保持する３個のラインバッファと、 これらラインバッファに保持された３ライン分の表示デ
   ータそれぞれの同一表示位置における３画素のデータパ
   ターンが黒、白、黒のパターンか否かを決定する手段
   と、 前記黒、白、黒のパターンであることが決定された時、
   前記３画素のパターンが白、白、黒または中間調、白、
   黒のパターンに変更されるように、前記３画素の中の第
   １ラインの画素データの値を白または中間調の値に変更
   する画素データ変更手段とを具備することを特徴とする
   表示制御装置。
3. 【請求項３】 コンピュータのディスプレイモニタを制
   御する表示制御装置において、 表示データを格納するビデオメモリと、 このビデオメモリに格納された表示データをテレビジョ
   ン受像機に表示するためのカラービデオ信号に変換して
   出力する表示制御回路とを具備し、 この表示制御回路は、 前記ビデオメモリから読み出された連続する３ライン分
   の表示データを保持する３個のラインバッファと、 これらラインバッファに保持された３ライン分の表示デ
   ータそれぞれの同一表示位置における３画素のカラーパ
   ターンが所定のパターンか否かを決定する手段と、 前記所定パターンであることが決定された時、前記３画
   素の第１ラインの画素データの色を第２ラインの画素デ
   ータと同一色、または第１ラインと第２ラインの画素デ
   ータの中間色に変更する画素データ変更手段とを具備す
   ることを特徴とする表示制御装置。