JPH05108026A - 多階調表示装置 - Google Patents
多階調表示装置Info
- Publication number
- JPH05108026A JPH05108026A JP3267823A JP26782391A JPH05108026A JP H05108026 A JPH05108026 A JP H05108026A JP 3267823 A JP3267823 A JP 3267823A JP 26782391 A JP26782391 A JP 26782391A JP H05108026 A JPH05108026 A JP H05108026A
- Authority
- JP
- Japan
- Prior art keywords
- display
- frame
- data
- thinning
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 中間階調を擬似的に表示する多階調表示装置
１において、ＬＣＤ９のインタフェースタイミングを制
御するディスプレイ制御部４と、フレーム中の動画表示
位置を制御する動画表示位置検出手段５と、表示データ
（ｅ）のうち中間階調か否かを意味する１ビットとディ
スプレイ制御回路４からの垂直同期信号（ｉ）と動画表
示位置検出手段５からの動画領域判定信号（ｄ）とに基
づいて輝度階調データにフレーム間引き処理を施すフレ
ーム間引き処理回路８とを備えた。 【効果】 動画領域が間引き処理され、静止画領域は間
引き処理されないので、画面全体としてちらつきが少な
い多階調動画表示が得られる。
１において、ＬＣＤ９のインタフェースタイミングを制
御するディスプレイ制御部４と、フレーム中の動画表示
位置を制御する動画表示位置検出手段５と、表示データ
（ｅ）のうち中間階調か否かを意味する１ビットとディ
スプレイ制御回路４からの垂直同期信号（ｉ）と動画表
示位置検出手段５からの動画領域判定信号（ｄ）とに基
づいて輝度階調データにフレーム間引き処理を施すフレ
ーム間引き処理回路８とを備えた。 【効果】 動画領域が間引き処理され、静止画領域は間
引き処理されないので、画面全体としてちらつきが少な
い多階調動画表示が得られる。
Description
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータ
やワークステーション等に用いられる多階調表示装置に
関する。
やワークステーション等に用いられる多階調表示装置に
関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータやワーク
ステーション等において表示データのうち輝度階調デー
タに間引き処理を施し、間引き処理を施さない表示デー
タと間引き処理を施した表示データとを交互にフレーム
を切換えて表示部に出力し、中間階調を擬似的に表示す
る多階調表示装置を用いているものがあった。
ステーション等において表示データのうち輝度階調デー
タに間引き処理を施し、間引き処理を施さない表示デー
タと間引き処理を施した表示データとを交互にフレーム
を切換えて表示部に出力し、中間階調を擬似的に表示す
る多階調表示装置を用いているものがあった。
【０００３】ここでフレーム間引き処理について簡単に
説明する。
説明する。
【０００４】現在実用化されている液晶ディスプレイパ
ネルは、パネルの構造上、輝度の階調数が多い場合で、
１６階調程度と低いので、自然画を含む動画像の表示に
おいては、満足な色が再現することができない。そこ
で、表示データのうち輝度階調データにフレーム間引き
処理を行い、画面を構成するフレーム単位に、表示する
色の輝度を変化させてパネルの表示可能な階調レベルの
中間を表現する。例えば各画素が“１”または“０”の
２階調表示可能な液晶ディスプレイパネルにおいて、
０．５の階調レベルを表示する場合には、４フレームの
内２フレームを“１”に残り２フレームを“０”にして
交互に表示を行うことにより４フレーム全期間において
は、各フレームの階調レベルが平均化され目視上０．５
の階調レベルとして擬似的に表示が行なわれることにな
る。
ネルは、パネルの構造上、輝度の階調数が多い場合で、
１６階調程度と低いので、自然画を含む動画像の表示に
おいては、満足な色が再現することができない。そこ
で、表示データのうち輝度階調データにフレーム間引き
処理を行い、画面を構成するフレーム単位に、表示する
色の輝度を変化させてパネルの表示可能な階調レベルの
中間を表現する。例えば各画素が“１”または“０”の
２階調表示可能な液晶ディスプレイパネルにおいて、
０．５の階調レベルを表示する場合には、４フレームの
内２フレームを“１”に残り２フレームを“０”にして
交互に表示を行うことにより４フレーム全期間において
は、各フレームの階調レベルが平均化され目視上０．５
の階調レベルとして擬似的に表示が行なわれることにな
る。
【０００５】
【発明が解決しようとする課題】しかしながらフレーム
間引き処理は、各フレーム毎に各画素の階調レべルすな
わち明るさを変化させるので、目視上、ちらつきとなっ
て表われてしまう。特に、表示画像が、テキストやグラ
フィック画面を表示した静止した画像の場合、特にその
影響が、大きく、表われてしまう。従来の構成にあって
は画面全体にフレーム間引き処理が施こされるので、こ
のちらつきの影響が、大きく、見づらい画面となってし
まうという問題点があった。
間引き処理は、各フレーム毎に各画素の階調レべルすな
わち明るさを変化させるので、目視上、ちらつきとなっ
て表われてしまう。特に、表示画像が、テキストやグラ
フィック画面を表示した静止した画像の場合、特にその
影響が、大きく、表われてしまう。従来の構成にあって
は画面全体にフレーム間引き処理が施こされるので、こ
のちらつきの影響が、大きく、見づらい画面となってし
まうという問題点があった。
【０００６】本発明は動画ウィンドウ画面に、フレーム
間引き処理を行い、テキストやグラフィック画面では、
フレーム間引き処理を行わないで、画面表示をすること
によって、画面全体として、ちらつきが少なく、かつ階
調表示数の少ない液晶ディスプレイパネルに代表される
平面ディスプレイ上に自然画に近いレベルの多階調動画
表示を行う多階調表示装置を提供することを目的とす
る。
間引き処理を行い、テキストやグラフィック画面では、
フレーム間引き処理を行わないで、画面表示をすること
によって、画面全体として、ちらつきが少なく、かつ階
調表示数の少ない液晶ディスプレイパネルに代表される
平面ディスプレイ上に自然画に近いレベルの多階調動画
表示を行う多階調表示装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の多階調表示装置においては表示部のインタフ
ェースタイミングを制御するディスプレイ制御手段と、
フレーム中の動画表示位置を制御する動画表示位置検出
手段と、表示データのうち中間階調か否かを意味するビ
ットと、ディスプレイ制御手段からフレーム切換時に出
力される垂直同期信号と、動画表示位置検出手段から出
力される動画領域判定信号とに基づいて輝度階調データ
にフレーム間引き処理を施すフレーム間引き処理手段と
を備えたものである。
に本発明の多階調表示装置においては表示部のインタフ
ェースタイミングを制御するディスプレイ制御手段と、
フレーム中の動画表示位置を制御する動画表示位置検出
手段と、表示データのうち中間階調か否かを意味するビ
ットと、ディスプレイ制御手段からフレーム切換時に出
力される垂直同期信号と、動画表示位置検出手段から出
力される動画領域判定信号とに基づいて輝度階調データ
にフレーム間引き処理を施すフレーム間引き処理手段と
を備えたものである。
【０００８】
【作用】上記のように構成された多階調表示装置のフレ
ーム間引き手段に入力された動画領域判定信号が有効で
且つ表示データが中間階調であるとき、フレームを切換
える毎にフレームの動画領域内に中間階調が擬似的に表
示される。
ーム間引き手段に入力された動画領域判定信号が有効で
且つ表示データが中間階調であるとき、フレームを切換
える毎にフレームの動画領域内に中間階調が擬似的に表
示される。
【０００９】従って本発明によれば、画面全体としてち
らつきが少なく、且つ階調表示数の少ない液晶ディスプ
レイパネルに代表される平面ディスプレイ上に自然画に
近いレベルの多階調動画表示を行うことができるのであ
る。
らつきが少なく、且つ階調表示数の少ない液晶ディスプ
レイパネルに代表される平面ディスプレイ上に自然画に
近いレベルの多階調動画表示を行うことができるのであ
る。
【００１０】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。なお、各図面に共通な要素には同一符号を
付す。
ら説明する。なお、各図面に共通な要素には同一符号を
付す。
【００１１】図１は本発明による一実施例を示す構成ブ
ロック図であり、図２は図１のフレーム間引き回路の詳
細なブロック図である。多階調表示装置１はビデオラン
ダムアクセスメモリ２（以後ＶＲＡＭ２と記す）と動画
ビデオランダムアクセスメモリ３（以後動画ＶＲＡＭ３
と記す）とディスプレイ制御部としてのディスプレイ制
御部４と動画位置検出手段５とフレーム間引き手段とし
てのフレーム間引き回路８と表示部としての液晶ディス
プレイパネル９（以後ＬＣＤ９と記す）とからなる。動
画位置検出手段５はマルチプレクサ６と表示位置検出回
路７とからなる。フレーム間引き回路８はカウンタ１２
と加算器１３と論理積回路１４（以後ＡＮＤ回路１４と
記す）とマルチプレクサ１５とからなる。ＶＲＡＭ１に
は上位中央処理装置１０（以後上位ＣＰＵ１０と記す）
よりシステムバスを通じてテキストやグラフィック等の
静止画表示データが描画される。描画の際のアドレス及
びタイミング制御はディスプレイ制御部４により行なわ
れる。動画ＶＲＡＭ３には外部のビデオテープレコーダ
１１（以後ＶＴＲ１１と記す）より動画表示データが描
画される。動画表示データ描画の際のアドレスおよびタ
イミング制御は、ディスプレイ制御部４により行なわれ
る。画面表示の際はディスプレイ制御部４より表示用ア
ドレスをＶＲＡＭ２および動画ＶＲＡＭ３へ供給して表
示データを読み出しマルチプレクサ６へ伝える。ディス
プレイ制御部４は、画面表示のアドレスおよびタイミン
グを生成し表示位置検出回路７へ出力する。表示位置検
出回路７は上位ＣＰＵ１０より画面上における動画ウィ
ンドウ表示位置をシステムバスを介して設定されており
この表示位置と、ディスプレイ制御部４の出力する画面
表示アドレスとを比較して、画面を走査する表示データ
の表示位置が動画ウィンドウ画面内になると、動画領域
判定信号をマルチプレクサ６に対して出力する。マルチ
プレクサ６は、表示位置検出回路７より受ける動画領域
判定信号に基づき、フレーム間引き回路８に入力される
表示データを、ＶＲＡＭ２から読みだされた表示データ
または動画ＶＲＡＭ３より読みだされた表示データに切
換える。
ロック図であり、図２は図１のフレーム間引き回路の詳
細なブロック図である。多階調表示装置１はビデオラン
ダムアクセスメモリ２（以後ＶＲＡＭ２と記す）と動画
ビデオランダムアクセスメモリ３（以後動画ＶＲＡＭ３
と記す）とディスプレイ制御部としてのディスプレイ制
御部４と動画位置検出手段５とフレーム間引き手段とし
てのフレーム間引き回路８と表示部としての液晶ディス
プレイパネル９（以後ＬＣＤ９と記す）とからなる。動
画位置検出手段５はマルチプレクサ６と表示位置検出回
路７とからなる。フレーム間引き回路８はカウンタ１２
と加算器１３と論理積回路１４（以後ＡＮＤ回路１４と
記す）とマルチプレクサ１５とからなる。ＶＲＡＭ１に
は上位中央処理装置１０（以後上位ＣＰＵ１０と記す）
よりシステムバスを通じてテキストやグラフィック等の
静止画表示データが描画される。描画の際のアドレス及
びタイミング制御はディスプレイ制御部４により行なわ
れる。動画ＶＲＡＭ３には外部のビデオテープレコーダ
１１（以後ＶＴＲ１１と記す）より動画表示データが描
画される。動画表示データ描画の際のアドレスおよびタ
イミング制御は、ディスプレイ制御部４により行なわれ
る。画面表示の際はディスプレイ制御部４より表示用ア
ドレスをＶＲＡＭ２および動画ＶＲＡＭ３へ供給して表
示データを読み出しマルチプレクサ６へ伝える。ディス
プレイ制御部４は、画面表示のアドレスおよびタイミン
グを生成し表示位置検出回路７へ出力する。表示位置検
出回路７は上位ＣＰＵ１０より画面上における動画ウィ
ンドウ表示位置をシステムバスを介して設定されており
この表示位置と、ディスプレイ制御部４の出力する画面
表示アドレスとを比較して、画面を走査する表示データ
の表示位置が動画ウィンドウ画面内になると、動画領域
判定信号をマルチプレクサ６に対して出力する。マルチ
プレクサ６は、表示位置検出回路７より受ける動画領域
判定信号に基づき、フレーム間引き回路８に入力される
表示データを、ＶＲＡＭ２から読みだされた表示データ
または動画ＶＲＡＭ３より読みだされた表示データに切
換える。
【００１２】フレーム間引き回路８はマルチプレクサ６
より１画素ｎビットからなる階調表示データを入力す
る。上位（ｎ−１）ビットはマルチプレクサ１５及び加
算器１３へ入力され、下位１ビットはＡＮＤ回路１４へ
入力される。下位１ビットは表示データが中間階調か否
かを表わすビットである。即ち、レベル“１”のときは
その表示データが中間階調である。加算器１３は上位
（ｎ−１）ビットの表示データに＋１を加算して階調を
上げた加算後表示データを出力する。カウンタ１２はフ
リップフロップ回路からなり、フレーム切換時に出力さ
れる垂直同期信号を入力し、表示しているフレームが偶
数フレームか奇数フレームかを示す偶数／奇数フレーム
判定信号をＡＮＤ回路１４へ出力する。具体的には偶数
フレームの場合にはレベル“０”を出力し、奇数フレー
ムの場合にはレベル“１”を出力する。ＡＮＤ回路１４
は前述した表示データの下位１ビットと、偶数／奇数フ
レーム判定信号とさらに、表示位置検出回路７より入力
した動画領域判定信号とから表示データの下位１ビット
がレベル“１”で、かつ奇数フレームでありかつ動画領
域判定信号がレベル“１”のとき加算器１３側の加算後
表示データを表示データとする様レベル“１”のフレー
ム間引き信号をマルチプレクサ１５へ送出する。マルチ
プレクサ１５は、マルチプレクサ６からの１画素分の表
示データ上位（ｎ−１）ビットと加算器１３が出力する
加算後表示データ上位（ｎ−１）ビットとのうち、ＡＮ
Ｄ回路１４が出力するフレーム間引き信号に基づいてＬ
ＣＤ９に（ｎ−１）ビットの表示データを送出する。以
上の処理により（ｎ−１）ビットの階調をもつＬＣＤ９
に（２n −１）ビットの階調色を擬似的に表示する。
より１画素ｎビットからなる階調表示データを入力す
る。上位（ｎ−１）ビットはマルチプレクサ１５及び加
算器１３へ入力され、下位１ビットはＡＮＤ回路１４へ
入力される。下位１ビットは表示データが中間階調か否
かを表わすビットである。即ち、レベル“１”のときは
その表示データが中間階調である。加算器１３は上位
（ｎ−１）ビットの表示データに＋１を加算して階調を
上げた加算後表示データを出力する。カウンタ１２はフ
リップフロップ回路からなり、フレーム切換時に出力さ
れる垂直同期信号を入力し、表示しているフレームが偶
数フレームか奇数フレームかを示す偶数／奇数フレーム
判定信号をＡＮＤ回路１４へ出力する。具体的には偶数
フレームの場合にはレベル“０”を出力し、奇数フレー
ムの場合にはレベル“１”を出力する。ＡＮＤ回路１４
は前述した表示データの下位１ビットと、偶数／奇数フ
レーム判定信号とさらに、表示位置検出回路７より入力
した動画領域判定信号とから表示データの下位１ビット
がレベル“１”で、かつ奇数フレームでありかつ動画領
域判定信号がレベル“１”のとき加算器１３側の加算後
表示データを表示データとする様レベル“１”のフレー
ム間引き信号をマルチプレクサ１５へ送出する。マルチ
プレクサ１５は、マルチプレクサ６からの１画素分の表
示データ上位（ｎ−１）ビットと加算器１３が出力する
加算後表示データ上位（ｎ−１）ビットとのうち、ＡＮ
Ｄ回路１４が出力するフレーム間引き信号に基づいてＬ
ＣＤ９に（ｎ−１）ビットの表示データを送出する。以
上の処理により（ｎ−１）ビットの階調をもつＬＣＤ９
に（２n −１）ビットの階調色を擬似的に表示する。
【００１３】次に動作について図３〜図５をも加えて説
明する。
明する。
【００１４】図３は実施例のタイムチャートであり、
（ｈ），（ｉ）は図１に示した信号線に付与した
（ｈ），（ｉ）に対応しており、それぞれＬＣＤ表示デ
ータ、垂直同期信号の出力値である。範囲Ａはフレーム
切換時にディスプレイ制御部２から出力される垂直同期
信号の出力値である。範囲Ａはフレーム切換時に出力さ
れる垂直同期信号間の時間を示しており、この時間内に
１フレーム分の表示データがＬＣＤ９にスキャニングさ
れる。
（ｈ），（ｉ）は図１に示した信号線に付与した
（ｈ），（ｉ）に対応しており、それぞれＬＣＤ表示デ
ータ、垂直同期信号の出力値である。範囲Ａはフレーム
切換時にディスプレイ制御部２から出力される垂直同期
信号の出力値である。範囲Ａはフレーム切換時に出力さ
れる垂直同期信号間の時間を示しており、この時間内に
１フレーム分の表示データがＬＣＤ９にスキャニングさ
れる。
【００１５】図４は図３の範囲Ｂの詳細なタイムチャー
トである。
トである。
【００１６】（ａ）〜（ｉ）は図１及び図２に示した信
号線に付与した（ａ）〜（ｉ）に対応しており、それぞ
れドットクロック、ＶＲＡＭ表示データ、動画ＶＲＡＭ
表示データ、動画領域判定信号、表示データ、加算後表
示データ、フレーム間引き信号、ＬＣＤ表示データの出
力値である。ＶＲＡＭ２へは、上位ＣＰＵ１０よりシス
テムバスを介して、テキスト又はグラフィックデータが
描画される。描画の際のアドレスおよびタイミングの制
御は、ディスプレイ制御部４により行なわれる。動画Ｖ
ＲＡＭ３へは、外部のＶＴＲ１１より動画表示データが
入力される。動画表示データは、ディスプレイ制御部４
より描画アドレス、タイミング信号をうけとって、動画
ＶＲＡＭ３上に描画される。画面表示の際は、ディスプ
レイ制御部４より、表示用アドレスを、ＶＲＡＭ２およ
び動画ＶＲＡＭ３へ供給し、表示データを読み出し、図
４（ａ），（ｂ）に示したように１画素ｎビットからな
るＶＲＡＭ表示データＳ１，Ｓ２，Ｓ3 ・・・および動
画ＶＲＡＭ表示データＤ１，Ｄ２，Ｄ３・・・としてマ
ルチプレクサ６に伝える。ディスプレイ制御部４は画面
表示のアドレス、タイミングや図４（ａ）に示したドッ
トクロックを生成し、表示位置検出回路７へ出力する。
表示位置検出回路７には、上位ＣＰＵ１０よりシステム
バスを介して画面上における動画ウィンドウ表示位置デ
ータが設定されてある。表示位置検出回路７はこの表示
位置データと、ディスプレイ制御部４が、出力する画面
表示アドレスとを比較して、表示データの画面上の位置
が動画ウィンドウ画面内になると図４（ｄ）に示した動
画領域判定信号を有効として、マルチプレクサ６をきり
かえる。マルチプレクサ６は動画領域判定信号がレベル
“０”のときＶＲＡＭ表示データを出力し、動画領域判
定信号がレベル“１”のとき動画ＶＲＡＭ表示データを
出力して図４（ｅ）に示すように表示データＳ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 ，Ｄ1 ，Ｄ2 ・・・をフレーム間引き
回路８に出力する。フレーム間引き回路８に入力した表
示データはマルチプレクサ１５の一方の入力側に入力す
る。又、表示データは加算器１３に入力され、上位（ｎ
−１）ビットに対して＋１加算されて、図４（ｆ）に示
すような加算後表示データＳ′1 ，Ｓ′2 ，Ｓ′3 ，
Ｓ′4 ，Ｄ′1 ，Ｄ′2 ・・・としてマルチプレクサ１
５の他方の入力側に出力される。又、フレーム間引き回
路８のＡＮＤ回路１４は表示データの下位１ビットの値
と動画領域判定信号とディスプレイ制御部４から入力さ
れる垂直同期信号とから図４（ｇ）に示されるフレーム
間引き信号を生成してマルチプレクサ１５へ出力する。
マルチプレクサ１５はフレーム間引き信号がレベル
“０”のとき表示データを出力し、フレーム間引き信号
がレベル“１”のとき加算後表示データを出力して図４
（ｇ）に示すＬＣＤ表示データをＬＣＤ９に出力する。
（ｎ−１）ビットの階調をもつＬＣＤ９は図５に斜線で
示した動画ウィンドウ画面にｎビットからなるＬＣＤ表
示データの上位（ｎ−１）ビットに基づいて（２n −
１）ビットの階調色を擬似的に表示する。
号線に付与した（ａ）〜（ｉ）に対応しており、それぞ
れドットクロック、ＶＲＡＭ表示データ、動画ＶＲＡＭ
表示データ、動画領域判定信号、表示データ、加算後表
示データ、フレーム間引き信号、ＬＣＤ表示データの出
力値である。ＶＲＡＭ２へは、上位ＣＰＵ１０よりシス
テムバスを介して、テキスト又はグラフィックデータが
描画される。描画の際のアドレスおよびタイミングの制
御は、ディスプレイ制御部４により行なわれる。動画Ｖ
ＲＡＭ３へは、外部のＶＴＲ１１より動画表示データが
入力される。動画表示データは、ディスプレイ制御部４
より描画アドレス、タイミング信号をうけとって、動画
ＶＲＡＭ３上に描画される。画面表示の際は、ディスプ
レイ制御部４より、表示用アドレスを、ＶＲＡＭ２およ
び動画ＶＲＡＭ３へ供給し、表示データを読み出し、図
４（ａ），（ｂ）に示したように１画素ｎビットからな
るＶＲＡＭ表示データＳ１，Ｓ２，Ｓ3 ・・・および動
画ＶＲＡＭ表示データＤ１，Ｄ２，Ｄ３・・・としてマ
ルチプレクサ６に伝える。ディスプレイ制御部４は画面
表示のアドレス、タイミングや図４（ａ）に示したドッ
トクロックを生成し、表示位置検出回路７へ出力する。
表示位置検出回路７には、上位ＣＰＵ１０よりシステム
バスを介して画面上における動画ウィンドウ表示位置デ
ータが設定されてある。表示位置検出回路７はこの表示
位置データと、ディスプレイ制御部４が、出力する画面
表示アドレスとを比較して、表示データの画面上の位置
が動画ウィンドウ画面内になると図４（ｄ）に示した動
画領域判定信号を有効として、マルチプレクサ６をきり
かえる。マルチプレクサ６は動画領域判定信号がレベル
“０”のときＶＲＡＭ表示データを出力し、動画領域判
定信号がレベル“１”のとき動画ＶＲＡＭ表示データを
出力して図４（ｅ）に示すように表示データＳ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 ，Ｄ1 ，Ｄ2 ・・・をフレーム間引き
回路８に出力する。フレーム間引き回路８に入力した表
示データはマルチプレクサ１５の一方の入力側に入力す
る。又、表示データは加算器１３に入力され、上位（ｎ
−１）ビットに対して＋１加算されて、図４（ｆ）に示
すような加算後表示データＳ′1 ，Ｓ′2 ，Ｓ′3 ，
Ｓ′4 ，Ｄ′1 ，Ｄ′2 ・・・としてマルチプレクサ１
５の他方の入力側に出力される。又、フレーム間引き回
路８のＡＮＤ回路１４は表示データの下位１ビットの値
と動画領域判定信号とディスプレイ制御部４から入力さ
れる垂直同期信号とから図４（ｇ）に示されるフレーム
間引き信号を生成してマルチプレクサ１５へ出力する。
マルチプレクサ１５はフレーム間引き信号がレベル
“０”のとき表示データを出力し、フレーム間引き信号
がレベル“１”のとき加算後表示データを出力して図４
（ｇ）に示すＬＣＤ表示データをＬＣＤ９に出力する。
（ｎ−１）ビットの階調をもつＬＣＤ９は図５に斜線で
示した動画ウィンドウ画面にｎビットからなるＬＣＤ表
示データの上位（ｎ−１）ビットに基づいて（２n −
１）ビットの階調色を擬似的に表示する。
【００１７】本実施例ではフレーム間引き回路に加算器
を用いたが減算器を用いてもよい。
を用いたが減算器を用いてもよい。
【００１８】又、中間調か否かを意味するビットを１ビ
ットとしたが複数ビット使用してもよい。
ットとしたが複数ビット使用してもよい。
【００１９】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載される効果を奏する。
ているので、以下に記載される効果を奏する。
【００２０】表示データのうち中間階調か否かを意味す
るビットと、ディスプレイ制御手段からフレーム切換時
に出力される垂直同期信号と、動画表示位置検出手段か
ら出力される動画領域判定信号とに基づいて輝度階調デ
ータにフレーム間引き処理を施すようにしたことによ
り、動画領域が間引き処理され、静止画領域は間引き処
理されないので、画面全体としてちらつきが少なく、且
つ階調表示数の少ない液晶ディスプレイパネルに代表さ
れる平面ディスプレイ上に自然画に近いレベルの多階調
動画表示が得られる。
るビットと、ディスプレイ制御手段からフレーム切換時
に出力される垂直同期信号と、動画表示位置検出手段か
ら出力される動画領域判定信号とに基づいて輝度階調デ
ータにフレーム間引き処理を施すようにしたことによ
り、動画領域が間引き処理され、静止画領域は間引き処
理されないので、画面全体としてちらつきが少なく、且
つ階調表示数の少ない液晶ディスプレイパネルに代表さ
れる平面ディスプレイ上に自然画に近いレベルの多階調
動画表示が得られる。
【図１】本発明の一実施例を示す構成ブロック図
【図２】図１のフレーム間引き回路の詳細なブロック図
【図３】一実施例のタイムチャート
【図４】図３の範囲Ｂの詳細なタイムチャート
【図５】実施例の表示画面例の説明図
２ ＶＲＡＭ ３ 動画ＶＲＡＭ ４ ディスプレイ制御部 ５ 動画位置検出手段 ６，１５ マルチプレクサ ７ 表示位置検出回路 ８ フレーム間引き回路 １２ カウンタ １３ 加算器 １４ ＡＮＤ回路
Claims (2)
- 【請求項１】 表示データの輝度階調データに間引き処
理を施して、間引き処理を施さない表示データと間引き
処理を施した表示データとをフレームを切換える毎に交
互に表示部に出力し、中間階調を擬似的に表示する多階
調表示装置において、 表示部のインタフェースタイミングを制御するディスプ
レイ制御手段と、 フレーム中の動画表示位置を制御する動画表示位置検出
手段と、 表示データのうち中間階調か否かを意味するビットと、
ディスプレイ制御手段からフレーム切換時に出力される
垂直同期信号と、動画表示位置検出手段から出力される
動画領域判定信号とに基づいて輝度階調データにフレー
ム間引き処理を施すフレーム間引き処理手段とを備えた
ことを特徴とする多階調表示装置。 - 【請求項２】 上記フレーム間引き処理手段はディスプ
レイ制御手段からフレーム切換時に出力される垂直同期
を入力して偶数フレームか奇数フレームかを意味する偶
数／奇数フレーム判定信号を出力するカウンタと、その
偶数／奇数フレーム判定信号と上記ビットと上記動画領
域判定信号とからフレーム間引き信号を生成するフレー
ム間引き信号生成手段と、表示データの輝度階調データ
に定数を加算、又は減算を行う演算手段と、表示データ
と演算手段からの演算後表示データとを入力し、フレー
ム間引き信号でフレーム間引きを行うフレーム間引き手
段とからなる請求項１記載の多階調表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267823A JPH05108026A (ja) | 1991-10-16 | 1991-10-16 | 多階調表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267823A JPH05108026A (ja) | 1991-10-16 | 1991-10-16 | 多階調表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108026A true JPH05108026A (ja) | 1993-04-30 |
Family
ID=17450107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3267823A Pending JPH05108026A (ja) | 1991-10-16 | 1991-10-16 | 多階調表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108026A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027309A (ko) * | 1997-09-29 | 1999-04-15 | 윤종용 | 다계조 표시를 위한 액정표시장치 |
| US5946302A (en) * | 1995-06-29 | 1999-08-31 | International Business Machines Corporation | System and method for response time measurement in high speed data transmission networks |
| US6417835B1 (en) | 1995-10-24 | 2002-07-09 | Fujitsu Limited | Display driving method and apparatus |
| US8743159B2 (en) | 2010-11-29 | 2014-06-03 | Lapis Semiconductor Co., Ltd. | Display device with gray scale processing circuit to process lower gray scale level |
-
1991
- 1991-10-16 JP JP3267823A patent/JPH05108026A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946302A (en) * | 1995-06-29 | 1999-08-31 | International Business Machines Corporation | System and method for response time measurement in high speed data transmission networks |
| US6417835B1 (en) | 1995-10-24 | 2002-07-09 | Fujitsu Limited | Display driving method and apparatus |
| US6563486B2 (en) | 1995-10-24 | 2003-05-13 | Fujitsu Limited | Display driving method and apparatus |
| US7095390B2 (en) | 1995-10-24 | 2006-08-22 | Fujitsu Limited | Display driving method and apparatus |
| US7119766B2 (en) | 1995-10-24 | 2006-10-10 | Hitachi, Ltd. | Display driving method and apparatus |
| US7855698B2 (en) | 1995-10-24 | 2010-12-21 | Hitachi Limited | Display driving method and apparatus |
| KR19990027309A (ko) * | 1997-09-29 | 1999-04-15 | 윤종용 | 다계조 표시를 위한 액정표시장치 |
| US8743159B2 (en) | 2010-11-29 | 2014-06-03 | Lapis Semiconductor Co., Ltd. | Display device with gray scale processing circuit to process lower gray scale level |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3524122B2 (ja) | 表示制御装置 | |
| JP2003302955A (ja) | フレームレート制御方法及びそのための液晶表示装置 | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| KR20030076756A (ko) | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 | |
| JPH04356095A (ja) | カラーパネル表示制御システム及びコンピュータシステム | |
| JP2002082658A (ja) | 表示装置および画像信号の処理方法 | |
| JPH0651721A (ja) | 表示制御装置 | |
| US4992955A (en) | Apparatus for representing continuous tone and high contrast images on a bilevel display | |
| US5739808A (en) | Display control method and apparatus | |
| JP3451722B2 (ja) | 映像データ転送装置 | |
| JP2000214831A (ja) | 表示処理装置及び情報処理装置 | |
| JPH07104710A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
| JPH05108026A (ja) | 多階調表示装置 | |
| US5907329A (en) | Display control apparatus, information processing apparatus, and control method | |
| JP3094014B2 (ja) | 画像表示方法および画像表示装置 | |
| JPH11133931A (ja) | 液晶階調表示回路 | |
| JPH09274475A (ja) | １台のコンピュータに複数台接続可能な表示装置 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH1152919A (ja) | 単純マトリクス型液晶表示装置 | |
| JP3209379B2 (ja) | 画像処理装置及びその方法 | |
| JP2001183625A (ja) | 単純マトリックス型液晶表示装置 | |
| JP3172431B2 (ja) | 疑似階調処理装置 | |
| JPH0876718A (ja) | 表示装置 | |
| JPH07104706A (ja) | 液晶表示装置 | |
| JPH0371714B2 (ja) |