JPH07325561A - 中間階調付文字パターン発生方式 - Google Patents

中間階調付文字パターン発生方式

Info

Publication number
JPH07325561A
JPH07325561A JP6119815A JP11981594A JPH07325561A JP H07325561 A JPH07325561 A JP H07325561A JP 6119815 A JP6119815 A JP 6119815A JP 11981594 A JP11981594 A JP 11981594A JP H07325561 A JPH07325561 A JP H07325561A
Authority
JP
Japan
Prior art keywords
display
character pattern
data
character
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6119815A
Other languages
English (en)
Inventor
Hiroshi Wada
弘士 和田
Jun Kitahara
潤 北原
Shinji Wakizaka
新路 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6119815A priority Critical patent/JPH07325561A/ja
Publication of JPH07325561A publication Critical patent/JPH07325561A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】ドットマトリクス構成の文字パターンから、斜
線部分を中間階調とした文字パターンを高速に発生し、
読みやすい文字を高速に液晶ディスプレイ等に表示する
中間階調文字発生装置を提供すること。 【構成】ドットマトリクス構成で表わされる文字パター
ンを一時的に格納するバッファと、一水平ライン(1ワ
ード)とその上下に位置する水平ラインにおける白黒画
素の配列を解読するデコーダと、階調表示が可能なモノ
クロ表示装置とを備えている。デコード結果を所定の表
示メモリに書き込むことにより、斜線部分を中間階調と
した文字パターンを表示する。 【効果】斜線部分を中間階調とした文字パターンを簡単
かつ高速に発生できる。これにより、液晶ディスプレイ
等に読みやすい文字を高速に表示することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はCRT,液晶ディスプレ
イ等の表示装置における、高品質文字・図形の高速出力
方式及び装置に関する。
【0002】
【従来の技術】従来のCRT,液晶ディスプレイ等にお
ける文字表示においては、通常16×16ドットサイズ
のドットマトリクス構成のフォントを使用している。こ
のサイズにおいては、ドット数が少ないため、文字を忠
実に表現することが難しい状況にあった。
【0003】このような問題に対して特開平1−304
489号公報には、マトリクス状の画素を1画素毎に取
り出して、その画素の上下左右に隣接する4つの画素の
白黒状況から階調を決定して表示することにより、表示
文字に読みやすさを付加させようとしている。
【0004】例えば図11に示すように、中心の画素
(Aの画素)の上下左右に隣接する4つの画素(B,
C,D,Eの画素)の階調状況を判定し、判定結果に応
じてAの画素の階調を決めている。この図においては、
(a)図のA,B,Eが背景の画素であり、C,Dが文
字を構成する画素である。C,Dはおそらく文字の斜線
を表す部分であり、(b)図に示すようにAが中間階調
に補正される。Aを中間階調とすることにより、斜線部
分に滑らかさを加えようとしている。
【0005】
【発明が解決しようとする課題】しかし、上記従来技術
においては、マトリクス状のすべての画素について、上
下左右に隣接する4つの画素の白黒状況を判定しなけれ
ばならないため、メモリアクセス回数及び演算回数が膨
大になるという問題がある。とくにワードプロセッサや
パーソナルコンピュータにおいては、1画面に多数の文
字を表示するため、画面スクロール速度の低下を招くお
それがある。
【0006】本発明は、従来の方式のように1画素毎の
判定に時間をとられることなく、小さいサイズの文字デ
ータに階調を付けて、読みやすい文字パターンを発生す
ることを目的としている。
【0007】また、文字以外の図形表示においては、斜
線部分に中間階調を付加することにより、斜線部分にギ
ザギザのない美しい図形パターンを発生することを目的
としている。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、本発明による中間階調文字パターン発生方式は、ド
ットマトリクス構成の文字パターンを表示メモリに書き
込む際に一時的にバッファに格納する。バッファに格納
した文字パターンの一水平ライン(1ワード)とその上
下に位置する水平ラインにおける黒い画素と白い画素の
配列具合を検出(デコード)し、検出結果から中心の水
平ラインに付加する中間階調を決定する。これによっ
て、文字のギザギザ部分に滑らかさを付加した読みやす
い文字パターンを高速に発生できるようにしたものであ
る。
【0009】具体的には、中心の水平ラインのn−1,
n,n+1ビット(n=1〜15)がそれぞれ白,黒,
白画素であり、上の水平ラインのn−1,n,n+1ビ
ットがそれぞれ白,白,黒画素、下の水平ラインがそれ
ぞれ黒,白,白画素である場合には斜線部分であるとみ
なして、中心の水平ラインのn−1,n+1ビットを中
間の階調とする。以上のような処理をバッファ上の文字
パターンのすべての水平ラインに施すことにより、ギザ
ギザ部分に滑らかさを付加した高品質な文字パターンを
発生できる。
【0010】また、斜線部分の角度に応じて、付加する
階調に強弱をつけることもある。
【0011】さらに、表示メモリ上に描画された白黒2
階調の表示パターンを表示制御装置がリードする際に、
リードアドレスが示す表示データとその上下に位置する
表示データにおける白い画素と黒い画素の配列具合を検
出し、検出結果から中心の表示データに付加する中間階
調を決定する場合もある。ここで、中間階調の付加アル
ゴリズムは前述したアルゴリズムと同様である。
【0012】
【作用】文字パターン変換装置は、文字パターンバッフ
ァに格納された文字パターンを表示メモリに転送する際
に、転送する水平ラインとその上下に位置する水平ライ
ンにおける黒い画素と白い画素の配列具合を検出(デコ
ード)し、検出結果から中心の水平ラインに付加する中
間階調を決定するように動作する。これによって、文字
のギザギザ部分に滑らかさを付加した読みやすい文字パ
ターンを高速に発生できる。
【0013】また、検出した斜線部の角度に応じて中心
のラインに付加する中間階調に強弱を付けるように動作
する。例えば、角度がなだらかな斜線の場合には、ビッ
トの昇順にしたがって、弱い階調から強い階調に変化さ
せて付加させるようにする。これによって、より滑らか
な斜線を表現できる。
【0014】また、表示パターン変換装置は、表示制御
装置が表示メモリをリードする際に、リードアドレスが
示す表示データとその上下に位置する表示データにおけ
る白い画素と黒い画素の配列具合を検出し、検出結果か
ら中心の表示データに付加する中間階調を決定するよう
に動作する。ここで、中間階調の付加アルゴリズムは前
述したアルゴリズムと同様である。これによって、表示
メモリ上に描画された白黒2階調の表示データにおける
斜線部分に中間階調を付加し、高品質な表示パターンを
高速に発生することができる。
【0015】
【実施例】以下、本発明の実施例を図面を用いて詳しく
説明する。
【0016】図1は本発明の階調文字発生装置の構成を
示すブロック図である。本階調文字発生装置は、パーソ
ナルコンピュータやワードプロセッサ等に代表される情
報処理装置である。
【0017】図1において、1は本階調文字発生装置の
全体制御を行なうCPU、2はドットマトリクス構成の
文字データが格納されているフォントROM、3は表示
データを表示装置(ディスプレイ)に転送するCRTC
に代表される表示制御装置、4は文字や図形を表示する
CRT,LCD等のモノクロ表示装置、5はドットマト
リクス構成の文字データから中間階調付の文字パターン
を生成する文字パターン変換装置、6は赤・緑・青の各
色表示色毎の表示データを格納する表示メモリである。
なお、表示メモリ(0),(1),(2)にはそれぞれ
同一のアドレスが割付けられており、1画素を3ビット
で表現する。このため、表示装置4は8階調の表示が可
能である。
【0018】まずCPU1はフォントROM2に格納さ
れたドットマトリクス構成の文字データを1ワード(1
バイトでもよい)ずつ、文字パターン変換装置5に転送
する。文字データを受け取った文字パターン変換装置5
は、文字データに階調を付けた新たな文字パターンを生
成し、表示メモリ(0),(1),(2)にパターンを
ライトする。各表示メモリに格納されている表示データ
は、CRTC3によって順次表示装置4に転送されて表
示される。この際、CRTC3は図3に示すような濃度
の順番で、3メモリで表現される8色の表示色を8階調
のモノクロ階調データに変換する。これによって、表示
装置4は8階調のモノクロ表示を行なう。例えば、図3
において表示メモリ(0),(1),(2)にすべて0
を書き込むと、最もはっきりとした黒が表示される。逆
に表示メモリ(0),(1),(2)にすべて1を書き
込むと、最もはっきりとした白が表示される。001〜
110が書き込まれた場合は、それぞれ値に応じて中間
階調の黒,白、あるいは灰色が表示される。また、通常
液晶ディスプレイにおいて文字を表示させる場合には、
背景色が黒、文字が白で表示される。また、表示プレー
ン(0),(1),(2)と階調との関係は前述した通り
のままでなくても、他の組合せを用いてもよい。
【0019】次に、中間階調付文字パターンの発生手順
について図2を用いて詳しく説明する。
【0020】図2は、実際にドットマトリクス構成の文
字データから中間階調付の文字パターンを生成する文字
パターン変換装置5の内部構成を示すブロック図であ
る。図2において、201はフォントROM2から送ら
れてくる1文字分のパターン(16ワード)を一時的に
格納するバッファであり、202は文字パターンを表示
メモリにライトする際のアドレスを格納するレジスタで
あり、203はアドレスが示すワード内におけるビット
位置を格納するレジスタである。204は表示メモリに
ライトするパターンを一時的に格納するレジスタであ
り、205,206はそれぞれ、ライトするパターンの
上下に位置するパターンを一時的に格納するレジスタで
ある。207は204,205,206に格納されたパ
ターンにおける白い画素と黒い画素の配列を検出するデ
コーダである。208,209,210は、それぞれ表
示メモリ(0)〜(2)にライトするデータを一時的に
格納するレジスタであり、デコーダ207のデコード結
果がそれぞれ入力される。211はBITBLT(ビッ
トブリット)回路であり、208〜210のデータを実
際に表示メモリ(0)〜(2)に描画する。BITBL
T回路の詳細については後述する。
【0021】CPUはフォントROM2内の文字パター
ンを文字パターンバッファ201に1文字分転送する。
これに前後して、文字パターンを表示メモリに描画する
ための先頭アドレスを202のレジスタにライトし、先
頭アドレスが示すワード内におけるビット位置を203
のレジスタにライトする。文字パターン変換装置は先頭
アドレスとビット位置で示された位置に、201内の文
字パターンをライトする。文字パターン変換装置は文字
パターンと先頭アドレスとビット位置がすべてライトさ
れたことを確認すると、204〜206のレジスタに連
続する3ライン分の文字パターンを入力する。204〜
206内のパターンにおける白黒画素の配列をデコーダ
207によって検出し、検出結果を基にして表示メモリ
(0)〜(2)にライトするパターンを208〜210
のレジスタにライトする。BITBLT回路211は2
08〜210のレジスタのパターンを表示メモリ(0)
〜(2)にそれぞれライトする。表示メモリへのライト
におけるアドレスは202のレジスタの値を使用する。
さらに、文字パターンをメモリのワード境界にまたがっ
てライトする場合には、文字パターンが描画される領域
以外の部分のデータを破壊しないようにする。このよう
な動作をBITBLT(ビットブリット)という。
【0022】次に、デコーダ207による白黒画素の検
出方法および階調付加例について、図4,図5を用いて
詳しく説明する。図4は斜線部分における階調付加の一
例であり、図5は図4(a)図に示したような斜線を検
出し、中間階調パターン生成するデコーダの一例であ
る。
【0023】図4において(a)および(b)に示すよ
うな斜線は、45゜,135゜の斜線であるため、図3
の階調変換テーブルで示されるの階調を付加する。
の階調は大体中間の階調である。これに対して、(c)
に示すような斜線は45゜以下のなだらかな斜線である
ため、弱い階調(の階調)から強い階調(の階調)
へと変化させて付加する。これによって、より忠実に斜
線の角度を表現できる。また、(d)に示すような斜線
は45゜以上の急勾配の斜線であるため、やや弱い階調
(の階調)を付加する。これによって、必要以上に線
が太くなることなく美しい斜線を表現できる。
【0024】次に、図5を用いて具体的な中間階調パタ
ーン生成方法を説明する。この図は前述したように図4
(a),(b)の斜線を例にしている。の階調を生成
するためには表示メモリ(0)〜(2)にそれぞれ’
0’,’1’,’1’をライトすればよい。0ビット目
を中間階調にするためには、上のラインの0ビット目と
中心のラインの1ビット目と下のラインの2ビット目が
それぞれアクティブ(黒い画素)、つまり黒い画素が斜
めに並んでいることが必要である。また、斜線部分の左
側に黒い画素が存在しないという条件が必要である。以
上二つの条件が成立する場合に、135゜の斜線とみな
して0ビット目にの階調を付加する。回路的に言う
と、205の0ビット目(以下205(0)と称す)、
204(1),206(2)のANDと、204
(0),206(0),206(1)のNORの出力が
共にアクティブと言うことが必要条件(以下第1条件と
称す)である。45゜の斜線についても同様の処理をお
こなう。上のラインの2ビット目と中心のラインの1ビ
ット目と下のラインの0ビット目がそれぞれアクティブ
で、斜線部分の左側に黒い画素が存在しない場合には、
45゜の斜線とみなして0ビット目にの階調を付加す
る。回路的に言うと、205(2),204(1),2
06(0)のANDと、205(0),205(1),
204(0)のNORの出力が共にアクティブと言うこ
とが必要条件(以下第2条件と称す)である。第1条件
と第2条件のいずれか一方が成立する場合、表示メモリ
(0)〜(2)ライト用のレジスタ208〜210の0
ビット目にそれぞれ’0’,’1’,’1’をライトす
る。
【0025】残りの1ビット目から15ビット目につい
ても、同様のデコーダを用いて階調を付加する。
【0026】同様に、図4(c),(d)の斜線につい
てもデコード回路の組合せを変えることにより実現でき
る。
【0027】以上述べた処理を、文字パターンバッファ
201を構成する全てのワードに対して行なうことによ
り、斜線部分に中間階調を付加した文字パターンをきわ
めて簡単かつ高速に生成することができる。
【0028】以上述べたデコード回路はあくまでも一例
であって、デコード回路の組合せを変えることにより、
様々な階調付加方法に対応できることはいうまでもな
い。
【0029】次に、図4に示したような階調付加規則に
従って、文字パターンに階調を付加した例を図6,図7
に示す。図6は中間階調を付加する前の16×16ドッ
トの文字パターンであり、図7は中間階調を付加した後
の文字パターンである。図7に示したように、”大”と
いう文字の斜線部に〜の階調付加された文字パター
ンを生成することができる。また、パターンを生成する
ための速度は、たかだか3,4段程度のデコードを通す
だけであるため、極めて高速である。
【0030】次に、前述したBITBLT回路の動作に
ついて、図8を用いて詳しく説明する。図8の(a)は
文字パターンをワード境界に合わせてライトする場合で
あり、この場合BITBLT回路は単純に、アドレスが
示すワードにパターンをライトする。これに対し、
(b)は文字パターンをワード境界にまたがってライト
する場合である。この場合、左側のワードにおいて、ビ
ット位置より左側の部分のデータを破壊しないようにす
るために、左側の部分はそのままにして右側の部分だけ
に必要な文字パターンをライトする。同様に、右側のワ
ードにおいても、ビット位置よりも右側の部分のデータ
を破壊しないようにするために、右側の部分はそのまま
にして左側の部分だけに必要な文字パターンをライトす
る。
【0031】次に、もう一つの発明である階調表示装置
の動作について図9を用いて詳しく説明する。図9にお
いて、91はCPU、92はフォントROM、93は白
黒2階調の表示メモリ、94は白黒2階調の表示パター
ンを多階調の表示パターンに変換する表示パターン変換
装置、95はCRTC、96はモノクロ表示装置(ディ
スプレイ)である。CPU91は表示メモリ93にフォ
ントROM92の文字パターンや各種図形を描画する。
CRTC95は表示メモリ93の表示パターンを順次リ
ードして、表示パターンをディスプレイに転送する。C
RTCが表示メモリをリードする際、表示パターン変換
装置はリードアドレスを受け取り、アドレスが示す表示
パターンを表示メモリからリードする。リードした表示
パターンに中間階調を付加して、CRTCに転送する。
【0032】次に、表示パターン変換装置の動作につい
て図10を用いて詳しく説明する。
【0033】図10は表示パターン変換装置の内部構成
を示すブロック図であり、101は表示制御装置CRT
Cが示すアドレスの表示パターンを一時的に格納するレ
ジスタであり、102,103は101の表示パターン
の上下に位置する表示パターンをそれぞれ一時的に格納
するレジスタである。104は図5に示したデコーダと
同様の組合せを持つデコーダである。105〜107は
CRTCに転送する階調表示パターンを格納するレジス
タである。104のデコーダは101,102,103
に格納された表示パターンにおける白い画素と黒い画素
の配列を検出し、斜線を示す部分に中間階調を付加した
表示パターンを生成する。具体的な表示パターン生成の
アルゴリズムは図4に示したものとほぼ同様である。
【0034】また、本実施例では表示プレーンを3枚
(8階調)用いた場合について説明したが、2枚(4階
調),4枚(16階調)あるいはそれ以上用いても適用
可能であることはいうまでもない。
【0035】また、表示する文字のコードに応じて、階
調パターン発生処理を行なう、あるいは行なわないを決
めるという方式も考えられる。
【0036】
【発明の効果】本発明によれば、ドットマトリクス構成
の文字パターンを一時的にバッファに格納し、表示メモ
リにライトするパターンとその上下に位置するパターン
における白黒画素の配列を検出し、検出結果から中心の
水平ラインに付加する中間階調を決定する。これによっ
て、斜線部分を抽出して中間階調を付加することができ
るので、斜線部分のギザギザに滑らかさを付加した読み
やすい文字パターンを高速に発生できるようにしたもの
である。また、前述の検出方法は3,4段のデコーダで
実現できるので、高速に読みやすく滑らかな文字を表示
することができる。
【0037】また、検出した斜線部の角度に応じて中心
のラインに付加する中間階調に強弱を付けるように動作
することもある。例えば、角度がなだらかな斜線の場合
には、ビットの昇順にしたがって、弱い階調から強い階
調に変化させて付加させるようにする。これによって、
より忠実に斜線を表現できる。
【0038】また、表示パターン変換装置は、表示制御
装置が表示メモリをリードする際に、リードアドレスが
示す表示データとその上下に位置する表示データにおけ
る白い画素と黒い画素の配列具合を検出し、検出結果か
ら中心の表示データに付加する中間階調を決定する。こ
こで、中間階調の付加アルゴリズムは前述したアルゴリ
ズムと同様である。これによって、表示メモリ上に描画
された白黒2階調の表示データにおける斜線部分に中間
階調を付加し、高品質な表示パターンを高速に発生する
ことができる。
【図面の簡単な説明】
【図1】本発明の階調文字発生装置の構成図である。
【図2】文字パターン変換装置の構成図である。
【図3】階調変換テーブルの一例を示す図である。
【図4】階調付加規則の一例を示す図である。
【図5】パターン変換デコーダの一例を示す図である。
【図6】「大」を例にしたドットマトリクス構成の文字
パターンを示す図である。
【図7】中間階調を付加した文字パターンの一例を示す
図である。
【図8】BITBLT回路の動作例を示す図である。
【図9】本発明の階調表示装置の構成図である。
【図10】表示パターン変換装置の構成図である。
【図11】従来の階調決定方法の一例を示す図である。
【符号の説明】
1…CPU、2…フォントROM、3…表示制御装置、
4…表示装置、5…文字パターン変換装置、6…表示メ
モリ、201…文字パターンバッファ、207…デコー
ダ、208〜210…レジスタ、94…表示パターン変
換装置。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】中央演算装置(以下CPUと称す)と、ド
    ットマトリクス構成の文字データを格納するフォントR
    OMと、文字図形等の表示用データを格納する表示メモ
    リと、該表示メモリ内のデータを表示する表示装置と、
    該表示メモリから該表示装置にデータを転送する表示制
    御装置を備えた情報処理装置において、 CPUが該フォントROM内の白黒2階調の文字パター
    ンを該表示メモリに書き込む際に、該文字パターンを受
    け取り、中間階調付の文字パターンに変換する文字パタ
    ーン変換手段を備えたことを特徴とする情報処理装置。
  2. 【請求項2】請求項1記載の情報処理装置において、 文字パターン変換手段は1文字分のパターンを一時的に
    格納する文字パターンバッファを備え、CPUはフォン
    トROM内の1文字分のパターンを該文字パターンバッ
    ファに転送し、該文字パターン変換手段は転送された文
    字パターンを中間階調付の文字パターンに変換すること
    を特徴とする中間階調付文字パターン発生方式。
  3. 【請求項3】文字パターン変換手段は、文字パターンバ
    ッファに格納された文字パターンを表示メモリに転送す
    る際に、実際に転送する水平ライン上の黒い画素と白い
    画素の配列と、該水平ラインの上下のライン上における
    黒い画素と白い画素の配列を検出し、検出結果から転送
    するラインに付加する中間階調を決定し、上記処理を文
    字パターンバッファを構成するすべての水平ラインに行
    い、中間階調付の文字パターンを生成・転送することを
    特徴とする請求項2記載の中間階調付文字パターン発生
    方式。
  4. 【請求項4】文字パターン変換手段は、文字パターンバ
    ッファに格納された文字パターンを表示メモリに転送す
    る際に、実際に転送する水平ライン上の黒い画素と白い
    画素の配列と、該水平ラインの上下のライン上における
    黒い画素と白い画素の配列を検出し、検出結果から文字
    パターンを構成する斜線部分の傾き具合を判定し、判定
    結果に応じて、付加する中間階調の濃淡を決定すること
    を特徴とする請求項2記載の中間階調付文字パターン発
    生方式。
  5. 【請求項5】中央演算装置(以下CPUと称す)と、ド
    ットマトリクス構成の文字データを格納するフォントR
    OMと、文字図形等の表示用データを格納する表示メモ
    リと、該表示メモリ内のデータを表示する表示装置と、
    該表示メモリから該表示装置にデータを転送する表示制
    御装置を備えた情報処理装置において、 表示制御装置が表示メモリ上の黒白2階調の表示データ
    を表示装置に転送する際に、中間階調付の表示データに
    変換する表示パターン変換手段を備えたことを特徴とす
    る情報処理装置。
  6. 【請求項6】請求項5記載の情報処理装置において、 表示制御装置は表示するデータのメモリアドレスを表示
    パターン変換手段に転送し、該表示パターン変換手段
    は、表示メモリアクセス単位の3倍分のデータを一時的
    に格納する表示バッファを備え、該表示バッファには該
    表示制御装置が示すアドレスのデータおよび該データの
    上下に位置するデータをそれぞれ格納し、3つのバッフ
    ァ上における黒い画素と白い画素の配列を検出し、検出
    結果から該表示制御装置が示すアドレスのデータに付加
    する中間階調を決定し、中間階調を付加したデータを該
    表示制御装置に転送することを特徴とする中間階調表示
    データ発生方式。
  7. 【請求項7】表示パターン変換手段は、表示バッファに
    格納されている3つの表示データにおける黒い画素と白
    い画素の配列を検出し、検出結果から表示パターンを構
    成する斜線部分の傾き具合を判定し、判定結果に応じ
    て、付加する中間階調の濃淡を決定することを特徴とす
    る請求項6記載の中間階調表示データ発生方式。
JP6119815A 1994-06-01 1994-06-01 中間階調付文字パターン発生方式 Pending JPH07325561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6119815A JPH07325561A (ja) 1994-06-01 1994-06-01 中間階調付文字パターン発生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6119815A JPH07325561A (ja) 1994-06-01 1994-06-01 中間階調付文字パターン発生方式

Publications (1)

Publication Number Publication Date
JPH07325561A true JPH07325561A (ja) 1995-12-12

Family

ID=14770930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6119815A Pending JPH07325561A (ja) 1994-06-01 1994-06-01 中間階調付文字パターン発生方式

Country Status (1)

Country Link
JP (1) JPH07325561A (ja)

Similar Documents

Publication Publication Date Title
US4914729A (en) Method of filling polygonal region in video display system
US5712651A (en) Apparatus for performing a full-color emulation on the TFT display device
US5345554A (en) Visual frame buffer architecture
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
JPH05346953A (ja) 画像データ処理装置
JP2000155561A (ja) 階調変換回路および画像表示装置
US6657747B1 (en) Image half-tone processor and method thereof
JPH0683288A (ja) 表示制御装置
JPH07325561A (ja) 中間階調付文字パターン発生方式
JPH0683295A (ja) マルチメディア表示システム
JPH07210136A (ja) 階調文字発生方式
JPH04199975A (ja) 画像形成装置
JP2002341855A (ja) アンチエリアスフォント生成器
JPH05108026A (ja) 多階調表示装置
JPH09222874A (ja) 画像表示処理装置
JP3106033B2 (ja) 表示制御装置
JP3172450B2 (ja) 画像情報処理装置
JP3514763B6 (ja) スクロール画面表示回路
JP2674145B2 (ja) 表示制御装置
JP3109906B2 (ja) 表示制御方法及び表示制御装置
JPH07274086A (ja) 表示制御装置
JPH08286658A (ja) 解像度変換装置および解像度変換方法
JP2709474B2 (ja) 文字・パターン情報表示装置
KR890006505Y1 (ko) 그래픽에 있어서 모니터 모드 변환회로
JPH04186295A (ja) 画像処理装置