JP2000155561A - 階調変換回路および画像表示装置 - Google Patents
階調変換回路および画像表示装置Info
- Publication number
- JP2000155561A JP2000155561A JP10329620A JP32962098A JP2000155561A JP 2000155561 A JP2000155561 A JP 2000155561A JP 10329620 A JP10329620 A JP 10329620A JP 32962098 A JP32962098 A JP 32962098A JP 2000155561 A JP2000155561 A JP 2000155561A
- Authority
- JP
- Japan
- Prior art keywords
- output
- image signal
- error diffusion
- display device
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 誤差拡散法とディザ法のそれぞれの長所を生
かし、動画、静止画の両方できれいな階調画像が得られ
る階調変換回路および画像表示装置を提供する。 【解決手段】 入力されたｎビットデジタル画像信号は
それぞれ誤差拡散処理回路２、ディザ処理部３、動き検
出部４に分配される。誤差拡散処理部２及びディザ処理
部３で入力信号はそれぞれｍビット長（ｍ＜ｎ）に階調
低減される。動き検出部４で画像が動画状態か静止画状
態かを検出し、係数値αを出力する。係数値αは動画の
時は０側、静止画の時は１側に近い値をとる。動き検出
部４から出力された係数値α及びβは誤差拡散処理部
２、ディザ処理部３に接続された係数器５、６に入力さ
れ、その係数の割合で出力を決定する。これらの２つの
画像信号を加算器７で統合し、出力端子８に出力する。
動画の時は誤差拡散処理部２の出力が、静止画の時はデ
ィザ処理部３の出力がより強く反映されることになる。
かし、動画、静止画の両方できれいな階調画像が得られ
る階調変換回路および画像表示装置を提供する。 【解決手段】 入力されたｎビットデジタル画像信号は
それぞれ誤差拡散処理回路２、ディザ処理部３、動き検
出部４に分配される。誤差拡散処理部２及びディザ処理
部３で入力信号はそれぞれｍビット長（ｍ＜ｎ）に階調
低減される。動き検出部４で画像が動画状態か静止画状
態かを検出し、係数値αを出力する。係数値αは動画の
時は０側、静止画の時は１側に近い値をとる。動き検出
部４から出力された係数値α及びβは誤差拡散処理部
２、ディザ処理部３に接続された係数器５、６に入力さ
れ、その係数の割合で出力を決定する。これらの２つの
画像信号を加算器７で統合し、出力端子８に出力する。
動画の時は誤差拡散処理部２の出力が、静止画の時はデ
ィザ処理部３の出力がより強く反映されることになる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置やプ
ラズマディスプレイ等のディジタル入力形式のディスプ
レイおよびこれに用いるディジタル画像変換装置に関す
る。
ラズマディスプレイ等のディジタル入力形式のディスプ
レイおよびこれに用いるディジタル画像変換装置に関す
る。
【０００２】
【従来の技術】画像表示装置として従来からの冷陰極線
管（ＣＲＴ）ディスプレイに替わって近年液晶表示装置
やプラズマディスプレイ等のドット単位で画素をオンオ
フすることで画像を表示するドットマトリクス型の表示
装置が広く用いられるようになってきた。この様な、装
置では各画素のオンオフで画像を表現するため、階調を
持った画像を表示する場合には複数の画素で全体として
階調を持って見えるようにする等の疑似階調表現方法が
用いられる。
管（ＣＲＴ）ディスプレイに替わって近年液晶表示装置
やプラズマディスプレイ等のドット単位で画素をオンオ
フすることで画像を表示するドットマトリクス型の表示
装置が広く用いられるようになってきた。この様な、装
置では各画素のオンオフで画像を表現するため、階調を
持った画像を表示する場合には複数の画素で全体として
階調を持って見えるようにする等の疑似階調表現方法が
用いられる。
【０００３】パソコン等の出力は従来はアナログ信号で
階調表現しているものが多かった。アナログ入力対応の
液晶表示装置やプラズマディスプレイは内部にＡ／Ｄ変
換器を持ち、アナログ入力を内部ディジタル信号に変換
していた。しかし、パソコンや液晶表示装置やプラズマ
ディスプレイは元々内部での信号処理をディジタル的に
行っているので、その間にＡ／Ｄ変換器を介すと画質劣
化の原因になり好ましくない。そこで、最近では直接デ
ィジタル画像を入力できる液晶表示装置やプラズマディ
スプレイが開発され、使用されている。
階調表現しているものが多かった。アナログ入力対応の
液晶表示装置やプラズマディスプレイは内部にＡ／Ｄ変
換器を持ち、アナログ入力を内部ディジタル信号に変換
していた。しかし、パソコンや液晶表示装置やプラズマ
ディスプレイは元々内部での信号処理をディジタル的に
行っているので、その間にＡ／Ｄ変換器を介すと画質劣
化の原因になり好ましくない。そこで、最近では直接デ
ィジタル画像を入力できる液晶表示装置やプラズマディ
スプレイが開発され、使用されている。
【０００４】しかしながら、パソコン等の画像信号供給
側の装置内で使用される画像信号の階調と、液晶やプラ
ズマディスプレイ等のデジタル入力形式のディスプレイ
で表示可能な画像の階調数は必ずしも一致しない。そこ
で、パソコン等から供給されたディジタル画像信号をデ
ィスプレイ内部での階調表現に合わせるための階調変換
が必要になる。この階調変換には現在は誤差拡散法かデ
ィザ法のどちらか一つを用いた階調変換が行われてい
る。
側の装置内で使用される画像信号の階調と、液晶やプラ
ズマディスプレイ等のデジタル入力形式のディスプレイ
で表示可能な画像の階調数は必ずしも一致しない。そこ
で、パソコン等から供給されたディジタル画像信号をデ
ィスプレイ内部での階調表現に合わせるための階調変換
が必要になる。この階調変換には現在は誤差拡散法かデ
ィザ法のどちらか一つを用いた階調変換が行われてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、この誤
差拡散法かディザ法にはそれぞれ一長一短がある。誤差
拡散方式は各画素の量子化誤差を隣接する他の画素に順
次拡散する方式であるため、画像での静止画においては
ランダムなノイズ状に見え、静止画としての落ち着きが
なくなる。また、ディザ処理は固定的なパターンのた
め、静止画では誤差拡散の様なノイズ感は少ないが、動
画においてタイルパターンとして顕著に現れてくるとい
う問題がある。
差拡散法かディザ法にはそれぞれ一長一短がある。誤差
拡散方式は各画素の量子化誤差を隣接する他の画素に順
次拡散する方式であるため、画像での静止画においては
ランダムなノイズ状に見え、静止画としての落ち着きが
なくなる。また、ディザ処理は固定的なパターンのた
め、静止画では誤差拡散の様なノイズ感は少ないが、動
画においてタイルパターンとして顕著に現れてくるとい
う問題がある。
【０００６】そこで、本発明は、誤差拡散法とディザ法
のそれぞれの長所を生かし、動画、静止画の両方できれ
いな階調画像が得られる階調変換回路および画像表示装
置を提供することを目的とする。
のそれぞれの長所を生かし、動画、静止画の両方できれ
いな階調画像が得られる階調変換回路および画像表示装
置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点による階調変換回路は、第１の
多値デジタル画像信号を異なる階調を有する第２の多値
デジタル画像信号に変換するディジタル階調変換回路で
あって、入力された第１の多値デジタル画像信号の動画
部分と静止画部分を判別する動き検出手段と、前記入力
された第１の多値デジタル画像信号に対してディザ処理
を行うディザ処理手段と、前記入力された第１の多値デ
ジタル画像信号に対して誤差拡散処理を行う誤差拡散処
理手段と、前記動き検出手段の判別結果に基づいて前記
ディザ処理手段の出力と前記誤差拡散処理手段の出力か
ら前記第２の多値デジタル画像信号を生成して出力する
画像信号生成手段とを備えたことを特徴とする。
に、本発明の第１の観点による階調変換回路は、第１の
多値デジタル画像信号を異なる階調を有する第２の多値
デジタル画像信号に変換するディジタル階調変換回路で
あって、入力された第１の多値デジタル画像信号の動画
部分と静止画部分を判別する動き検出手段と、前記入力
された第１の多値デジタル画像信号に対してディザ処理
を行うディザ処理手段と、前記入力された第１の多値デ
ジタル画像信号に対して誤差拡散処理を行う誤差拡散処
理手段と、前記動き検出手段の判別結果に基づいて前記
ディザ処理手段の出力と前記誤差拡散処理手段の出力か
ら前記第２の多値デジタル画像信号を生成して出力する
画像信号生成手段とを備えたことを特徴とする。
【０００８】前記動き検出手段は、判別結果に基づいて
第１の値と第２の値を出力し、前記画像信号生成手段
は、前記第１の値と第２の値に基づいて前記ディザ処理
手段の出力と前記誤差拡散処理手段の出力を生成して出
力する。この場合、前記第１の値は０と１の間の値であ
り、前記第２の値は０と１の間の値であり、前記第１の
値と前記第２の値の和は１であることが望ましい。
第１の値と第２の値を出力し、前記画像信号生成手段
は、前記第１の値と第２の値に基づいて前記ディザ処理
手段の出力と前記誤差拡散処理手段の出力を生成して出
力する。この場合、前記第１の値は０と１の間の値であ
り、前記第２の値は０と１の間の値であり、前記第１の
値と前記第２の値の和は１であることが望ましい。
【０００９】前記画像信号生成手段は前記ディザ処理手
段の出力と前記誤差拡散処理手段の出力の一方を選択的
に出力するセレクタであってもよい。
段の出力と前記誤差拡散処理手段の出力の一方を選択的
に出力するセレクタであってもよい。
【００１０】いずれの場合も、前記動き検出手段は、入
力された多値デジタル画像信号の少なくとも２フィール
ドもしくは２フレームの画像を交互に記憶する第１、第
２の記憶手段と、前記第１、第２の記憶手段に記憶され
た画像の所定領域毎の差分を取ることにより動画部分を
検出する誤差検出手段を備えることが望ましい。
力された多値デジタル画像信号の少なくとも２フィール
ドもしくは２フレームの画像を交互に記憶する第１、第
２の記憶手段と、前記第１、第２の記憶手段に記憶され
た画像の所定領域毎の差分を取ることにより動画部分を
検出する誤差検出手段を備えることが望ましい。
【００１１】前記画像信号合成手段は動画部分について
は前記誤差拡散処理手段の出力を優先させ、静止画部分
については前記ディザ処理手段の出力と優先させて出力
することを特徴とする。
は前記誤差拡散処理手段の出力を優先させ、静止画部分
については前記ディザ処理手段の出力と優先させて出力
することを特徴とする。
【００１２】また、本発明の他の観点を達成するため
に、画像表示装置は、画像を表示するディスプレイ部
と、入力された第１の多値デジタル画像信号の動画部分
と静止画部分を判別する動き検出手段と、前記第１の多
値デジタル画像信号に対して前記ディスプレイ部の階調
に合わせてディザ処理を行うディザ処理手段と、前記第
１の多値デジタル画像信号に対して前記ディスプレイ部
の階調に合わせて誤差拡散処理を行う誤差拡散処理手段
と、前記動き検出手段の判別結果に基づいて前記ディザ
処理手段の出力と前記誤差拡散処理手段の出力から第２
の多値デジタル画像信号を生成して前記ディスプレイ部
に出力する画像信号生成手段とを備えたことを特徴とす
る。
に、画像表示装置は、画像を表示するディスプレイ部
と、入力された第１の多値デジタル画像信号の動画部分
と静止画部分を判別する動き検出手段と、前記第１の多
値デジタル画像信号に対して前記ディスプレイ部の階調
に合わせてディザ処理を行うディザ処理手段と、前記第
１の多値デジタル画像信号に対して前記ディスプレイ部
の階調に合わせて誤差拡散処理を行う誤差拡散処理手段
と、前記動き検出手段の判別結果に基づいて前記ディザ
処理手段の出力と前記誤差拡散処理手段の出力から第２
の多値デジタル画像信号を生成して前記ディスプレイ部
に出力する画像信号生成手段とを備えたことを特徴とす
る。
【００１３】前記動き検出手段は、判別結果に基づいて
配分比率を出力し、前記画像信号生成手段は前記配分比
率に基づいて前記ディザ処理手段の出力と前記誤差拡散
処理手段の出力から第２の多値デジタル画像信号を合成
して前記ディスプレイ部に出力してもよい。この場合、
前記配分比率は０：１もしくは１：０の配分比率である
ことが望ましい。
配分比率を出力し、前記画像信号生成手段は前記配分比
率に基づいて前記ディザ処理手段の出力と前記誤差拡散
処理手段の出力から第２の多値デジタル画像信号を合成
して前記ディスプレイ部に出力してもよい。この場合、
前記配分比率は０：１もしくは１：０の配分比率である
ことが望ましい。
【００１４】また、前記画像信号合成手段は、前記ディ
ザ処理手段の出力と前記誤差拡散処理手段の出力の一方
を選択的に出力するセレクタであってもよい。
ザ処理手段の出力と前記誤差拡散処理手段の出力の一方
を選択的に出力するセレクタであってもよい。
【００１５】前記動き検出手段は入力された多値デジタ
ル画像信号の少なくとも２フィールドもしくは２フレー
ムの画像を交互に記憶する第１、第２の記憶手段と、前
記第１、第２の記憶手段に記憶された画像の所定領域毎
の差分を取ることにより動画部分を検出する誤差検出手
段を備えることが好ましい。
ル画像信号の少なくとも２フィールドもしくは２フレー
ムの画像を交互に記憶する第１、第２の記憶手段と、前
記第１、第２の記憶手段に記憶された画像の所定領域毎
の差分を取ることにより動画部分を検出する誤差検出手
段を備えることが好ましい。
【００１６】前記画像信号生成手段は動画部分について
は前記誤差拡散処理手段の出力を優先させ、静止画部分
については前記ディザ処理手段の出力と優先させて出力
することを特徴とする。
は前記誤差拡散処理手段の出力を優先させ、静止画部分
については前記ディザ処理手段の出力と優先させて出力
することを特徴とする。
【００１７】
【発明の実施の形態】本発明の階調変換回路および画像
表示装置を図面を参照して説明する。
表示装置を図面を参照して説明する。
【００１８】図１は本発明の第１の実施の形態の階調変
換回路の構成を示すブロック図である。本発明の実施の
形態の階調変換回路はパソコン等の外部機器と接続さ
れ、ディジタル画像信号が入力されるディジタル画像信
号入力端子１と、入力されたディジタル画像信号を誤差
拡散法により階調処理する誤差拡散処理部２と、入力さ
れたディジタル画像信号をディザ法により階調処理する
ディザ処理部３と、入力されたディジタル画像信号を所
定処理領域毎に監視し、動画部分を検出する動き検出部
４と、動き検出部４から出力される重み付け係数α（０
≦α≦１）を基にディザ処理部３の出力を変化させる係
数器５と、動き検出部４から出力される重み付け係数β
=（１−α）を基に誤差拡散処理部２の出力を変化させ
る係数器６と、係数器５、６の出力を加算して最終出力
とする加算器７と出力端子８を備える。
換回路の構成を示すブロック図である。本発明の実施の
形態の階調変換回路はパソコン等の外部機器と接続さ
れ、ディジタル画像信号が入力されるディジタル画像信
号入力端子１と、入力されたディジタル画像信号を誤差
拡散法により階調処理する誤差拡散処理部２と、入力さ
れたディジタル画像信号をディザ法により階調処理する
ディザ処理部３と、入力されたディジタル画像信号を所
定処理領域毎に監視し、動画部分を検出する動き検出部
４と、動き検出部４から出力される重み付け係数α（０
≦α≦１）を基にディザ処理部３の出力を変化させる係
数器５と、動き検出部４から出力される重み付け係数β
=（１−α）を基に誤差拡散処理部２の出力を変化させ
る係数器６と、係数器５、６の出力を加算して最終出力
とする加算器７と出力端子８を備える。
【００１９】一般にパソコン等の内部で処理されるディ
ジタル画像信号の階調数はデータのビット数（幅）によ
って決まり、８ビットで２５６階調、１６ビットで６万
４千階調、２４ビットで１６７０万階調等となる。最近
の機器では一般に３２ビットのデータ幅を持ちフルカラ
ーで内部処理可能な機器が主流を占めている。一方ディ
スプレイの方は、表示サイズ、精細度等によりその表示
可能な階調数に制限がある。ここではディジタル画像信
号入力端子１に入力されるディジタル画像信号のデータ
幅がｎビットで、表示装置のデータ幅がｍビット（ｍ＜
ｎ）で有る場合を例にして、階調数を低減する階調変換
回路を示している。
ジタル画像信号の階調数はデータのビット数（幅）によ
って決まり、８ビットで２５６階調、１６ビットで６万
４千階調、２４ビットで１６７０万階調等となる。最近
の機器では一般に３２ビットのデータ幅を持ちフルカラ
ーで内部処理可能な機器が主流を占めている。一方ディ
スプレイの方は、表示サイズ、精細度等によりその表示
可能な階調数に制限がある。ここではディジタル画像信
号入力端子１に入力されるディジタル画像信号のデータ
幅がｎビットで、表示装置のデータ幅がｍビット（ｍ＜
ｎ）で有る場合を例にして、階調数を低減する階調変換
回路を示している。
【００２０】ディジタル画像信号入力端子１に入力され
たｎビット長のデジタル画像信号はそれぞれ誤差拡散処
理回路２、ディザ処理部３、動き検出部４に分配され
る。誤差拡散処理部２及びディザ処理部３で入力された
デジタル画像信号はそれぞれｍビット長（ｍ＜ｎ）に階
調低減されて出力される。
たｎビット長のデジタル画像信号はそれぞれ誤差拡散処
理回路２、ディザ処理部３、動き検出部４に分配され
る。誤差拡散処理部２及びディザ処理部３で入力された
デジタル画像信号はそれぞれｍビット長（ｍ＜ｎ）に階
調低減されて出力される。
【００２１】また、入力されたデジタル画像信号は動き
検出部４内のフィールドメモリに１画面分取り込まれ、
前の画面と比較し、画像が動画状態であるか静止画状態
であるかを検出し、その状態を０以上１以下の係数値α
として出力する。係数値αは動画の時は０側に近い値を
取り、静止画の時は１側に近い値をとる。動き検出部４
から出力された係数値α及びβ=（１−α）は誤差拡散
処理部２、ディザ処理部３の出力に接続された係数器
５、６に入力され、その係数の割合で出力を決定する。
これらの２つの画像信号は、加算器７で合成され、ｍビ
ット長のデジタル画像信号として出力端子８に出力され
る。従って、出力画像信号には、動画の時は誤差拡散処
理部２の出力がより強く、静止画の時はディザ処理部３
の出力がより強く反映されることになる。
検出部４内のフィールドメモリに１画面分取り込まれ、
前の画面と比較し、画像が動画状態であるか静止画状態
であるかを検出し、その状態を０以上１以下の係数値α
として出力する。係数値αは動画の時は０側に近い値を
取り、静止画の時は１側に近い値をとる。動き検出部４
から出力された係数値α及びβ=（１−α）は誤差拡散
処理部２、ディザ処理部３の出力に接続された係数器
５、６に入力され、その係数の割合で出力を決定する。
これらの２つの画像信号は、加算器７で合成され、ｍビ
ット長のデジタル画像信号として出力端子８に出力され
る。従って、出力画像信号には、動画の時は誤差拡散処
理部２の出力がより強く、静止画の時はディザ処理部３
の出力がより強く反映されることになる。
【００２２】尚、誤差拡散処理回路２、ディザ処理部
３、動き検出部４の構成は従来から用いられてきた各種
回路を用いることができる。誤差拡散処理回路２は例え
ば図２に示すように、２ライン分の誤差情報を記憶する
誤差メモリ（ラインメモリ）を設け、処理対象の画素
（図２ではＰ点）の近傍の画素からの２値化誤差を所定
比率で分散したものをその画素の入力データに加算して
２値化する。図２において、入力端子２１に入力された
ディジタル画像信号は、閾値発生回路２３で発生した閾
値とコンパレータ２４により比較され、出力されるべき
２値化データが決定される。
３、動き検出部４の構成は従来から用いられてきた各種
回路を用いることができる。誤差拡散処理回路２は例え
ば図２に示すように、２ライン分の誤差情報を記憶する
誤差メモリ（ラインメモリ）を設け、処理対象の画素
（図２ではＰ点）の近傍の画素からの２値化誤差を所定
比率で分散したものをその画素の入力データに加算して
２値化する。図２において、入力端子２１に入力された
ディジタル画像信号は、閾値発生回路２３で発生した閾
値とコンパレータ２４により比較され、出力されるべき
２値化データが決定される。
【００２３】ここで、加算器２２には入力端子２１に入
力されたディジタル画像信号とフィルタ回路２７からの
データが供給されている。ここではｐ点を処理する場合
を例にしているので、フィルタ回路２７は誤差メモリ２
６から現在処理する画素の近傍、すなわち走査方向の１
ライン前のａ、ｂ、ｃ点の２値化誤差Ｅ（ａ）、Ｅ
（ｂ）、Ｅ（ｃ）、と同一ラインの１ドット前のｄ点の
２値化誤差Ｅ（ｄ）を取り込み、各位置に応じた加算係
数を掛けた後合成してｐ点での誤差データとする。誤差
メモリ２６にはコンパレータ２４の入力と出力、即ち２
値化前と２値化後のデータの差を求め、その画素のアド
レスに記憶しておき、隣接右隣および１ライン後の右
下、下、左下の画素の誤差データの計算に用いる。尚、
図２の構成は最も単純な誤差拡散の例を示したが、現在
提案されている、もしくは将来提案される誤差拡散方式
の各種改良版が適用できることは言うまでもない。
力されたディジタル画像信号とフィルタ回路２７からの
データが供給されている。ここではｐ点を処理する場合
を例にしているので、フィルタ回路２７は誤差メモリ２
６から現在処理する画素の近傍、すなわち走査方向の１
ライン前のａ、ｂ、ｃ点の２値化誤差Ｅ（ａ）、Ｅ
（ｂ）、Ｅ（ｃ）、と同一ラインの１ドット前のｄ点の
２値化誤差Ｅ（ｄ）を取り込み、各位置に応じた加算係
数を掛けた後合成してｐ点での誤差データとする。誤差
メモリ２６にはコンパレータ２４の入力と出力、即ち２
値化前と２値化後のデータの差を求め、その画素のアド
レスに記憶しておき、隣接右隣および１ライン後の右
下、下、左下の画素の誤差データの計算に用いる。尚、
図２の構成は最も単純な誤差拡散の例を示したが、現在
提案されている、もしくは将来提案される誤差拡散方式
の各種改良版が適用できることは言うまでもない。
【００２４】ディザ処理部３は、例えば４×４、８×８
画素等の複数の画素からなるマトリクス領域の各画素の
出力を階調に応じて決定したディザマトリクステーブル
を予め用意しておき、ディジタル画像信号入力端子１に
入力されたｎビット長のデジタル画像信号の階調に応じ
たディザマトリクスを読み出し、２値化データを出力す
る。
画素等の複数の画素からなるマトリクス領域の各画素の
出力を階調に応じて決定したディザマトリクステーブル
を予め用意しておき、ディジタル画像信号入力端子１に
入力されたｎビット長のデジタル画像信号の階調に応じ
たディザマトリクスを読み出し、２値化データを出力す
る。
【００２５】動き検出部４は、ＭＰＥＧ等の画像圧縮技
術等で知られている動き検出方法を用いることで実現で
きる。例えば、図３に示すように構成することができ
る。動き検出部４は、ディジタル画像信号入力端子３
１、フィールドバッファメモリ３３、３４、スイッチ３
２、３５、コンパレータ３７、３８及び閾値発生回路３
６を備える。
術等で知られている動き検出方法を用いることで実現で
きる。例えば、図３に示すように構成することができ
る。動き検出部４は、ディジタル画像信号入力端子３
１、フィールドバッファメモリ３３、３４、スイッチ３
２、３５、コンパレータ３７、３８及び閾値発生回路３
６を備える。
【００２６】スイッチ３２、３５を相補的に動作させ、
１フィールドの画像データを記憶することのできる一組
のフィールドバッファメモリ３３、３４に、ディジタル
画像信号入力端子３１に入力されたデジタル画像信号を
に交互に記憶する。コンパレータ３７で処理対象の画素
に対して時間軸上で先行する側のフィールドバッファメ
モリの同一アドレス上での画素データとの差分を取り、
この差分と、閾値発生回路３６で発生させた閾値をコン
パレータ３８で比較し、差分が予め定められた閾値を超
える場合には動きのある部分と判断し、閾値以下の場合
には静止画と判断する。この場合、注目画素１画素だけ
で判断するとノイズ等により誤判断する恐れがあるの
で、周辺の数画素のデータの差分値に相対位置に応じた
重み付けを施した後加算した総合値で判定することもで
きる。
１フィールドの画像データを記憶することのできる一組
のフィールドバッファメモリ３３、３４に、ディジタル
画像信号入力端子３１に入力されたデジタル画像信号を
に交互に記憶する。コンパレータ３７で処理対象の画素
に対して時間軸上で先行する側のフィールドバッファメ
モリの同一アドレス上での画素データとの差分を取り、
この差分と、閾値発生回路３６で発生させた閾値をコン
パレータ３８で比較し、差分が予め定められた閾値を超
える場合には動きのある部分と判断し、閾値以下の場合
には静止画と判断する。この場合、注目画素１画素だけ
で判断するとノイズ等により誤判断する恐れがあるの
で、周辺の数画素のデータの差分値に相対位置に応じた
重み付けを施した後加算した総合値で判定することもで
きる。
【００２７】以上の様にして、本実施の形態の階調変換
回路は動き検出部４にて入力されたディジタル画像信号
の動画部分と静止画部分を判別して、動画の時は誤差拡
散処理部２の出力がより強く、静止画の時はディザ処理
部３の出力がより強く反映されるようにして出力するの
で誤差拡散とディザ処理法の両方の長所を生かすことが
できる。
回路は動き検出部４にて入力されたディジタル画像信号
の動画部分と静止画部分を判別して、動画の時は誤差拡
散処理部２の出力がより強く、静止画の時はディザ処理
部３の出力がより強く反映されるようにして出力するの
で誤差拡散とディザ処理法の両方の長所を生かすことが
できる。
【００２８】次に本発明の第２の実施の形態の階調変換
回路を説明する。図４は本発明の第２の実施の形態の階
調変換回路の構成を示すブロック図である。本実施の形
態の階調変換回路はパソコン等の外部機器と接続され、
ディジタル画像信号が入力されるディジタル画像信号入
力端子１と、入力されたディジタル画像信号を誤差拡散
法により階調処理する誤差拡散処理部２と、入力された
ディジタル画像信号をディザ法により階調処理するディ
ザ処理部３と、入力されたディジタル画像信号を所定処
理領域毎に監視し、動画部分を検出する動き検出部４
と、動き検出部４からの出力信号を制御信号として誤差
拡散処理部２の出力信号とディザ処理部３の出力信号の
一方を選択して出力するセレクタ９と出力端子８を備え
る。
回路を説明する。図４は本発明の第２の実施の形態の階
調変換回路の構成を示すブロック図である。本実施の形
態の階調変換回路はパソコン等の外部機器と接続され、
ディジタル画像信号が入力されるディジタル画像信号入
力端子１と、入力されたディジタル画像信号を誤差拡散
法により階調処理する誤差拡散処理部２と、入力された
ディジタル画像信号をディザ法により階調処理するディ
ザ処理部３と、入力されたディジタル画像信号を所定処
理領域毎に監視し、動画部分を検出する動き検出部４
と、動き検出部４からの出力信号を制御信号として誤差
拡散処理部２の出力信号とディザ処理部３の出力信号の
一方を選択して出力するセレクタ９と出力端子８を備え
る。
【００２９】先述の第１の実施の形態の階調変換回路で
は、動き検出部４からの係数値αを基に誤差拡散処理部
２の出力信号とディザ処理部３の出力信号を合成出力し
ていたが、本実施の形態の階調制御回路では、セレクタ
９を用いて動画部分については誤差拡散処理部２の出力
を選択出力し、静止画部分についてはディザ処理部３の
出力を選択出力している。この様に本第２の実施の形態
の階調変換回路では係数αを用いないので、回路が簡単
になると共に、処理が高速化できる。
は、動き検出部４からの係数値αを基に誤差拡散処理部
２の出力信号とディザ処理部３の出力信号を合成出力し
ていたが、本実施の形態の階調制御回路では、セレクタ
９を用いて動画部分については誤差拡散処理部２の出力
を選択出力し、静止画部分についてはディザ処理部３の
出力を選択出力している。この様に本第２の実施の形態
の階調変換回路では係数αを用いないので、回路が簡単
になると共に、処理が高速化できる。
【００３０】次に本発明の第１、第２の実施の形態の階
調変換回路を応用したディスプレイの構成を説明する。
図５はディジタル入力付きのドットマトリクス表示装置
の構成を示すブロック図である。ドットマトリクス表示
装置としては、液晶表示装置やプラズマディスプレイ装
置が揚げられるが、これ以外にもこれらを組み合わせ
た、プラズマアドレス方式の液晶表示装置や、ＥＬ表示
装置など各種装置においても本発明を適用できる。本実
施の形態では便宜上液晶表示装置を例に説明する。
調変換回路を応用したディスプレイの構成を説明する。
図５はディジタル入力付きのドットマトリクス表示装置
の構成を示すブロック図である。ドットマトリクス表示
装置としては、液晶表示装置やプラズマディスプレイ装
置が揚げられるが、これ以外にもこれらを組み合わせ
た、プラズマアドレス方式の液晶表示装置や、ＥＬ表示
装置など各種装置においても本発明を適用できる。本実
施の形態では便宜上液晶表示装置を例に説明する。
【００３１】図５のドットマトリクス表示装置はディジ
タル入力端子１に接続された入力インタフェース部４１
とディスプレイ部４２から構成される。入力インタフェ
ース部４１は基本的に第１、第２の実施の形態で示した
階調変換回路を用いることができる。図５では第１の実
施の形態の階調変換回路を採用している。ディスプレイ
部４２は入力インタフェース部４１からの画像データを
入力信号とするマトリクス駆動回路４３と、ドットマト
リクス表示部４４を備える。この他に、走査クロック発
生回路、バックライト照明等の他の回路が必要とされる
場合も有るが、本発明の主要部ではないため記載を省略
する。
タル入力端子１に接続された入力インタフェース部４１
とディスプレイ部４２から構成される。入力インタフェ
ース部４１は基本的に第１、第２の実施の形態で示した
階調変換回路を用いることができる。図５では第１の実
施の形態の階調変換回路を採用している。ディスプレイ
部４２は入力インタフェース部４１からの画像データを
入力信号とするマトリクス駆動回路４３と、ドットマト
リクス表示部４４を備える。この他に、走査クロック発
生回路、バックライト照明等の他の回路が必要とされる
場合も有るが、本発明の主要部ではないため記載を省略
する。
【００３２】ドットマトリクス表示部４４は例えば横４
００ドット×縦２００ドットのマトリクスで構成され
る。ＴＦＴ液晶表示装置の場合、このマトリクスの各交
点にはトランジスタが配置されている。マトリクス駆動
回路４３は入力インタフェース部４１からの画像データ
を１ライン分づつ取り込み１ライン期間保持する。ドッ
トマトリクス表示部４４の垂直方向（１ライン）の書き
込みタイミングに従ってドットマトリクス表示部４４の
各ラインに書き込まれる。
００ドット×縦２００ドットのマトリクスで構成され
る。ＴＦＴ液晶表示装置の場合、このマトリクスの各交
点にはトランジスタが配置されている。マトリクス駆動
回路４３は入力インタフェース部４１からの画像データ
を１ライン分づつ取り込み１ライン期間保持する。ドッ
トマトリクス表示部４４の垂直方向（１ライン）の書き
込みタイミングに従ってドットマトリクス表示部４４の
各ラインに書き込まれる。
【００３３】入力インタフェース部４１の誤差拡散処理
部２及びディザ処理部３は、ディスプレイ部４２の階調
数に合わせる様にその階調数が決定されている。即ち誤
差拡散処理部２では閾値発生回路２３の閾値の個数がデ
ィスプレイ部４２の階調数に合わせて決定され、ディザ
処理部３のディザマトリクスのパターンがディスプレイ
部４２の階調数に合わせて決定される。
部２及びディザ処理部３は、ディスプレイ部４２の階調
数に合わせる様にその階調数が決定されている。即ち誤
差拡散処理部２では閾値発生回路２３の閾値の個数がデ
ィスプレイ部４２の階調数に合わせて決定され、ディザ
処理部３のディザマトリクスのパターンがディスプレイ
部４２の階調数に合わせて決定される。
【００３４】以上のように本実施の形態のドットマトリ
クス表示装置では、ディジタル入力端子１に入力された
ディジタル信号の階調を内部ドットマトリクス表示部４
４の階調に合わせて変換する時に静止画部分と動画部分
でそれぞれ長所を有する誤差拡散処理及びディザ処理を
切り替えて使用しているので静止画でも動画でもノイズ
等の少ない表示が行える。
クス表示装置では、ディジタル入力端子１に入力された
ディジタル信号の階調を内部ドットマトリクス表示部４
４の階調に合わせて変換する時に静止画部分と動画部分
でそれぞれ長所を有する誤差拡散処理及びディザ処理を
切り替えて使用しているので静止画でも動画でもノイズ
等の少ない表示が行える。
【００３５】尚上記説明では、本発明の階調変換回路を
液晶表示装置、プラズマディスプレイ等の表示装置へ適
用した例を基に説明したが、本発明は表示装置のみなら
ず、他の階調数の異なる２つの機器のインタフェースと
して広く用いることができる。
液晶表示装置、プラズマディスプレイ等の表示装置へ適
用した例を基に説明したが、本発明は表示装置のみなら
ず、他の階調数の異なる２つの機器のインタフェースと
して広く用いることができる。
【００３６】
【発明の効果】以上説明したように本発明によれば、誤
差拡散法とディザ法のそれぞれの長所を生かし、動画、
静止画の両方できれいな階調画像が得られる階調変換回
路および画像表示装置を得ることができる。
差拡散法とディザ法のそれぞれの長所を生かし、動画、
静止画の両方できれいな階調画像が得られる階調変換回
路および画像表示装置を得ることができる。
【図１】図１は本発明の第１の実施の形態の階調変換回
路を示すブロック図である。
路を示すブロック図である。
【図２】図２は本発明の第１の実施の形態の階調変換回
路の誤差拡散処理部２の構成例を示すブロック図であ
る。
路の誤差拡散処理部２の構成例を示すブロック図であ
る。
【図３】図３は動き検出回路の例を示すブロック図であ
る。
る。
【図４】図４は本発明の第２の実施の形態の階調変換回
路を示すブロック図である。
路を示すブロック図である。
【図５】図５は本発明の第１、第２の実施の形態の階調
変換回路を応用したディスプレイの構成を示すブロック
図である。
変換回路を応用したディスプレイの構成を示すブロック
図である。
１：ディジタル画像信号入力端子 ２：誤差拡散処理部 ３：ディザ処理部 ４：動き検出部４ ５，６：係数器５ ７：加算器 ８：出力端子 ４１：入力インタフェース部 ４２：ディスプレイ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 5/36 ５２０Ａ 5/36 ５２０ ５２０Ｃ Ｈ０４Ｎ 5/66 Ａ Ｈ０４Ｎ 5/66 Ｇ０６Ｆ 15/68 ３２０Ａ Ｆターム(参考） 5B057 CA08 CA12 CA16 CB07 CB12 CB16 CC02 CE06 CE08 CE13 CH09 CH11 DA08 DB02 DB09 DC32 5C006 AA01 AA02 AA11 AA13 AB03 AC02 AC21 AF01 AF19 AF45 AF46 BB11 BC12 BC16 BF02 BF24 BF28 FA31 FA56 5C058 AA06 AA11 BA13 BA33 BA35 BB12 BB13 BB14 BB25 5C080 AA05 AA10 BB05 DD01 DD12 EE29 FF09 GG09 GG12 JJ01 JJ02 5C082 AA01 BA12 BA36 BA39 BA41 BB15 BD09 CA11 CA21 CA81 CB01 DA51 MM07 MM10
Claims (12)
- 【請求項１】第１の多値デジタル画像信号を異なる階調
を有する第２の多値デジタル画像信号に変換するディジ
タル階調変換回路において、 入力された第１の多値デジタル画像信号の動画部分と静
止画部分を判別する動き検出手段と、 前記入力された第１の多値デジタル画像信号に対してデ
ィザ処理を行うディザ処理手段と、 前記入力された第１の多値デジタル画像信号に対して誤
差拡散処理を行う誤差拡散処理手段と、 前記動き検出手段の判別結果に基づいて前記ディザ処理
手段の出力と前記誤差拡散処理手段の出力から前記第２
のたちデジタル画像信号を生成して出力する画像信号生
成手段とを備えたことを特徴とする階調変換回路。 - 【請求項２】請求項１に記載の階調変換回路において、
前記動き検出手段は、判別結果に基づいて第１の値と第
２の値を出力し、前記画像信号生成手段は、前記第１の
値と第２の値に基づいて前記ディザ処理手段の出力と前
記誤差拡散処理手段の出力を合成して出力することを特
徴とする階調変換回路。 - 【請求項３】請求項１に記載の階調変換回路において、
前記第１の値は０と１の間の値であり、前記第２の値は
０と１の間の値であり、前記第１の値と前記第２の値の
和は１であることを特徴とする階調変換回路。 - 【請求項４】請求項１に記載の階調変換回路において、
前記画像信号生成手段は前記ディザ処理手段の出力と前
記誤差拡散処理手段の出力の一方を選択的に出力するセ
レクタであることを特徴とする階調変換回路。 - 【請求項５】請求項１乃至４のいずれかに記載の階調変
換回路において、前記動き検出手段は、 入力された多値デジタル画像信号の少なくとも２フィー
ルドもしくは２フレームの画像を交互に記憶する第１、
第２の記憶手段と、 前記第１、第２の記憶手段に記憶された画像の所定領域
毎の差分を取ることにより動画部分を検出する誤差検出
手段を備えることを特徴とする階調変換回路。 - 【請求項６】請求項１乃至５のいずれかに記載の階調変
換回路において、前記画像信号合成手段は動画部分につ
いては前記誤差拡散処理手段の出力を優先させ、静止画
部分については前記ディザ処理手段の出力と優先させて
出力することを特徴とする階調変換回路。 - 【請求項７】画像を表示するディスプレイ部と、 入力された第１の多値デジタル画像信号の動画部分と静
止画部分を判別する動き検出手段と、 前記第１の多値デジタル画像信号に対して前記ディスプ
レイ部の階調に合わせてディザ処理を行うディザ処理手
段と、 前記第１の多値デジタル画像信号に対して前記ディスプ
レイ部の階調に合わせて誤差拡散処理を行う誤差拡散処
理手段と、 前記動き検出手段の判別結果に基づいて前記ディザ処理
手段の出力と前記誤差拡散処理手段の出力から第２の多
値デジタル画像信号を生成して前記ディスプレイ部に出
力する画像信号生成手段とを備えたことを特徴とする画
像表示装置。 - 【請求項８】請求項７に記載の画像表示装置において、
前記動き検出手段は、判別結果に基づいて配分比率を出
力し、前記画像信号生成手段は前記配分比率に基づいて
前記ディザ処理手段の出力と前記誤差拡散処理手段の出
力から第２の多値デジタル画像信号を合成して前記ディ
スプレイ部に出力することを特徴とする画像表示装置。 - 【請求項９】請求項８に記載の画像表示装置において、
前記配分比率は０：１もしくは１：０の配分比率である
ことを特徴とする画像表示装置。 - 【請求項１０】請求項６に記載の画像表示装置におい
て、前記画像信号合成手段は前記ディザ処理手段の出力
と前記誤差拡散処理手段の出力の一方を選択的に出力す
るセレクタであることを特徴とする画像表示装置。 - 【請求項１１】請求項７乃至１０にいずれかに記載の画
像表示装置において、前記動き検出手段は入力された多
値デジタル画像信号の少なくとも２フィールドもしくは
２フレームの画像を交互に記憶する第１、第２の記憶手
段と、 前記第１、第２の記憶手段に記憶された画像の所定領域
毎の差分を取ることにより動画部分を検出する誤差検出
手段を備えることを特徴とする画像表示装置。 - 【請求項１２】請求項７乃至１１のいずれかに記載の画
像表示装置において、前記画像信号生成手段は動画部分
については前記誤差拡散処理手段の出力を優先させ、静
止画部分については前記ディザ処理手段の出力と優先さ
せて出力することを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32962098A JP3255358B2 (ja) | 1998-11-19 | 1998-11-19 | 階調変換回路および画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32962098A JP3255358B2 (ja) | 1998-11-19 | 1998-11-19 | 階調変換回路および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000155561A true JP2000155561A (ja) | 2000-06-06 |
| JP3255358B2 JP3255358B2 (ja) | 2002-02-12 |
Family
ID=18223397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32962098A Expired - Fee Related JP3255358B2 (ja) | 1998-11-19 | 1998-11-19 | 階調変換回路および画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255358B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002084415A (ja) * | 2000-07-13 | 2002-03-22 | Eastman Kodak Co | 適応的メッセージ埋め込み誤差拡散方法 |
| JP2003076341A (ja) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | シーケンシャル・カラー・ディスプレイ装置 |
| KR100420789B1 (ko) * | 2001-07-11 | 2004-03-02 | 학교법인 인하학원 | 플라즈마 디스플레이(ｐｄｐ)에서의 계조 표현을 위한디더링 방법 및 그 시스템 |
| JP2004341356A (ja) * | 2003-05-16 | 2004-12-02 | Nec Plasma Display Corp | 信号処理方法、画像表示方法、及び画像表示装置 |
| JP2005106888A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 誤差拡散装置、誤差拡散方法および表示装置 |
| KR100501299B1 (ko) * | 2002-05-07 | 2005-07-18 | 주식회사 대우일렉트로닉스 | 랜덤한 디더 패턴을 이용한 디더링 장치 |
| WO2006022264A1 (ja) * | 2004-08-24 | 2006-03-02 | Fujitsu Hitachi Plasma Display Limited | 画像表示装置およびその駆動方法 |
| US7084848B2 (en) | 2000-10-31 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd | Liquid crystal display device, electroluminescent display device, method of driving the devices, and method of evaluating subpixel arrangement patterns |
| WO2007135822A1 (ja) * | 2006-05-23 | 2007-11-29 | Panasonic Corporation | 画像処理装置、画像処理方法、プログラム、記録媒体および集積回路 |
| CN100385913C (zh) * | 2004-04-09 | 2008-04-30 | 三星电子株式会社 | 显示设备及其控制方法 |
| US20100171988A1 (en) * | 2009-01-06 | 2010-07-08 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
| JP2010245899A (ja) * | 2009-04-07 | 2010-10-28 | Canon Inc | 画像処理装置及び画像処理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5076355B2 (ja) * | 2006-04-25 | 2012-11-21 | ソニー株式会社 | 画像表示装置、画像表示方法 |
-
1998
- 1998-11-19 JP JP32962098A patent/JP3255358B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002084415A (ja) * | 2000-07-13 | 2002-03-22 | Eastman Kodak Co | 適応的メッセージ埋め込み誤差拡散方法 |
| US7084848B2 (en) | 2000-10-31 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd | Liquid crystal display device, electroluminescent display device, method of driving the devices, and method of evaluating subpixel arrangement patterns |
| KR100420789B1 (ko) * | 2001-07-11 | 2004-03-02 | 학교법인 인하학원 | 플라즈마 디스플레이(ｐｄｐ)에서의 계조 표현을 위한디더링 방법 및 그 시스템 |
| JP2003076341A (ja) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | シーケンシャル・カラー・ディスプレイ装置 |
| KR100501299B1 (ko) * | 2002-05-07 | 2005-07-18 | 주식회사 대우일렉트로닉스 | 랜덤한 디더 패턴을 이용한 디더링 장치 |
| JP2004341356A (ja) * | 2003-05-16 | 2004-12-02 | Nec Plasma Display Corp | 信号処理方法、画像表示方法、及び画像表示装置 |
| JP4504651B2 (ja) * | 2003-09-29 | 2010-07-14 | パナソニック株式会社 | 誤差拡散装置、誤差拡散方法および表示装置 |
| JP2005106888A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 誤差拡散装置、誤差拡散方法および表示装置 |
| CN100385913C (zh) * | 2004-04-09 | 2008-04-30 | 三星电子株式会社 | 显示设备及其控制方法 |
| US7956874B2 (en) | 2004-04-09 | 2011-06-07 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
| WO2006022264A1 (ja) * | 2004-08-24 | 2006-03-02 | Fujitsu Hitachi Plasma Display Limited | 画像表示装置およびその駆動方法 |
| KR100825355B1 (ko) * | 2004-08-24 | 2008-04-29 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 화상 표시 장치 및 그 구동 방법 |
| WO2007135822A1 (ja) * | 2006-05-23 | 2007-11-29 | Panasonic Corporation | 画像処理装置、画像処理方法、プログラム、記録媒体および集積回路 |
| US8063994B2 (en) | 2006-05-23 | 2011-11-22 | Panasonic Corporation | Image processing device, image processing method, program, recording medium and integrated circuit |
| JP4912398B2 (ja) * | 2006-05-23 | 2012-04-11 | パナソニック株式会社 | 画像処理装置、画像処理方法、プログラム、記録媒体および集積回路 |
| US20100171988A1 (en) * | 2009-01-06 | 2010-07-08 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
| JP2010161504A (ja) * | 2009-01-06 | 2010-07-22 | Canon Inc | 画像処理装置、画像処理方法、コンピュータプログラム及びコンピュータ可読記憶媒体 |
| US8422080B2 (en) | 2009-01-06 | 2013-04-16 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method in which composite tone pixel data is provided based on tone pixel data generated by error diffusion processing and dither processing |
| JP2010245899A (ja) * | 2009-04-07 | 2010-10-28 | Canon Inc | 画像処理装置及び画像処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3255358B2 (ja) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0608053B1 (en) | Colour display system | |
| KR100853210B1 (ko) | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 | |
| US6593939B2 (en) | Image display device and driver circuit therefor | |
| JP3233895B2 (ja) | 表示装置およびその駆動方法 | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JP3359140B2 (ja) | ブロック並列誤差拡散方法と装置 | |
| EP1596353A2 (en) | Controller driver and display apparatus | |
| US5345554A (en) | Visual frame buffer architecture | |
| JP3255358B2 (ja) | 階調変換回路および画像表示装置 | |
| JPH0728995A (ja) | 範囲クリッピング方法及びその装置及び表示装置 | |
| US5739808A (en) | Display control method and apparatus | |
| KR20060041642A (ko) | 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 휴대용정보 기기, 제어 프로그램 및 컴퓨터 판독가능 기록 매체 | |
| EP1730722A1 (en) | Error accumulation dithering of image data | |
| CN101395655A (zh) | 图像处理器、显示设备、图像处理方法及程序 | |
| JP2001022342A (ja) | 画素数変換回路及びこれを用いた画像表示装置 | |
| US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
| US5907329A (en) | Display control apparatus, information processing apparatus, and control method | |
| US5585818A (en) | Display control unit and display control method | |
| JP2001228818A (ja) | 表示装置 | |
| JPH05108026A (ja) | 多階調表示装置 | |
| KR100339401B1 (ko) | 포맷 변환 장치 | |
| JPH03236097A (ja) | 画像表示方法および装置 | |
| KR100859507B1 (ko) | 디더링 장치 및 디더링 방법 | |
| JP2006222564A (ja) | 階調補間回路及び階調補間方法 | |
| AU673556B2 (en) | Colour display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011102 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |