JP2006222564A - 階調補間回路及び階調補間方法 - Google Patents
階調補間回路及び階調補間方法 Download PDFInfo
- Publication number
- JP2006222564A JP2006222564A JP2005032098A JP2005032098A JP2006222564A JP 2006222564 A JP2006222564 A JP 2006222564A JP 2005032098 A JP2005032098 A JP 2005032098A JP 2005032098 A JP2005032098 A JP 2005032098A JP 2006222564 A JP2006222564 A JP 2006222564A
- Authority
- JP
- Japan
- Prior art keywords
- boundary line
- gradation
- pixels
- pixel
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 109
- 238000013139 quantization Methods 0.000 abstract description 12
- 230000015654 memory Effects 0.000 description 54
- 238000001514 detection method Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 102100025764 Transmembrane protein 163 Human genes 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G06T5/94—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
Abstract
【課題】映像信号の量子化の粗さに起因して表示画像中のグラデーション領域等に生じる縞模様の境界線(段差)を検出して縞模様を解消する階調補間回路を提供する。
【解決手段】 境界線をもつ画像信号を受け、所定の数式に応じて、境界線に平行な画素と垂直な画素とにより囲まれた領域の画像を、複数のフレームにて階調パタンを変化させることで境界線の前後の領域の画像の更に中間階調を表現するべく、画素値を再構成する階調補間回路。
【選択図】 図2
【解決手段】 境界線をもつ画像信号を受け、所定の数式に応じて、境界線に平行な画素と垂直な画素とにより囲まれた領域の画像を、複数のフレームにて階調パタンを変化させることで境界線の前後の領域の画像の更に中間階調を表現するべく、画素値を再構成する階調補間回路。
【選択図】 図2
Description
本発明は、映像信号をデジタル処理する映像信号処理装置に関し、特に表示画像中のグラデーション領域内に生じる縞模様の境界線を解消して自然な階調表現を可能とする階調補間回路及び階調補間方法に関する。
従来、主にパーソナルコンピュータ(以下、PCと略称する)の映像信号処理装置(通称、グラフィック・ボード)では、映像信号を階調8ビットで処理し、最終的に階調6ビットに変換し、減らした2ビットによっていわゆるディザ処理を施してディスプレイに出力することで、8ビット相当の階調表現を実現している。又、デジタル処理によるテレビジョン受像機(以下、TVと略称する)の映像信号処理装置では、映像信号を階調10ビットで処理し、最終的に階調8ビットに変換し、減らした2ビット分で、例えば魔方陣アルゴリズムと称するディザ(通称、FRC:フレーム・レート・コントロール)処理を施してディスプレイに出力することで、10ビット相当の階調表現を実現している。
しかしながら、上記のような従来の映像信号処理装置では、映像信号の量子化の粗さをディザ処理によって緩和しているものの、緩やかに階調が変化するグラデーション領域では、量子化ビットの切り替わり部分の段差が目立ち、縞模様となって表示されてしまう。
又、これに関連する従来技術として、特許文献1には、ボカシ処理を利用した画像処理であり、輪郭領域と非輪郭領域の間の階調を平均化フィルタでボカシ処理をしており、画像の輪郭について、これを除去する働きを示している。
特開2000−13607号公報。
しかし、上述した特許文献1の従来技術においては、映像信号中のグラデーション領域において、映像信号の量子化の粗さをボカシ処理により緩和しているものの、量子化ビットの荒さを起因とする、緩やかに階調が変化するグラデーション領域(平坦領域)では、量子化ビットの切り替わり部分の段差が目立ち、縞模様となって表示されてしまうという問題がある。
本発明の目的は、映像信号の量子化の粗さに起因して表示画像中のグラデーション領域等に生じる縞模様の境界線を検出し、縞模様を解消する階調補間回路及び階調補間方法を提供することにある。
本発明の一実施形態は、境界線をもつ画像信号を受け、所定の数式に応じて、前記境界線に平行な画素と垂直な画素とにより囲まれた領域の画像を、複数のフレームにて階調パタンを変化させることで、前記境界線の前後の領域の画像の更に中間階調を表現するべく、画素値を再構成することを特徴とする階調補間回路である。
上記した発明によれば、例えば、境界線をもつグラデーション領域等の画像信号を受けて、階調補間を行なうものである。ここでの、階調補間処理は、境界線を挟んだ平坦領域の画像を境界線を含む位置に配置し、境界線の前後の画像領域の画素値の更に中間階調を表現するために、境界線の左右の領域の画像領域の画素値を再構成するものである。このとき、複数フレームについて、階調パタンを変化させることで、境界線の前後の画像領域の画素値の更に中間階調を表現することが可能となる。これにより、映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出し、縞模様を解消することができる階調補間回路及び方法を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
ここで、図1は、本発明に係る階調処理回路の補間処理について説明するための概念図。
図2は、本発明に係る階調補間回路の構成の一例を示すブロック図、図3は、本発明に係る階調補間回路で行なわれる第1の階調補間処理の一例を示す説明図、図4は、同じく第2の階調補間処理の一例を示す説明図、図5は、同じく第3の階調補間処理の一例を示す説明図、図6は、同じく第4の階調補間処理の一例を示す説明図、図7は、同じく第5の階調補間処理の一例を示す説明図、図8は、同じく第6の階調補間処理の一例を示す説明図、図9は、同じく第7の階調補間処理の一例を示す説明図、図10は、同じく第8の階調補間処理の一例を示す説明図、図11は、同じく第9の階調補間処理の一例を示す説明図、図12は、同じく第10の階調補間処理の一例を示す説明図である。
<本発明に係る階調補間回路の構成の一例>
初めに、図1及び図2を参照して、本発明に係る階調補間回路の概要を説明する。今、図1に示すように、ディスプレイ装置の画面Dの中央部に、背景色に対して僅かに明るい楕円の縞が映し出されていた場合を想定する。明るさの違いは1階調(量子化8ビットの場合はダイナミックレンジの1/256)とすると、明るい所と暗い所の境界線の水平部分の信号を拡大すると、拡大部D1に示すような1階調の段差になっている。境界線部分の位置と明るさの傾斜は、図2の水平検出部A5及び垂直検出部A6の各傾斜検出機能により得られるものである。この境界線部分に対して、テレビ画面Dの例では、境界線部分で画面左から右に向かって暗い方に傾斜している。これに対して、フレーム単位で境界線の位置を左右に振るように、階調補間処理を施すものである。
初めに、図1及び図2を参照して、本発明に係る階調補間回路の概要を説明する。今、図1に示すように、ディスプレイ装置の画面Dの中央部に、背景色に対して僅かに明るい楕円の縞が映し出されていた場合を想定する。明るさの違いは1階調(量子化8ビットの場合はダイナミックレンジの1/256)とすると、明るい所と暗い所の境界線の水平部分の信号を拡大すると、拡大部D1に示すような1階調の段差になっている。境界線部分の位置と明るさの傾斜は、図2の水平検出部A5及び垂直検出部A6の各傾斜検出機能により得られるものである。この境界線部分に対して、テレビ画面Dの例では、境界線部分で画面左から右に向かって暗い方に傾斜している。これに対して、フレーム単位で境界線の位置を左右に振るように、階調補間処理を施すものである。
すなわち、図1の信号F0〜F5のタイミングチャートに示すように、原信号F0に対して、1フレーム目、2フレーム目、3フレーム目、4フレーム目の4フレーム周期で境界線の位置を左右に振るものである。これにより、ユーザがテレビ画面等を見た場合には、視覚的には4フレーム合成後の視覚的イメージとなり、1/4階調ずつの細かい階調表現がなされているように視覚的に感じるものである。この例の場合、信号処理が8ビットであるが、境界線付近では10ビットの表現が可能である。このような操作を水平方向、垂直方向の境界線部分全体に施すことにより、量子化によって発生した縞模様を目立たなくすることができる。
このための階調処理回路1の構成の一例が、図2に示されている。図2において、外部から与えられたRGB信号は、水平画素値比較回路A1、垂直画素値比較回路A2、1H遅延線A3、RGBフレームメモリ回路A4のそれぞれに入力される。
水平画素値比較回路A1では、隣り合う2画素の画素値について遂次比較を行う。水平検出回路A5は、比較回路A11の比較結果を用いて、水平平坦領域、水平境界線、水平傾斜のそれぞれを検出する。具体的には、比較回路A1で比較された画素値の差が一定範囲内にある領域を水平平坦領域(グラデーション領域)として検出し、この検出領域の水平方向の境界線を求める。そして、境界線前後の領域の画素値の差または変化の度合い(傾斜)が規定範囲内にある場合には、水平方向の境界線をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界線と判定する。
一方、垂直画素値比較回路A2では、RGB信号の直接入力と1H遅延されたRGB信号とを取り込んで垂直方向に並ぶ2画素の画素値について遂次比較を行う。垂直検出回路A6は、比較回路A2の比較結果を用いて、垂直平坦領域、垂直境界線、垂直傾斜のそれぞれを検出する。具体的には、比較回路A2で比較された画素値の差が一定範囲内にある領域を垂直平坦領域として検出し、この検出領域の垂直方向の境界線を求める。そして、境界線前後の画素値の差または変化の度合い(傾斜)が規定範囲内にある場合には、垂直方向の境界線をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界線と判定する。
上記RGBフレームメモリ回路A4は入力したRGB信号を1フレーム遅延することで、上記の比較・検出処理に要する時間を確保する。ここで1フレーム遅延されたRGB信号は、水平境界階調補間回路A7及び垂直境界階調補間回路A8を介して階調処理回路215から出力され、ビット変換回路216に送られる(図13、図14参照)。
ここで、上記水平境界階調補間回路A7は、上記水平検出回路A5で平坦領域内の境界線がグラデーション(平坦)領域内の段差(境界線)であると判定された場合に、その境界線前後で図1で示したような階調補間処理を施して、境界線部分の段差を目立たなくする。同様に、上記垂直境界階調補間回路A8は、上記垂直検出回路A6で平坦領域内の境界線がグラデーション領域内の段差であると判定された場合に、その境界線前後で図1で示したような階調補間処理を施して、境界線部分の縞模様を目立たなくさせるものである。
以上の処理により、グラデーション領域内に生じる縞模様の段差(境界線)を絵柄のよる境界線と区別して検出することができ、この境界線部分が目立たなくなるような階調補間処理を行うものである。
このような階調処理回路1は、PCに搭載したり、後述する映像信号処理装置、テレビジョン受信機等に応用することが可能であり、映像信号の量子化の粗さに起因して表示画像中のグラデーション領域内に生じる縞模様の段差を検出することができ、境界線部分の画素値の差、傾斜情報を取得することができるので、適切な階調補間を施して段差部分を目立たないようにすることができる。
尚、上記実施形態ではRGB信号で階調処理される場合について説明としたが、YUVの輝度信号、色差信号の段階で行っても同様の効果を得られることは言うまでもない。
なお、ここで、図2の水平境界階調補間部A7及び垂直境界階調補間部A8において、以下のような階調補間処理が行なわれるわけだが、水平境界階調補間部A7及び垂直境界階調補間部A8は、これらの階調補間処理のどれか一つを任意に行なうことが可能である。しかし、これらの複数を回路構成又はプログラム等として保有しており、例えば、水平検出回路A5や垂直検出回路A6の傾斜検出機能において検出した傾斜の程度に応じて、これらの実施形態のどれか一つを選択して所望の傾斜を実現することが好適である。しかしこの方法に限定されるものではなく、どれか一つの実施形態を用意することでも、フレーム単位の境界線の階調補正が可能となる。
(第1実施形態)
初めに、図3に示すような階調補間処理の第1実施形態の一例を示す。この処理は、図14の水平境界階調補間部A17又は垂直境界階調補間部A18においてなされるものである。ここで、2m−1≧nの関係をもつ整数m及び整数nを用いて表される場合、水平検出回路A15及び垂直検出回路A16が検出した境界線と平行な方向の2n画素と、この境界線に垂直な方向の2n画素で囲まれた画素領域を、境界線を含む位置に境界線と垂直な方向に(2m−1)個連続して配置し、それぞれの2n×2nの画素領域は、前記境界線の前後の画素値を用いてそれぞれ2mフレームで2m段階の階調表現ができるようにするものである。ここでは、境界線に接した画像領域の画素値の差に応じて、各画像領域の画素値を決定するものである。
初めに、図3に示すような階調補間処理の第1実施形態の一例を示す。この処理は、図14の水平境界階調補間部A17又は垂直境界階調補間部A18においてなされるものである。ここで、2m−1≧nの関係をもつ整数m及び整数nを用いて表される場合、水平検出回路A15及び垂直検出回路A16が検出した境界線と平行な方向の2n画素と、この境界線に垂直な方向の2n画素で囲まれた画素領域を、境界線を含む位置に境界線と垂直な方向に(2m−1)個連続して配置し、それぞれの2n×2nの画素領域は、前記境界線の前後の画素値を用いてそれぞれ2mフレームで2m段階の階調表現ができるようにするものである。ここでは、境界線に接した画像領域の画素値の差に応じて、各画像領域の画素値を決定するものである。
すなわち、n=1、m=1とした場合は、水平検出回路A15及び垂直検出回路A16が検出した境界線と平行な方向の2画素とこの境界線に垂直な方向の2画素で囲まれた画素領域を、境界線の前後の画素値を用いてそれぞれ2フレームで2段階の階調表現ができるようにするものである。ここでは、境界線に接した画像領域の画素値の差に応じて、各画像領域の画素値を決定するものである。
このように、この階調補間処理によって、2フレーム周期で階調パタンを変化させることにより、映像信号本来の階調性を超える2階調を表現することができるため、ユーザが画面を見た際の不自然な段差を解消することが可能となる。
(第2実施形態)
同様に、図4が示す第2実施形態においては、第1実施形態において、n=1、m=2とした場合の階調補正の例を示している。同様に、この方法では、4フレーム周期で階調パタンを変化させることにより4階調を表現することで、不自然な段差を解消することが可能となる。
同様に、図4が示す第2実施形態においては、第1実施形態において、n=1、m=2とした場合の階調補正の例を示している。同様に、この方法では、4フレーム周期で階調パタンを変化させることにより4階調を表現することで、不自然な段差を解消することが可能となる。
(第3実施形態)
同様に、図5が示す第3実施形態においては、第1実施形態において、n=2、m=1とした場合の階調補正の例を示している。同様に、この方法では、2フレーム周期で階調パタンを変化させることにより2階調を表現することで、不自然な段差を解消することが可能となる。
同様に、図5が示す第3実施形態においては、第1実施形態において、n=2、m=1とした場合の階調補正の例を示している。同様に、この方法では、2フレーム周期で階調パタンを変化させることにより2階調を表現することで、不自然な段差を解消することが可能となる。
(第4実施形態)
同様に、図6が示す第4実施形態においては、第1実施形態において、n=2、m=2とした場合の階調補正の例を示している。同様に、この方法では、4フレーム周期で階調パタンを変化させることにより4階調を表現することで、不自然な段差を解消することが可能となる。
同様に、図6が示す第4実施形態においては、第1実施形態において、n=2、m=2とした場合の階調補正の例を示している。同様に、この方法では、4フレーム周期で階調パタンを変化させることにより4階調を表現することで、不自然な段差を解消することが可能となる。
(第5実施形態)
次に、図7が示す第5実施形態において説明する。ここで、境界線と平行な方向の(2n+1)画素と境界線に垂直な方向の2n画素で囲まれた画素領域を、境界線を含む位置に配置し、(2n+1)×2nで囲まれた領域の画素値を境界線に平行な画素列が(2n+1)フレームで(2n+1)段階の階調表現ができるように、境界線に接した画像領域の画素値の差に応じて、各画像領域の画素値を決定することにより行なわれる階調補間処理である。
次に、図7が示す第5実施形態において説明する。ここで、境界線と平行な方向の(2n+1)画素と境界線に垂直な方向の2n画素で囲まれた画素領域を、境界線を含む位置に配置し、(2n+1)×2nで囲まれた領域の画素値を境界線に平行な画素列が(2n+1)フレームで(2n+1)段階の階調表現ができるように、境界線に接した画像領域の画素値の差に応じて、各画像領域の画素値を決定することにより行なわれる階調補間処理である。
すなわち、ここで、n=1とした場合、図7に示すように、境界線と平行な方向の3画素と境界線に垂直な方向の2画素で囲まれた画素領域を、境界線を含む位置に配置し、6画素で囲まれた領域の画素値を境界線に平行な画素列が3フレームで3段階の階調表現ができるように、境界線に接した画像領域の画素値の差に応じて、各画像領域の画素値を決定することにより行なわれる階調補正である。これにより、3フレーム周期で階調パタンを変化させることにより3階調を表現することができる。
(第6実施形態)
更に、図8が示す第6実施形態においては、第5実施形態の手法において、n=2とした場合の階調補間処理が示されている。ここでは、図8に示されるように、5フレーム周期で階調パタンを変化させることにより5階調を表現することができる。
更に、図8が示す第6実施形態においては、第5実施形態の手法において、n=2とした場合の階調補間処理が示されている。ここでは、図8に示されるように、5フレーム周期で階調パタンを変化させることにより5階調を表現することができる。
(第7実施形態)
次に、図9が示す第10実施形態について、説明する。ここで、境界線と平行な方向の(n+1)画素と境界線に垂直な方向のn画素で囲まれた画素領域を、境界線を含む位置に配置し、(n+1)×n画素で囲まれた領域の画素値を境界線に平行な画素列が(n+1)フレームで(n+1)階調表現ができるように、境界線の前後の画素値の差に応じて、各画像領域の画素値を決定するものである。ここで、n=1とすることにより、2フレーム周期で階調パタンを変化させることにより2階調の表現を行なうことができる。
次に、図9が示す第10実施形態について、説明する。ここで、境界線と平行な方向の(n+1)画素と境界線に垂直な方向のn画素で囲まれた画素領域を、境界線を含む位置に配置し、(n+1)×n画素で囲まれた領域の画素値を境界線に平行な画素列が(n+1)フレームで(n+1)階調表現ができるように、境界線の前後の画素値の差に応じて、各画像領域の画素値を決定するものである。ここで、n=1とすることにより、2フレーム周期で階調パタンを変化させることにより2階調の表現を行なうことができる。
できる。
(第8実施形態)
更に、図10が示す第8実施形態においては、第7実施形態の手法において、n=3とした場合の階調補間処理が示されている。ここでは、図10に示されるように、4フレーム周期で階調パタンを変化させることにより4階調を表現することができる。
更に、図10が示す第8実施形態においては、第7実施形態の手法において、n=3とした場合の階調補間処理が示されている。ここでは、図10に示されるように、4フレーム周期で階調パタンを変化させることにより4階調を表現することができる。
(第9実施形態)
更に、図11が示す第9実施形態においては、境界線と平行な方向の1画素と境界に垂直な方向のn画素とで囲まれた画素領域を境界を含む一に配置し、1×n画素で囲まれた領域の画素値を境界に平行な画素列が(n+1)フレームで(n+1)階調表現できるように境界の前後の画素値の差に応じて、各画素領域の画素値を決定するものである。ここで、n=1とした場合の階調補間処理が示されている。ここでは、図11に示されるように、2フレーム周期で階調パタンを変化させることにより2階調を表現することができる。
更に、図11が示す第9実施形態においては、境界線と平行な方向の1画素と境界に垂直な方向のn画素とで囲まれた画素領域を境界を含む一に配置し、1×n画素で囲まれた領域の画素値を境界に平行な画素列が(n+1)フレームで(n+1)階調表現できるように境界の前後の画素値の差に応じて、各画素領域の画素値を決定するものである。ここで、n=1とした場合の階調補間処理が示されている。ここでは、図11に示されるように、2フレーム周期で階調パタンを変化させることにより2階調を表現することができる。
(第10実施形態)
次に、図12が示す第10実施形態を説明する。ここで、第9実施形態の手法において、n=2とすることにより、図12に示すように、3フレーム周期で階調パタンを変化させ3階調を表現することが可能となる。
次に、図12が示す第10実施形態を説明する。ここで、第9実施形態の手法において、n=2とすることにより、図12に示すように、3フレーム周期で階調パタンを変化させ3階調を表現することが可能となる。
なお、上記に示してきた各実施形態は、明るさの階調が左から右に変化している場合について示しているが、明るさが右から左、上から下、下から上に変化している場合も同様に扱えることは言うまでもない。
又、各実施形態の画像配列における画素パタン例は、一例であり、複数フレームの平均値で所望の階調を表現できるパタンであれば同等の効果を得られることは言うまでもない。
このように、本発明の一実施形態にかかる階調補間処理を施すことにより、与えられた映像信号の階調性以上の階調表現が可能となるため、これにより、従来量子化の粗さに起因して発生していた縞模様を目立たない状態で画面等に表示させることが可能となる。
<映像信号処理装置の一実施形態>
次に、上述した図2に示すような本発明に係る階調補間回路1を、例えばTV放送受信対応PC等の映像信号処理装置に適用した場合について、図面を用いて詳細に説明する。
次に、上述した図2に示すような本発明に係る階調補間回路1を、例えばTV放送受信対応PC等の映像信号処理装置に適用した場合について、図面を用いて詳細に説明する。
(構成)
図13は、本発明が適用される、映像信号処理装置の一実施形態であるTV放送受信対応PCの全体構成を示すブロック図である。図13において、TV放送受信部11が示され、TV放送受信部11では、ユーザ指定のチャンネル番組を受信してTV信号を復調し、映像信号と音声信号を分離する。このうち映像信号はスイッチ12を介してビデオデコーダ13に送られる。尚、スイッチ12は、TV映像信号と他の映像再生機器(例えばDVDプレーヤ等)からの映像信号を選択するためのものである。
図13は、本発明が適用される、映像信号処理装置の一実施形態であるTV放送受信対応PCの全体構成を示すブロック図である。図13において、TV放送受信部11が示され、TV放送受信部11では、ユーザ指定のチャンネル番組を受信してTV信号を復調し、映像信号と音声信号を分離する。このうち映像信号はスイッチ12を介してビデオデコーダ13に送られる。尚、スイッチ12は、TV映像信号と他の映像再生機器(例えばDVDプレーヤ等)からの映像信号を選択するためのものである。
ビデオデコーダ13は、入力映像信号をベースバンド信号(YUV)に変換してデジタル化する。このとき、映像信号を8ビットで階調表現する。このデジタル映像信号はPCIバス14を介してサウスブリッジ15に送られる。このサウスブリッジ15は、ハードディスク装置(HDD)16、光ディスク装置(ODD)17等を収容し、これらの装置の記録媒体に制御命令に従って入力データの書き込み・読み出しを実行する。サウスブリッジ15はノースブリッジ18に接続されており、このノースブリッジ18はCPU(演算処理装置)19及びメインメモリ20によるソフトウェア処理によってサウスブリッジ15のデータ処理を制御する。すなわち、サウスブリッジ15に入力された映像信号は、ノースブリッジ18からの制御命令に基づいてノースブリッジ18に送られ、ソフトウェアによる画像処理が施された後、グラフィック処理部21に送られる。
このグラフィック処理部21に入力された映像信号は、正方スケーラ回路211でピクセル形状が整えられ、YUV/RGB変換回路212で信号形式が変換され、画質調整回路213で画質バランスが調整され、αブレンド/スケーラ回路214で画像サイズがディスプレイサイズに合わせて変更された後、本発明に係る階調処理回路215で適宜階調の補正が施される。この階調処理回路215から出力される映像信号は、ビット変換回路216でデータサイズが6ビットに変更され、D/A変換部22を経由してディスプレイ装置23に送られる。
すなわち、上記構成によるグラフィック処理部21では、従来と同様に、映像信号処理を8ビットで行い、出力のところで6ビットに変換するようにし、削減された2ビットにて出力映像信号に例えばディザを加えて、階調表現として8ビット相当としている。従って、擬似的ではあるが、実際に最大表現可能な階調はRGB各8ビット相当に留まる。このとき、量子化の粗さに起因して表示画像中のグラデーション領域内に縞模様の段差を生じる。そこで、本発明では、階調処理回路215において、表示画像中のグラデーション領域内に生じる縞模様の段差を検出し、この段差が目立たなくなるように適切な補正を施すようにしている。
図14は上記階調処理回路215の具体的な構成を示すブロック図である。この階調処理回路215は、図2に述べた階調処理回路1とほぼ同等のものである。尚、図14において、入力映像信号の信号形態はRGBの3種類であるが、ここでは説明を簡単にするため、あたかも一つの信号であるかのように説明を行うものとする。
図14において、αブレンド・スケーラ回路214から出力されたRGB信号は、水平画素値比較回路A11、垂直画素値比較回路A12、1H遅延線A13、RGBフレームメモリ回路A14のそれぞれに入力される。
水平画素値比較回路A11では、隣り合う2画素の画素値について遂次比較を行う。水平検出回路A15は、比較回路A11の比較結果を用いて、水平平坦領域、水平境界線、水平傾斜のそれぞれを検出する。具体的には、比較回路A11で比較された画素値の差が一定範囲内にある領域を水平平坦領域(グラデーション領域)として検出し、この検出領域の水平方向の境界線を求める。そして、境界線前後の画素値の差または変化の度合い(傾斜)が規定範囲内にある場合には、水平方向の境界線をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界線と判定する。
一方、垂直画素値比較回路A12では、RGB信号の直接入力と1H遅延されたRGB信号とを取り込んで垂直方向に並ぶ2画素の画素値について遂次比較を行う。垂直検出回路A16は、比較回路A12の比較結果を用いて、垂直平坦領域、垂直境界線、垂直傾斜のそれぞれを検出する。具体的には、比較回路A12で比較された画素値の差が一定範囲内にある領域を垂直平坦領域として検出し、この検出領域の垂直方向の境界線を求める。そして、境界線前後の画素値の差または変化の度合い(傾斜)が規定範囲内にある場合には、垂直方向の境界線をグラデーション領域内の段差と判定し、規定範囲から外れる場合には別領域の境界線と判定する。
上記RGBフレームメモリ回路A14は入力したRGB信号を1フレーム遅延することで、上記の比較・検出処理に要する時間を確保する。ここで1フレーム遅延されたRGB信号は、水平境界階調補間回路A17及び垂直境界階調補間回路A18を介して階調処理回路215から出力され、ビット変換回路216に送られる。
ここで、上記水平境界階調補間回路A17は、図2について先に詳述したように、上記水平検出回路A15で平坦領域内の境界線がグラデーション(平坦)領域内の段差(境界線)であると判定された場合に、その境界線前後で先に詳述した階調補間処理を施して、境界線部分の段差を目立たなくする。同様に、上記垂直境界階調補間回路A18は、上記垂直検出回路A16で平坦領域内の境界線がグラデーション領域内の段差であると判定された場合に、その境界線前後で先に詳述した階調補間処理を施して、境界線部分の縞模様を目立たなくさせるものである。
なお、図13の実施形態では、TV放送受信部をアナログ放送受信部として説明をしたが、デジタル放送に対しても同等の効果をえられることは言うまでもない。
以上の処理により、例えばTV放送受信対応PC等の映像信号処理装置に適用した場合においても同様に、グラデーション領域内に生じる縞模様の段差(境界線)を絵柄のよる境界線と区別して検出することができ、この境界線部分が目立たなくなるように後述するように階調補間処理を行うものである。
(平坦領域検出処理・境界線検出処理)
次に、本発明に係る階調処理方法における、平坦領域検出処理・境界線検出処理について、特にフローチャートを用いて詳述する。図15A〜図15Dは、それぞれ上記階調処理回路215の水平画素値比較回路A11、水平検出回路A15、垂直画素値比較回路A12、垂直検出回路A16による平坦領域検出処理・境界線検出処理をソフトウェア処理で実現する場合のアルゴリズムを示すフローチャートである。図15A及び図15Bは水平方向のグラデーション段差検出処理、図15C及び図15Dは垂直方向のグラデーション段差検出処理の実施例である。ここでは、条件としてRGBフレームメモリ回路A14に画像データが格納されているものとし、画像空間は水平X画素、垂直Y画素とする。又、表記の例として、“i,j”はそれぞれメモリの水平、垂直アドレスを示し、(i,j)はアドレス“i,j”の画素値を表し、sは階調ステップ数、メモリAは水平方向同一階調エリアの記憶メモリ、メモリBは下り水平方向境界線記憶メモリ、メモリCは上り方向境界線記憶メモリ、メモリDは垂直方向同一階調エリアの記憶メモリ、メモリEは下り垂直方向境界線記憶メモリ、メモリFは上り方向境界線記憶メモリを意図している。
次に、本発明に係る階調処理方法における、平坦領域検出処理・境界線検出処理について、特にフローチャートを用いて詳述する。図15A〜図15Dは、それぞれ上記階調処理回路215の水平画素値比較回路A11、水平検出回路A15、垂直画素値比較回路A12、垂直検出回路A16による平坦領域検出処理・境界線検出処理をソフトウェア処理で実現する場合のアルゴリズムを示すフローチャートである。図15A及び図15Bは水平方向のグラデーション段差検出処理、図15C及び図15Dは垂直方向のグラデーション段差検出処理の実施例である。ここでは、条件としてRGBフレームメモリ回路A14に画像データが格納されているものとし、画像空間は水平X画素、垂直Y画素とする。又、表記の例として、“i,j”はそれぞれメモリの水平、垂直アドレスを示し、(i,j)はアドレス“i,j”の画素値を表し、sは階調ステップ数、メモリAは水平方向同一階調エリアの記憶メモリ、メモリBは下り水平方向境界線記憶メモリ、メモリCは上り方向境界線記憶メモリ、メモリDは垂直方向同一階調エリアの記憶メモリ、メモリEは下り垂直方向境界線記憶メモリ、メモリFは上り方向境界線記憶メモリを意図している。
まず、水平方向のグラデーション段差検出処理について説明する。グラデーション段差検出とは、平坦領域(グラデーション領域)を検出し、更に、その中の段差(境界線)を検出するものである。
図15A及び図15Bにおいて、ステップSH11として画像取り込みがスタートすると、まずステップSH12では、フレーム画像の水平方向に隣接する2画素(i,j),(i+1,j)を取り込む。尚、スタート画素アドレスは“1,1”とする。続いて、ステップSH13では、(i,j)=(i+1,j)か否かを判断し、NOならばステップSH15に進み、YESならばステップSH14に進む。ステップSH14では、同一階調エリア検出用に確保してある画像空間と一致する水平X、垂直YのメモリAに対し、アドレス“i,j”と“i+1,j“の両方にbit=1を立てて、ステップSH15に進む。
ステップSH15では、(i,j)=(i+1,j)+sか否かを判断し、NOならばステップSH17に進み、YESならばステップSH16に進む。ステップSH16では、下り水平方向境界線検出用に確保してある画像空間と一致する水平X、垂直YのメモリBに対し、アドレス“i,j”にbit=1を立てて、ステップSH17に進む。
ステップSH17では、(i,j)=(i+1,j)−sか否かを判断し、NOならばステップSH19に進み、YESならばステップSH18に進む。ステップSH18では、上り水平方向境界線検出用に確保してある画像空間と一致する水平X、垂直YのメモリCに対し、アドレス“i,j”にbit=1を立てて、ステップSH19に進む。
ステップSH19では、i=Xに達したか否かを判断し、達していなければ(NO)、ステップSH20にて、iをインクリメントして次の水平画素取り込みのためのステップSH12に戻る。i=Xに達していれば(YES)、ステップSH21に移行してj=Yに達したか否かを判断し、達していなければ(NO)、ステップSH22にて、jをインクリメントして次の水平画素列取り込みのためのステップSH12に戻る。
上記ステップSH21でj=Yに達している場合には(YES)、ステップSH23に進む。ステップSH23では、メモリAにおいて、bit=1が連続しているかを調べる。続いてステップSH24ではbit=1がk個以上連続しているか否かを判断する。k個以上連続していれば(YES)、ステップSH26に進み、連続していない場合には(NO)、ステップSH25にて、メモリAのk個未満のビット列のbit=1をbit=0に置き換えてステップSH26に進む。
ステップSH26では、i=Xに達したか否かを判断し、達していなければ(NO)、ステップSH27にて、iをインクリメントして次のステップSH23に戻る。i=Xに達していれば(YES)、ステップSH28に移行してj=Yに達したか否かを判断し、達していなければ(NO)、ステップSH29にて、jをインクリメントして次の水平画素列に進んでステップSH23に戻る。
上記ステップSH28でj=Yに達している場合には(YES)、ステップSH30に進み、平坦なエリア領域と境界線アドレスが一致しているかを調べる。ここで、ステップSH31において、メモリBでbit=1が立っているアドレスに対してメモリAで同じアドレスに水平アドレス1を加えたアドレスでbit=1が立っているか否かを判断する。bit=1が立っていれば(YES)ステップSH33に進み、立っていなければ(NO)、ステップSH32にて、メモリBのbit=1をbit=0に置き換えてステップSH33に進む。ステップSH33では、メモリBで1が立っている全てのアドレスについてメモリAと比較したか否かを判断する。全て比較していない場合には(NO)ステップSH31に戻り、全て比較した場合には(YES)ステップSH34に進む。
ステップSH34では、メモリCでbit=1が立っているアドレスに対してメモリAで同じアドレスに水平アドレス1を加えたアドレスでbit=1が立っているか否かを判断する。bit=1が立っていれば(YES)ステップSH36に進み、立っていなければ(NO)、ステップSH35にて、メモリCのbit=1をbit=0に置き換えてステップSH36に進む。ステップSH36では、メモリCで1が立っている全てのアドレスについてメモリAと比較したか否かを判断する。全て比較していない場合には(NO)ステップSH34に戻り、全て比較した場合には(YES)ステップSH37に進む。
ステップSH37では、メモリB,Cの内容を水平境界階調補正回路A17に通知し、ステップSH38で次の画像を取り込んでステップSH12に戻る。これにより、第1実施形態乃至第10実施形態で詳述したような水平方向のグラデーション段差検出処理が完了する。
次に、垂直方向のグラデーション段差検出処理について説明する。同様に、垂直方向のグラデーション段差検出とは、フレーム画像を垂直方向に、平坦領域(グラデーション領域)を検出し、更に、その中の段差(境界線)を検出するものである。
図15C及び図15Dにおいて、ステップSV11として画像取り込みがスタートすると、まずステップSV12では、フレーム画像の垂直方向に隣接する2画素(i,j),(i,j+1)を取り込む。尚、スタート画素アドレスは“1,1”とする。続いて、ステップSV13では、(i,j)=(i,j+1)か否かを判断し、NOならばステップSV15に進み、YESならばステップSV14に進む。ステップSV14では、同一階調エリア検出用に確保してある画像空間と一致する水平X、垂直YのメモリDに対し、アドレス“i,j”と“i,j+1“の両方にbit=1を立てて、ステップSV15に進む。
ステップSV15では、(i,j)=(i,j+1)+sか否かを判断し、NOならばステップSV17に進み、YESならばステップSV16に進む。ステップSV16では、下り垂直方向境界検出用に確保してある画像空間と一致する水平X、垂直YのメモリEに対し、アドレス“i,j”にbit=1を立てて、ステップSV17に進む。
ステップSV17では、(i,j)=(i,j+1)−sか否かを判断し、NOならばステップSV19に進み、YESならばステップSV18に進む。ステップSV18では、上り垂直方向線検出用に確保してある画像空間と一致する水平X、垂直YのメモリFに対し、アドレス“i,j”にbit=1を立てて、ステップSV19に進む。
ステップSV19では、j=Yに達したか否かを判断し、達していなければ(NO)、ステップSV20にて、jをインクリメントして次の垂直水平画素取り込みのためのステップSV12に戻る。j=Yに達していれば(YES)、ステップSV21に移行してi=Xに達したか否かを判断し、達していなければ(NO)、ステップSV22にて、iをインクリメントして次の垂直画素列取り込みのためのステップSV12に戻る。
上記ステップSV21でi=Xに達している場合には(YES)、ステップSV23に進む。ステップSV23では、メモリDにおいて、bit=1が連続しているかを調べる。続いてステップSV24ではbit=1がk個以上連続しているか否かを判断する。k個以上連続していれば(YES)、ステップSV26に進み、連続していない場合には(NO)、ステップSV25にて、メモリDのk個未満のビット列のbit=1をbit=0に置き換えてステップSV26に進む。
ステップSV26では、j=Yに達したか否かを判断し、達していなければ(NO)、ステップSV27にて、jをインクリメントして次のステップSV23に戻る。j=Yに達していれば(YES)、ステップSV28に移行してi=Xに達したか否かを判断し、達していなければ(NO)、ステップSV29にて、iをインクリメントして次の垂直画素列に進んでステップSV23に戻る。
上記ステップSV28でi=Xに達している場合には(YES)、ステップSV30に進み、平坦なエリア領域と境界線アドレスが一致しているかを調べる。ここで、ステップSV31において、メモリEでbit=1が立っているアドレスに対してメモリDで同じアドレスに垂直アドレス1を加えたアドレスでbit=1が立っているか否かを判断する。bit=1が立っていれば(YES)ステップSV33に進み、立っていなければ(NO)、ステップSV32にて、メモリEのbit=1をbit=0に置き換えてステップSV33に進む。ステップSV33では、メモリEで1が立っている全てのアドレスについてメモリDと比較したか否かを判断する。全て比較していない場合には(NO)ステップSV31に戻り、全て比較した場合には(YES)ステップSV34に進む。
ステップSV34では、メモリFでbit=1が立っているアドレスに対してメモリDで同じアドレスに垂直アドレス1を加えたアドレスでbit=1が立っているか否かを判断する。bit=1が立っていれば(YES)ステップSV36に進み、立っていなければ(NO)、ステップSV35にて、メモリFのbit=1をbit=0に置き換えてステップSV36に進む。ステップSV36では、メモリFで1が立っている全てのアドレスについてメモリDと比較したか否かを判断する。全て比較していない場合には(NO)ステップSV34に戻り、全て比較した場合には(YES)ステップSV37に進む。
ステップSV37では、メモリE,Fの内容を垂直境界線階調補正回路A18に通知し、ステップSV38で次の画像を取り込んでステップSV12に戻る。これにより、第1実施形態乃至第10実施形態で詳述したような垂直方向のグラデーション段差検出処理が完了するものである。
<本発明が適用されるテレビジョン受像機の一例>
次に、本発明に係る階調補間処理をテレビジョン受像機にも適用した場合を図面を用いて説明する。図16に本発明をテレビジョン受像機に適用した場合の構成を示す。
次に、本発明に係る階調補間処理をテレビジョン受像機にも適用した場合を図面を用いて説明する。図16に本発明をテレビジョン受像機に適用した場合の構成を示す。
図16において、アナログ放送受信部31からの映像信号出力と映像信号ライン入力は、スイッチ32で任意に切り替えられてビデオデコーダ回路33でベースバンド信号(YUV)としてデジタル化されて、バックエンドプロセッサ34に送られる。一方、デジタル放送受信部35で受信されたデジタル放送信号も、MPEG2−TSデコーダ回路36で映像信号が復調された後、同じくバックエンドプロセッサ34に送られる。
バックエンドプロセッサ34に入ったそれぞれの映像信号は、スケーラ回路341で画像サイズが調整され、画質調整回路342で画質が調整され、YUV−RGB変換回路343でRGB信号に変換された後、本発明に係る階調処理回路344でグラデーション段差部分の補正が施される。最終的に、ビット変換・階調補正回路345で2ビット削減された後、FRC(フレームレートコントロール)によって階調が補正される。階調補正された信号はD/A変換部35でD/A変換された後、ディスプレイ部36に送られる。尚、上記階調処理回路344は、図17に示すように構成される。但し、図14に示した回路構成と同様であるので、ここでは図14と同一部分に同一符号を付して、その説明を省略する。
すなわち、上記構成によるテレビジョン受像機において、バックエンドプロセッサ34では、映像信号を10ビットで処理し、最終段で8ビットに変換して階調補正を施すようにしており、内部の階調の表現の最大値は10ビットが限界となっている。このようなプロセッサ34に対し、本発明に係る階調処理回路344を最終段のビット変換・階調補正回路345の前に配置し、グラデーション領域内の段差部分(境界線部分)を検出して、例えば図1乃至図12で詳述したような境界線部分での階調補間処理を行うものである。これにより、境界線部分では12ビット相当で表現され、グラデーション領域内の段差部分は目立たなくなり、視覚的に非常に滑らかなグラデーション表示を実現することができる。
尚、本実施形態においても、RGB信号で階調処理される場合についての説明としたが、YUV信号の段階で行っても同様の効果を得られることは言うまでもない。
又、本発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。又、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。更に、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
11…TV放送受信部、12…スイッチ、13…ビデオデコーダ、14…PCIバス、15…サウスブリッジ、16…ハードディスク装置(HDD)、17…光ディスク装置(ODD)、18…ノースブリッジ、19…CPU(演算処理装置)、20…メインメモリ、21…グラフィック処理部、211…正方スケーラ回路、212…YUV/RGB変換回路、213…画質調整回路、214…αブレンド/スケーラ回路、215…階調処理回路、216…ビット変換回路、22…D/A変換部、23…ディスプレイ装置、A11…水平画素値比較回路、A12…垂直画素値比較回路、A13…1H遅延線、A14…RGBフレームメモリ回路、A15…水平検出回路、A16…垂直検出回路、A17…水平境界階調補間回路、A18…垂直境界階調補間回路、31…アナログ放送受信部、32…スイッチ、33…ビデオデコーダ回路、34…バックエンドプロセッサ、35…デジタル放送受信部、36…MPEG2−TSデコーダ回路、341…スケーラ回路、342…画質調整回路、343…YUV−RGB変換回路、344…階調処理回路、345…ビット変換・階調補正回路、37…D/A変換部、38…ディスプレイ部。
Claims (16)
- 境界線をもつ画像信号を受け、所定の数式に応じて、前記境界線に平行な画素と垂直な画素とにより囲まれた領域の画像を、複数のフレームにて階調パタンを変化させることで前記境界線の前後の領域の画像の更に中間階調を表現するべく、画素値を再構成することを特徴とする階調補間回路。
- 前記所定の数式に応じた処理とは、2m−1≧nの関係をもつ整数m及び整数nを用いて表される場合、前記境界線と平行な方向の2n画素と前記境界線に垂直な方向の2n画素で囲まれた画素領域を、前記境界線を含む位置に前記境界線と垂直な方向に(2m−1)個連続して配置し、それぞれの2n×2nの画素領域は、前記境界線の前後の画素値を用いてそれぞれ2mフレームで2m段階の階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項1記載の階調補間回路。
- 前記所定の数式に応じた処理とは、前記境界線と平行な方向の(2n+1)画素と前記境界線に垂直な方向の2n画素で囲まれた画素領域を、前記境界線を含む位置に配置し、(2n+1)×2nで囲まれた領域の画素値を境界線に平行な画素列が(2n+1)フレームで(2n+1)段階の階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項1記載の階調補間回路。
- 前記所定の数式に応じた処理とは、前記境界線と平行な方向の(n+1)画素と前記境界線に垂直な方向のn画素で囲まれた画素領域を、前記境界線を含む位置に配置し、(n+1)×n画素で囲まれた領域の画素値を前記境界線に平行な画素列が(n+1)フレームで(n+1)階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項1記載の階調補間回路。
- 前記所定の数式に応じた処理とは、前記境界線と平行な方向の1画素と前記境界線に垂直な方向のn画素で囲まれた画素領域を、前記境界線を含む位置に配置し、1×n画素で囲まれた領域の画素値を前記境界線に平行な画素列が(n+1)フレームで(n+1)階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項1記載の階調補間回路。
- 前記所定の数式に応じた処理は、前記画像信号の水平方向に施され、更に、同一の画像信号の垂直方向に施されることを特徴とする請求項1記載の階調補間回路。
- 前記所定の数式に応じた処理は、前記画像信号の色信号であるR,G,Bについて、独立して行なわれることを特徴とする請求項1記載の階調補間回路。
- 前記所定の数式に応じた処理は、前記画像信号の輝度信号と色差信号について、独立して行なわれることを特徴とする請求項1記載の階調補間回路。
- 境界線をもつ画像信号を受け、所定の数式に応じて、前記境界線に平行な画素と垂直な画素とにより囲まれた領域の画像を、複数のフレームにて階調パタンを変化させることで前記境界線の前後の領域の画像の更に中間階調を表現するべく、画素値を再構成することを特徴とする階調補間方法。
- 前記所定の数式に応じた処理とは、2m−1≧nの関係をもつ整数m及び整数nを用いて表される場合、前記境界線と平行な方向の2n画素と前記境界線に垂直な方向の2n画素で囲まれた画素領域を、前記境界線を含む位置に前記境界線と垂直な方向に(2m−1)個連続して配置し、それぞれの2n×2nの画素領域は、前記境界線の前後の画素値を用いてそれぞれ2mフレームで2m段階の階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項9記載の階調補間方法。
- 前記所定の数式に応じた処理とは、前記境界線と平行な方向の(2n+1)画素と前記境界線に垂直な方向の2n画素で囲まれた画素領域を、前記境界線を含む位置に配置し、(2n+1)×2nで囲まれた領域の画素値を境界線に平行な画素列が(2n+1)フレームで(2n+1)段階の階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項9記載の階調補間方法。
- 前記所定の数式に応じた処理とは、前記境界線と平行な方向の(n+1)画素と前記境界線に垂直な方向のn画素で囲まれた画素領域を、前記境界線を含む位置に配置し、(n+1)×n画素で囲まれた領域の画素値を前記境界線に平行な画素列が(n+1)フレームで(n+1)階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項9記載の階調補間方法。
- 前記所定の数式に応じた処理とは、前記境界線と平行な方向の1画素と前記境界線に垂直な方向のn画素で囲まれた画素領域を、前記境界線を含む位置に配置し、1×n画素で囲まれた領域の画素値を前記境界線に平行な画素列が(n+1)フレームで(n+1)階調表現ができるように、前記画像領域のフレーム毎の画素値を再構成することを特徴とする請求項9記載の階調補間方法。
- 前記所定の数式に応じた処理は、前記画像信号の水平方向に施され、更に、同一の画像信号の垂直方向に施されることを特徴とする請求項9記載の階調補間方法。
- 前記所定の数式に応じた処理は、前記画像信号の色信号であるR,G,Bについて、独立して行なわれることを特徴とする請求項9記載の階調補間方法。
- 前記所定の数式に応じた処理は、前記画像信号の輝度信号と色差信号について、独立して行なわれることを特徴とする請求項9記載の階調補間方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005032098A JP2006222564A (ja) | 2005-02-08 | 2005-02-08 | 階調補間回路及び階調補間方法 |
EP06100501A EP1688882A2 (en) | 2005-02-08 | 2006-01-18 | Gradation interpolating circuit and gradation interpolating method |
US11/349,391 US20060176530A1 (en) | 2005-02-08 | 2006-02-07 | Gradation interpolating circuit and gradation interpolating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005032098A JP2006222564A (ja) | 2005-02-08 | 2005-02-08 | 階調補間回路及び階調補間方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006222564A true JP2006222564A (ja) | 2006-08-24 |
Family
ID=36384423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005032098A Pending JP2006222564A (ja) | 2005-02-08 | 2005-02-08 | 階調補間回路及び階調補間方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060176530A1 (ja) |
EP (1) | EP1688882A2 (ja) |
JP (1) | JP2006222564A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011133683A (ja) * | 2009-12-24 | 2011-07-07 | Samsung Electronics Co Ltd | 画像処理装置、画像処理方法、プログラム、および表示装置 |
US8290310B2 (en) | 2007-12-04 | 2012-10-16 | Sony Corporation | Image processing apparatus and method, program, and recording medium |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4712141A (en) * | 1985-03-30 | 1987-12-08 | Dainippon Screen Mfg. Co., Ltd. | Method and apparatus for interpolating image signals |
JPH10164370A (ja) * | 1996-11-27 | 1998-06-19 | Dainippon Screen Mfg Co Ltd | 画像の階調補間方法および装置並びに画像フィルタリング方法および画像フィルタ |
JP2000013607A (ja) | 1998-06-25 | 2000-01-14 | Dainippon Screen Mfg Co Ltd | ボカシ処理を利用した画像処理 |
-
2005
- 2005-02-08 JP JP2005032098A patent/JP2006222564A/ja active Pending
-
2006
- 2006-01-18 EP EP06100501A patent/EP1688882A2/en not_active Withdrawn
- 2006-02-07 US US11/349,391 patent/US20060176530A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8290310B2 (en) | 2007-12-04 | 2012-10-16 | Sony Corporation | Image processing apparatus and method, program, and recording medium |
JP2011133683A (ja) * | 2009-12-24 | 2011-07-07 | Samsung Electronics Co Ltd | 画像処理装置、画像処理方法、プログラム、および表示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1688882A2 (en) | 2006-08-09 |
US20060176530A1 (en) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221434B2 (ja) | 輪郭補正方法、画像処理装置及び表示装置 | |
JP4617085B2 (ja) | 画像表示装置および画像表示方法 | |
JPWO2007063771A1 (ja) | 画像処理装置、表示装置、画像処理方法及びプログラム | |
US20070216811A1 (en) | Apparatus and method for outputting image using a plurality of chroma-key colors | |
JP5089783B2 (ja) | 画像処理装置及びその制御方法 | |
US7511766B2 (en) | Video signal processing device and method for processing gradation step | |
JP2008009318A (ja) | 画像処理装置および画像処理方法 | |
JP2006228184A (ja) | 動的画像コントラスト処理装置 | |
JP3115176U (ja) | プラズマテレビジョンおよび画像表示装置 | |
JP4951487B2 (ja) | 映像処理装置及びそれを用いた映像表示装置 | |
US20060268174A1 (en) | Video signal processing apparatus and method of detecting a difference in gradation level | |
JP6739257B2 (ja) | 画像処理装置とその制御方法及びプログラム | |
JP2006222564A (ja) | 階調補間回路及び階調補間方法 | |
US8149334B2 (en) | PIP processing apparatus and method thereof | |
JP2006071938A (ja) | 自動画像補正回路 | |
JPH09219830A (ja) | 映像処理装置 | |
JP2010130643A (ja) | 画像処理装置および画像処理方法 | |
US20060114352A1 (en) | Picture output apparatus and picture output method | |
JP5237915B2 (ja) | 記録再生装置、表示装置 | |
JP5057053B2 (ja) | ガンマ切替装置および方法 | |
JPH1118108A (ja) | 映像信号処理装置及び映像信号処理方法 | |
US11749232B2 (en) | Image generation apparatus and image generation method | |
JP4460359B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
JP2000115720A (ja) | 走査線補間装置および走査線補間方法 | |
JP2011109245A (ja) | 画像処理装置及び画像処理方法 |