JPS6193492A - 表示修飾装置 - Google Patents
表示修飾装置Info
- Publication number
- JPS6193492A JPS6193492A JP59213276A JP21327684A JPS6193492A JP S6193492 A JPS6193492 A JP S6193492A JP 59213276 A JP59213276 A JP 59213276A JP 21327684 A JP21327684 A JP 21327684A JP S6193492 A JPS6193492 A JP S6193492A
- Authority
- JP
- Japan
- Prior art keywords
- color
- display
- modification
- memory
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、表示装置に関し、特に、カラー表示装置にお
いて、表示の修飾（プリンク、リバース。
いて、表示の修飾（プリンク、リバース。
高輝度表示等）を行なうための機構に関する。
表示すべき文字の文字コードをリフレッシュメモリに記
憶し、表示に際してキャラクタジェネレータによシ各文
字ごとにドツトパターンに変換スる型の表示装置におい
ては、ア） ＩＪビュート文字と呼ばれる制御コードを
用いて、表示修飾を行なうフィールドを指定する方法が
、従来から実用されている。 − 別の型の表示装置として、文字９図型等を画素単位に展
開した形で保持するビットマツプメモリを備え、このビ
ットマツプメモリの内容を順次反覆して読出して表示す
る、いわゆるビットマツプ方式のものが、特公昭５４−
３７９４３号公報に記載されているが、この型の装置に
前記アトリビュート文字による表示修飾方法をそのまま
適用することはできない。考えうる一つの方法は、各画
素ごとに表示修飾の有無あるいは修飾形態を指示する情
報を持たせることである。しかし、それにはビットマツ
プメモリのプレーン数をその分だけ増すことが必要であ
るため、装置が高価なものとなる。
憶し、表示に際してキャラクタジェネレータによシ各文
字ごとにドツトパターンに変換スる型の表示装置におい
ては、ア） ＩＪビュート文字と呼ばれる制御コードを
用いて、表示修飾を行なうフィールドを指定する方法が
、従来から実用されている。 − 別の型の表示装置として、文字９図型等を画素単位に展
開した形で保持するビットマツプメモリを備え、このビ
ットマツプメモリの内容を順次反覆して読出して表示す
る、いわゆるビットマツプ方式のものが、特公昭５４−
３７９４３号公報に記載されているが、この型の装置に
前記アトリビュート文字による表示修飾方法をそのまま
適用することはできない。考えうる一つの方法は、各画
素ごとに表示修飾の有無あるいは修飾形態を指示する情
報を持たせることである。しかし、それにはビットマツ
プメモリのプレーン数をその分だけ増すことが必要であ
るため、装置が高価なものとなる。
なるべく低価格で、しかも実用上充分な程度の表示修飾
能力を持つ装置が望まれる。
能力を持つ装置が望まれる。
本発明の目的は、小量のハードウェアによって豊富な表
示修飾能力を得ることにある。
示修飾能力を得ることにある。
一般に、カラー表示装置においては、各表示色にそれぞ
れの意味を持たせることが多い。そこで、本発明は、表
示修飾の指定を「色Ｊに対して行なうことを意図したも
のである。その実現めため、本発明は、ビットマツプメ
モリと、このビットマツプメモリの出力に基づいて検索
されて表示色制御情報を出力するカラーパレットメモリ
とヲ有スる、ビットマツプ式カラー表示装置において、
表示修飾が施されるべき色を指定する情報を保持する手
段を設け、この情報に基づき、各画素の表示に際して、
その色が表示修飾を指定された色であれば、所定の修飾
が行なわれるように表示部を制御する。
れの意味を持たせることが多い。そこで、本発明は、表
示修飾の指定を「色Ｊに対して行なうことを意図したも
のである。その実現めため、本発明は、ビットマツプメ
モリと、このビットマツプメモリの出力に基づいて検索
されて表示色制御情報を出力するカラーパレットメモリ
とヲ有スる、ビットマツプ式カラー表示装置において、
表示修飾が施されるべき色を指定する情報を保持する手
段を設け、この情報に基づき、各画素の表示に際して、
その色が表示修飾を指定された色であれば、所定の修飾
が行なわれるように表示部を制御する。
例エバ、カラーパレットメモリ中の各表示色制御情報に
修飾指定ビットを付加し、表示修飾を行なうべき色に対
応する修飾指定ビットを１１”にセットしておいて、こ
の表示色制御情報が読出されたならば、対応する表示を
予め定められた態様で修飾する。
修飾指定ビットを付加し、表示修飾を行なうべき色に対
応する修飾指定ビットを１１”にセットしておいて、こ
の表示色制御情報が読出されたならば、対応する表示を
予め定められた態様で修飾する。
別の形態として、表示修飾を施すべき色を表わｆ情報を
レジスタにセットしておき、それとカラーパレットメモ
リあるいはビットマツプメモリから読出された情報とが
一致したときに表示修飾を行なうようにしてもよい。
レジスタにセットしておき、それとカラーパレットメモ
リあるいはビットマツプメモリから読出された情報とが
一致したときに表示修飾を行なうようにしてもよい。
第１図は、本発明の一実施例を示す。表示すべき文字１
図形２画像等のデータは、プロセッサ１により画素デー
タ群に展開され、システムバス２を通ってビットマツプ
メモリ３に格納される。本実施例において、画素データ
は３ビツトからなるものとする。したがって、ビットマ
ツプメモリ３は３枚のプレーンからなり、各アドレスは
各画素に対応する。３ビツトの画素データは、”ｏｏｏ
″から”１１１”までの色コードを形成し、８種の色を
指定することができるので、それらに対応して、カラー
パレットメモリ（別称カラールックアップテーブル）４
は、０〜７番地に８種の表示色制御情報を保持し、ビッ
トマツプメモリ３から読出された各画素の色コードをア
ドレスとして読出しが行なわれる。カラーパレットメモ
リ４は、通常のＲＡＭでもよいし、レジスタ群でもよい
。表示色制御情報は、表示部における表示色を直接制御
する情報であって、本実施例では、赤（Ｒ）。
図形２画像等のデータは、プロセッサ１により画素デー
タ群に展開され、システムバス２を通ってビットマツプ
メモリ３に格納される。本実施例において、画素データ
は３ビツトからなるものとする。したがって、ビットマ
ツプメモリ３は３枚のプレーンからなり、各アドレスは
各画素に対応する。３ビツトの画素データは、”ｏｏｏ
″から”１１１”までの色コードを形成し、８種の色を
指定することができるので、それらに対応して、カラー
パレットメモリ（別称カラールックアップテーブル）４
は、０〜７番地に８種の表示色制御情報を保持し、ビッ
トマツプメモリ３から読出された各画素の色コードをア
ドレスとして読出しが行なわれる。カラーパレットメモ
リ４は、通常のＲＡＭでもよいし、レジスタ群でもよい
。表示色制御情報は、表示部における表示色を直接制御
する情報であって、本実施例では、赤（Ｒ）。
緑（Ｇ）、青（Ｂ）の各色成分に２ピツ゛トずつ、計６
ビツト（Ｒ，１，ＲＯ，Ｇｌ、ＧＯ，Ｂｌ。
ビツト（Ｒ，１，ＲＯ，Ｇｌ、ＧＯ，Ｂｌ。
ＢＯ）からなり、したがって、各色成分を４レベルの間
で制御する。
で制御する。
本実施例において、カラーパレットメモリ４の各番地に
は、更に、修飾色指定情報として、プリンクビットＢが
あり、このビットＢがａｌ”ならばその番地圧対応する
色の画素がプリンクを行ない、′ＯＮならばプリンクは
行なわれない。カラーパレットメモリ４の内容は、プロ
セッサ１により、システムバス２を経由して更新される
。セレクタ５は、表示期間中はビットマツプメモリ３の
“出力（色コード）を選択し、更新期間中はシステムパ
ス２上のアドレス情報を選択して、カラーノ（レットメ
モリ４のアドレス選択回路（図示省略）に供給する。例
えば、ＣＲＴの水平及び垂直帰線期間を前記の更新期間
として利用することができる。
は、更に、修飾色指定情報として、プリンクビットＢが
あり、このビットＢがａｌ”ならばその番地圧対応する
色の画素がプリンクを行ない、′ＯＮならばプリンクは
行なわれない。カラーパレットメモリ４の内容は、プロ
セッサ１により、システムバス２を経由して更新される
。セレクタ５は、表示期間中はビットマツプメモリ３の
“出力（色コード）を選択し、更新期間中はシステムパ
ス２上のアドレス情報を選択して、カラーノ（レットメ
モリ４のアドレス選択回路（図示省略）に供給する。例
えば、ＣＲＴの水平及び垂直帰線期間を前記の更新期間
として利用することができる。
プリンククロック発生器６は、プリ／り周期を規定する
低周波のパルス発生器であって、その出力は０几ゲート
８の一方の入力に与えられる。他方、カラーパレットメ
モリ４から読出されたプリンクビノトＢは、インバータ
７により反転されて、ＯＲゲート８の他方の入力に印加
される。したがって、０几ゲート８の出力は、プリンク
ビットＢがｔｔ ＩＩ＋ならばプリンククロック発生器
６の出力そのもので、一定周期でパ１”と０”が交代し
、プリンクビットＢがＩｔ ＯＪｊならば ｔｔ １ｊ
ｊに固定される。ＯＲゲート８の出力は、ＡＮＤＮ−ゲ
ート群おいてカラーパレットメモリ４からの表示色制御
情報の通過を制御する。ＡＮＤＮ−ゲート群出力は、従
、緑、青の各色成分ごとに、Ｄ／Ａ変換変換器群上０り
アナログ信号に変換された後、ＣＲＴＩＩに色制御信号
として供給される。
低周波のパルス発生器であって、その出力は０几ゲート
８の一方の入力に与えられる。他方、カラーパレットメ
モリ４から読出されたプリンクビノトＢは、インバータ
７により反転されて、ＯＲゲート８の他方の入力に印加
される。したがって、０几ゲート８の出力は、プリンク
ビットＢがｔｔ ＩＩ＋ならばプリンククロック発生器
６の出力そのもので、一定周期でパ１”と０”が交代し
、プリンクビットＢがＩｔ ＯＪｊならば ｔｔ １ｊ
ｊに固定される。ＯＲゲート８の出力は、ＡＮＤＮ−ゲ
ート群おいてカラーパレットメモリ４からの表示色制御
情報の通過を制御する。ＡＮＤＮ−ゲート群出力は、従
、緑、青の各色成分ごとに、Ｄ／Ａ変換変換器群上０り
アナログ信号に変換された後、ＣＲＴＩＩに色制御信号
として供給される。
カラーパレットメモリ４の更新期間中、プロセッサ１に
より、任意の１又は複数の番地におけるプリンクビット
Ｂを”１”にセットすることができる。表示期間中、Ｃ
ＲＴＩＩの走査に同期して、ビットマツプメモリ３から
相次ぐ画素の色コードが読出され、次いで、カラーパレ
ットメモリ４から、この色コードに対応するアドレスの
内容が読出される。そのときのプリンクビットＢが′０
＃ならば、０几ゲート８の出力は常時″１”であるから
、カラーパレットメモリ４からの表示色制御情報（几１
〜ＢＯ）は、そのままＡＮＤＮ−ゲート群通過してＤ／
Ａ変換変換器群上０給され、したがって、プリンクのな
い表示が行なわれる。しかし、プリンクビットＢが１ｎ
のときは、ＯＦＬゲート８の出力はプリンク周期で１″
′とＱＯ”が交代するから、Ｄ／Ａ変換変換器群上０給
される表示色制御情報（几１−ＢＯ）もそれと同一周期
で断続し、したがって、プリンクのある表示が行なわれ
る。このようにして、表示面上では、プリンクビットＢ
がａｔ １ ｐｇであるカラーパレットメモリ４の番地
に対応する色（ｌ又は複数）の画素からなる文字１図形
等が、プリンクを行なうことになる。
より、任意の１又は複数の番地におけるプリンクビット
Ｂを”１”にセットすることができる。表示期間中、Ｃ
ＲＴＩＩの走査に同期して、ビットマツプメモリ３から
相次ぐ画素の色コードが読出され、次いで、カラーパレ
ットメモリ４から、この色コードに対応するアドレスの
内容が読出される。そのときのプリンクビットＢが′０
＃ならば、０几ゲート８の出力は常時″１”であるから
、カラーパレットメモリ４からの表示色制御情報（几１
〜ＢＯ）は、そのままＡＮＤＮ−ゲート群通過してＤ／
Ａ変換変換器群上０給され、したがって、プリンクのな
い表示が行なわれる。しかし、プリンクビットＢが１ｎ
のときは、ＯＦＬゲート８の出力はプリンク周期で１″
′とＱＯ”が交代するから、Ｄ／Ａ変換変換器群上０給
される表示色制御情報（几１−ＢＯ）もそれと同一周期
で断続し、したがって、プリンクのある表示が行なわれ
る。このようにして、表示面上では、プリンクビットＢ
がａｔ １ ｐｇであるカラーパレットメモリ４の番地
に対応する色（ｌ又は複数）の画素からなる文字１図形
等が、プリンクを行なうことになる。
プリンクビットＢのような修飾色指定ビットを複数設け
て、各ビットがそれぞれの修飾形態を指示するように構
成することができる。第２図は、前述のプリンタピッ）
Ｂの他に、リバース表示を指示するリバースビット几と
、高輝度表示を指示する高輝度ビットＨを設けたもので
ある。ただし、プロセッサ１、システムパス２、ビット
マツプメモリ３及びセレクタ５からなる部分は、第１図
と同じであるから、図示は省略する。また、プリンクビ
ットＢ１プリンククロック発生器６、インバータ７．０
几ゲート８及びＡＮＤＮ−ゲート群、第１図のものと同
じであるから、それらの説明も省略する。
て、各ビットがそれぞれの修飾形態を指示するように構
成することができる。第２図は、前述のプリンタピッ）
Ｂの他に、リバース表示を指示するリバースビット几と
、高輝度表示を指示する高輝度ビットＨを設けたもので
ある。ただし、プロセッサ１、システムパス２、ビット
マツプメモリ３及びセレクタ５からなる部分は、第１図
と同じであるから、図示は省略する。また、プリンクビ
ットＢ１プリンククロック発生器６、インバータ７．０
几ゲート８及びＡＮＤＮ−ゲート群、第１図のものと同
じであるから、それらの説明も省略する。
カラーパレットメモリ４のある番地の内容が読出された
ときに、そのリバースピット几が１″′であると、それ
を一方の入力とする排他的０几ゲート群１２は、その他
方の入力であるＡＮＤＮ−ゲート群出力に対して否定回
路として機能する。
ときに、そのリバースピット几が１″′であると、それ
を一方の入力とする排他的０几ゲート群１２は、その他
方の入力であるＡＮＤＮ−ゲート群出力に対して否定回
路として機能する。
したがって、このときＤ／Ａ変換変換器群上０力は、カ
ラーパレットメモリ４の表示色制御情報Ｒ，１〜ＢＯの
パ１”と′０”を反転したものとなり、その結果、リバ
ース表示が行なわれる。しかし、リバースビットＲがパ
０”ならば、排他的ＯＲゲート群１２はＡＮＤＮ−ゲー
ト群出力をそのまま通過させるから、通常の表示が行な
われる。
ラーパレットメモリ４の表示色制御情報Ｒ，１〜ＢＯの
パ１”と′０”を反転したものとなり、その結果、リバ
ース表示が行なわれる。しかし、リバースビットＲがパ
０”ならば、排他的ＯＲゲート群１２はＡＮＤＮ−ゲー
ト群出力をそのまま通過させるから、通常の表示が行な
われる。
また、高輝度ビットＨが１１”であると、その出力はＤ
／Ａ変換変換器群上０えられで、その出力レベルを上げ
、その結果、高輝度表示が行なわれる。高輝度ビットＨ
が′０＃であれば、Ｄ／Ａ変換変換器群上０常のレベル
で動作し、通常輝度の表示が行なわれる。′ 第３図は、更に他の実施例として、修飾色指定情報を保
持するレジスタを設けた場合を示す。すなわち、プリン
ク色指定レジスタ１３は、プリンクを行なわせるべき色
に対応する表示色制御情報Ｒ１〜ＢＯを、プロセッサ１
から受けて、これを保持する。−数回路１４は、プリン
ク色指定レジスタＩＸの内容と、カラーパレットメモリ
４から読出される表示色制御情報を比較して、両者が一
致したときは°０”、一致しないときは′１″を、０几
ゲー ト８の一方の入力に与える。要するに、−数回路
１４からＯＲゲート８に与えられる情報は、第１図にお
いてインバータ７からＯＲ，ゲート８に与えられる情報
と等価である。第３図におけるその余の部分は、第１図
の対応部分と同一であシ、両図において同じ符号は同じ
構成要素を示す。
／Ａ変換変換器群上０えられで、その出力レベルを上げ
、その結果、高輝度表示が行なわれる。高輝度ビットＨ
が′０＃であれば、Ｄ／Ａ変換変換器群上０常のレベル
で動作し、通常輝度の表示が行なわれる。′ 第３図は、更に他の実施例として、修飾色指定情報を保
持するレジスタを設けた場合を示す。すなわち、プリン
ク色指定レジスタ１３は、プリンクを行なわせるべき色
に対応する表示色制御情報Ｒ１〜ＢＯを、プロセッサ１
から受けて、これを保持する。−数回路１４は、プリン
ク色指定レジスタＩＸの内容と、カラーパレットメモリ
４から読出される表示色制御情報を比較して、両者が一
致したときは°０”、一致しないときは′１″を、０几
ゲー ト８の一方の入力に与える。要するに、−数回路
１４からＯＲゲート８に与えられる情報は、第１図にお
いてインバータ７からＯＲ，ゲート８に与えられる情報
と等価である。第３図におけるその余の部分は、第１図
の対応部分と同一であシ、両図において同じ符号は同じ
構成要素を示す。
リバース表示、高輝度表示などの各修飾形態に対して、
それぞれの修飾色指定レジスタ１３が併設される。なお
、変型として、修飾色指定レジスタ１３に色コードをセ
ットし、それとビットマツプメモリ３の出力とを比較す
るようにしてもよい。
それぞれの修飾色指定レジスタ１３が併設される。なお
、変型として、修飾色指定レジスタ１３に色コードをセ
ットし、それとビットマツプメモリ３の出力とを比較す
るようにしてもよい。
本発明によれば、比較的小量のハードウェアによシ、実
用上充分な程度に豊富な表示修飾能力を得ることができ
る。
用上充分な程度に豊富な表示修飾能力を得ることができ
る。
第１図ないし第３図はそれぞれ本発明の異なる実施例の
ブロックダイヤグラムである。、３・・・ビットマツプ
メモリ、４・・・カラーパレットメモＩＪ、５・・・プ
リンククロック発生器、１０・・・Ｄ／Ａ変換器、１１
・・・ＣＲ，Ｔ、１３・・・プリンク色指定レジスタ、
１４・・・一致回路、Ｂ・・・プリンク指示ピッ１−１
Ｒ・・・リバース表示指示ビット、Ｈ・・・高輝度表示
指示ビット。
ブロックダイヤグラムである。、３・・・ビットマツプ
メモリ、４・・・カラーパレットメモＩＪ、５・・・プ
リンククロック発生器、１０・・・Ｄ／Ａ変換器、１１
・・・ＣＲ，Ｔ、１３・・・プリンク色指定レジスタ、
１４・・・一致回路、Ｂ・・・プリンク指示ピッ１−１
Ｒ・・・リバース表示指示ビット、Ｈ・・・高輝度表示
指示ビット。
Claims (1)
- 【特許請求の範囲】 １、各画素ごとに色を指定する色コードを保持し表示の
ために順次読出されるビットマップメモリと、各色コー
ドに対応してそれが指定する色の表示を実現するための
表示色制御情報を保持し前記ビットマップメモリからの
色コードに応じて読出されるカラーパレットメモリと、
前記カラーパレットメモリからの表示色制御情報に応答
する表示部とを有する表示装置において、表示修飾が施
されるべき色を指定する情報を保持する修飾色指定手段
と、前記修飾色指定手段の保持する情報に基づき表示修
飾が施されるべき色の画素の表示に際して前記表示部に
表示修飾信号を供給する回路とを備えることを特徴とす
る表示修飾装置。 ２、特許請求の範囲１において、その修飾色指定手段は
表示修飾を指示する情報を各色コードに対応して保持す
るカラーパレットメモリ中の領域であることを特徴とす
る表示修飾装置。 ３、特許請求の範囲１において、その修飾色指定手段は
表示修飾の対象となる色を表わす情報を保持するレジス
タであることを特徴とする表示修飾装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213276A JPS6193492A (ja) | 1984-10-13 | 1984-10-13 | 表示修飾装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213276A JPS6193492A (ja) | 1984-10-13 | 1984-10-13 | 表示修飾装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6193492A true JPS6193492A (ja) | 1986-05-12 |
Family
ID=16636423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59213276A Pending JPS6193492A (ja) | 1984-10-13 | 1984-10-13 | 表示修飾装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193492A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446756A (en) * | 1987-04-03 | 1989-02-21 | Dainippon Printing Co Ltd | Plain halftone film forming device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794791A (en) * | 1981-09-30 | 1982-06-12 | Hitachi Ltd | Color graphic display |
| JPS57169788A (en) * | 1981-04-10 | 1982-10-19 | Tokyo Shibaura Electric Co | Crt display device |
| JPS5876883A (ja) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | 画像表示装置 |
| JPS58184189A (ja) * | 1982-04-21 | 1983-10-27 | 株式会社サイラック | 色の変化によるブリンク方式 |
| JPS6125189A (ja) * | 1984-07-13 | 1986-02-04 | 富士通株式会社 | ビツトマツプ処理におけるブリンク制御方式 |
-
1984
- 1984-10-13 JP JP59213276A patent/JPS6193492A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57169788A (en) * | 1981-04-10 | 1982-10-19 | Tokyo Shibaura Electric Co | Crt display device |
| JPS5794791A (en) * | 1981-09-30 | 1982-06-12 | Hitachi Ltd | Color graphic display |
| JPS5876883A (ja) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | 画像表示装置 |
| JPS58184189A (ja) * | 1982-04-21 | 1983-10-27 | 株式会社サイラック | 色の変化によるブリンク方式 |
| JPS6125189A (ja) * | 1984-07-13 | 1986-02-04 | 富士通株式会社 | ビツトマツプ処理におけるブリンク制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446756A (en) * | 1987-04-03 | 1989-02-21 | Dainippon Printing Co Ltd | Plain halftone film forming device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712099A (en) | Color-signal converting circuit | |
| JP2667204B2 (ja) | 階調表示装置 | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| US5023603A (en) | Display control device | |
| FI80537B (fi) | Datorbildskaermssystem foer producering av faergtext och -grafik. | |
| JPH0222957B2 (ja) | ||
| JPS6055393A (ja) | カラー・グラフィック・システムとともに使用するカーソル発生装置 | |
| US4763118A (en) | Graphic display system for personal computer | |
| JPS6193492A (ja) | 表示修飾装置 | |
| JPS59140487A (ja) | 反転表示制御装置 | |
| JPH03168797A (ja) | 階調変換回路 | |
| JPH0327695A (ja) | ラスタテストパターンを表示するためのメモリ節約装置および方法 | |
| JPS61113092A (ja) | コンピユ−タ・デイスプレイ・システム | |
| JP2538654B2 (ja) | 表示書込装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS5852594B2 (ja) | 文字表示装置 | |
| JPH07274086A (ja) | 表示制御装置 | |
| SU932530A1 (ru) | Устройство дл отображени информации | |
| JPS6115191A (ja) | グラフイツク・デイスプレイ装置 | |
| JPS6285292A (ja) | カラ−デイスプレイ装置 | |
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JPH0121512B2 (ja) | ||
| JPS6252674A (ja) | 指定範囲画面表示色変更装置 | |
| JPS61112183A (ja) | 画像デ−タ連続表示方法 | |
| JPH02208692A (ja) | グラフィック表示装置 |