JPS6285292A - カラ−デイスプレイ装置 - Google Patents
カラ−デイスプレイ装置Info
- Publication number
- JPS6285292A JPS6285292A JP60225586A JP22558685A JPS6285292A JP S6285292 A JPS6285292 A JP S6285292A JP 60225586 A JP60225586 A JP 60225586A JP 22558685 A JP22558685 A JP 22558685A JP S6285292 A JPS6285292 A JP S6285292A
- Authority
- JP
- Japan
- Prior art keywords
- color
- blink
- color code
- bitmap memory
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はカラーディスプレイ装置に係り、特にブリンク
色指定可能なカラーディスプレイ装置に関する。
色指定可能なカラーディスプレイ装置に関する。
従来、カラーディスプレイ装置におけるブリンク表示は
１画素単位に色コードを記憶しているビットマツプメモ
リの各画素に対応したブリンクプレーンを更に一面用意
して、画素単位にブリンク範囲を指定する方式、あるい
は、色変換用パレットレジスタにブリンク指定ビットを
もち、色貼位にブリンク指定を行う方式がある。しかし
ながら、前者はブリンクプレーンを一画面分必要とする
ため高価となり、又、後者においては、ブリンク時の背
景色の指定がないため、前景色と無表示色あるいは固定
色との間でブリンクを行うことへなり、前景色が無表示
の場合あるいは固定色と同一色の場合には実質的にブリ
ンク不可となる欠点を有している。
１画素単位に色コードを記憶しているビットマツプメモ
リの各画素に対応したブリンクプレーンを更に一面用意
して、画素単位にブリンク範囲を指定する方式、あるい
は、色変換用パレットレジスタにブリンク指定ビットを
もち、色貼位にブリンク指定を行う方式がある。しかし
ながら、前者はブリンクプレーンを一画面分必要とする
ため高価となり、又、後者においては、ブリンク時の背
景色の指定がないため、前景色と無表示色あるいは固定
色との間でブリンクを行うことへなり、前景色が無表示
の場合あるいは固定色と同一色の場合には実質的にブリ
ンク不可となる欠点を有している。
なお、この種の従来技術としては特願昭５９−２１３２
７６号が挙げられる。
７６号が挙げられる。
本発明の目的は、ブリンクプレーンを必要とせず、しか
もブリンク色指定可能なカラーディスプレイ装置を提供
することにある。
もブリンク色指定可能なカラーディスプレイ装置を提供
することにある。
上記目的を達成するために、本発明は、画素単位に色コ
ードを記憶したビットマツプメモリのブリンク表示すべ
き色コードを指定し、ブリンク表示すべき色コードが該
ビットマツプメモリより読み出された場合、ビットマツ
プメモリの色コードと予め指定したブリンク背景色コー
ドをブリンク周期のタイミングで交互に出力してブリン
ク表示するものである。
ードを記憶したビットマツプメモリのブリンク表示すべ
き色コードを指定し、ブリンク表示すべき色コードが該
ビットマツプメモリより読み出された場合、ビットマツ
プメモリの色コードと予め指定したブリンク背景色コー
ドをブリンク周期のタイミングで交互に出力してブリン
ク表示するものである。
以下、本発明の一実施例を図面を用いて詳細に説明する
。
。
第１図は本発明の一実施例を示すブロック図である。ビ
ットマツプメモリ１は表示画面に対応し、その画素単位
に色コードを記憶している。本実施例では、ビットマツ
プメモリ１は３面あり、色コードは３ビツトで構成され
るとする。すなわち、１画素は３ビツトで構成され、（
０００）、から（１１，１，）’、までの８種の色コー
ドを持っている。
ットマツプメモリ１は表示画面に対応し、その画素単位
に色コードを記憶している。本実施例では、ビットマツ
プメモリ１は３面あり、色コードは３ビツトで構成され
るとする。すなわち、１画素は３ビツトで構成され、（
０００）、から（１１，１，）’、までの８種の色コー
ドを持っている。
一方、カラーパレットメモリは本実施例においては、各
番地は赤、緑、青、各々２ビツトの計６ビツト（赤はＲ
１，ＢＯ１緑はＧｌ、Ｇｏ、青はＢ１、ＢＯ）から成り
、基本的にはビットマツプメモリ１からの（０００）、
から（１１１）、をアドレス入力とした８番地から構成
されている。
番地は赤、緑、青、各々２ビツトの計６ビツト（赤はＲ
１，ＢＯ１緑はＧｌ、Ｇｏ、青はＢ１、ＢＯ）から成り
、基本的にはビットマツプメモリ１からの（０００）、
から（１１１）、をアドレス入力とした８番地から構成
されている。
ビットマツプメモリ１の内容は１図示しないマイクロプ
ロセッサ等により、文字、図形等が画素を単位として展
開され格納される。又、カラーパレットメモリ８の内容
も図示しないマイクロプロセッサ等によって書き換え可
能であり、ビットマツプメモリ】、からの８種の色コー
ドを、ＣＲＴ表示装置１０の実際の表示色へ変換するも
のである。
ロセッサ等により、文字、図形等が画素を単位として展
開され格納される。又、カラーパレットメモリ８の内容
も図示しないマイクロプロセッサ等によって書き換え可
能であり、ビットマツプメモリ】、からの８種の色コー
ドを、ＣＲＴ表示装置１０の実際の表示色へ変換するも
のである。
本実施例では、カラーパレットメモリ８の内容は６ビツ
ト構成のため、６４色の８色が表示される。
ト構成のため、６４色の８色が表示される。
ブリンクレジスタ２は、ビットマツプメモリ１上のブリ
ンク表示すべき色コードを指定するものであり、３ビツ
トのブリンク色コードビットと、該ブリンク色コードピ
ットが有効でブリンクすることを指定する１ビツトのブ
リンク指定ビットから成る。該ブリンク指定ビットは
ｒｚ １ ｒｅのときブリンクを指示するとする。
ンク表示すべき色コードを指定するものであり、３ビツ
トのブリンク色コードビットと、該ブリンク色コードピ
ットが有効でブリンクすることを指定する１ビツトのブ
リンク指定ビットから成る。該ブリンク指定ビットは
ｒｚ １ ｒｅのときブリンクを指示するとする。
プリングクロック発生器３は、前景色と予め定めた背景
色を交互に表示するタイミング信号を発生するクロック
発生器である。本実施例においては、該ブリンククロッ
ク発生器３の出力が′１″の時は、前景色としてビット
マツプメモリの色コードをカラーパレットメモリ８によ
り実際の表示色へ変換して表示し、ＩＩ Ｏ１７の時は
背景色としてカラーパレットメモリ８の０番地の内容を
実際のｆＴ景色へ変換して表示する。
色を交互に表示するタイミング信号を発生するクロック
発生器である。本実施例においては、該ブリンククロッ
ク発生器３の出力が′１″の時は、前景色としてビット
マツプメモリの色コードをカラーパレットメモリ８によ
り実際の表示色へ変換して表示し、ＩＩ Ｏ１７の時は
背景色としてカラーパレットメモリ８の０番地の内容を
実際のｆＴ景色へ変換して表示する。
一致回路４は、ビットマツプメモリ１より表示走査に従
って順次読み出される色コード情報とブリンクレジスタ
２のブリンク色コードピットとを比較し、一致の時はＩ
Ｉ Ｏ１１、不一致の時は（ｔ １７１を出力する。
って順次読み出される色コード情報とブリンクレジスタ
２のブリンク色コードピットとを比較し、一致の時はＩ
Ｉ Ｏ１１、不一致の時は（ｔ １７１を出力する。
今、プリングレジスタ２のブリンク指定ビットが“０°
°で、ブリンク指定が行われていない場合、インバータ
５を通しＯＲゲート６の出力は“１″となり、ビットマ
ツプメモリ１の出力がＡＮＤゲート７を通してカラーパ
レットメモリ８のアドレス入力となる。この時、ビット
マツプメモリ１の出力色コードの出力色コード（０００
）、から（１１１）ｚに対応してカラーパレットメモリ
８００番地から７番地が選択され、該カラーパレットメ
モリ８からの読み出しデータはデジタル／アナログ（Ｄ
／Ａ）変換器９を通し、ＣＲＴ表示装置１０の赤、緑、
青に対応した各々４レベルのアナログ値に変換され表示
される。
°で、ブリンク指定が行われていない場合、インバータ
５を通しＯＲゲート６の出力は“１″となり、ビットマ
ツプメモリ１の出力がＡＮＤゲート７を通してカラーパ
レットメモリ８のアドレス入力となる。この時、ビット
マツプメモリ１の出力色コードの出力色コード（０００
）、から（１１１）ｚに対応してカラーパレットメモリ
８００番地から７番地が選択され、該カラーパレットメ
モリ８からの読み出しデータはデジタル／アナログ（Ｄ
／Ａ）変換器９を通し、ＣＲＴ表示装置１０の赤、緑、
青に対応した各々４レベルのアナログ値に変換され表示
される。
次に、ブリンクレジスタ２のブリンク指定ビットが“１
″であり、ブリンク色コード部３ビットで示す色コード
に対するブリンク指定が行われているとする。この場合
、−数回路４が不一致を検出する場合は、−数回路４の
出力が“１″となり、ビットマツプメモリ１からの読み
出しコードはブリンクを行うべき色コードでないことを
意味している。この時、ＯＲゲート６の出力はｉｔ Ｌ
Ｉｔどなるため、前記ブリンク指定が行われていない
場合と全く同様に、ビットマツプメモリ１の出力がＡＮ
Ｄゲート７をスル−してカラーパレットメモリ８のアド
レス入力となり、該カラーパレットメモリ８の対応する
アドレスからの読み出しデータが表示される。
″であり、ブリンク色コード部３ビットで示す色コード
に対するブリンク指定が行われているとする。この場合
、−数回路４が不一致を検出する場合は、−数回路４の
出力が“１″となり、ビットマツプメモリ１からの読み
出しコードはブリンクを行うべき色コードでないことを
意味している。この時、ＯＲゲート６の出力はｉｔ Ｌ
Ｉｔどなるため、前記ブリンク指定が行われていない
場合と全く同様に、ビットマツプメモリ１の出力がＡＮ
Ｄゲート７をスル−してカラーパレットメモリ８のアド
レス入力となり、該カラーパレットメモリ８の対応する
アドレスからの読み出しデータが表示される。
一方、ブリンクレジスタ２のブリンク指定ビットが“１
″であり、かつ、ビットマツプメモリ１からの色コード
とブリンクレジスタ２のブリング色コードピットが一致
して一致回路４の出力が“０”の場合は、ＯＲゲート６
の出力にはブリンククロック発生器３のクロックがスル
ーして出力され、前景色期間では＃ ｌ １１、背景色
期間ではパ０”が出力される。この場合、前景色期間で
は前記ブリンク指定がない場合、あるいはブリンク１１
ｊ宝は行われているが、ブリンク色コードではない場合
と同様に、ビットマツプメモリ１の出力がＡＮＤゲート
７をスルーし、カラーパレットメモリ８のアドレス入力
となり、該カラーパレットメモリ８の対応するアドレス
からの読み出しデータが表示される。これに対し、背景
色表示期間中には、ＯＲゲート６の入力全てが“０”で
あり、そのため出力が１１０ ＋１となり、ＡＮＤゲー
ト７の出力も全てＩＩ ＯＩＩとなるため、背景色とし
てカラーパレットメモリ８のＯ番地が固有アドレスとし
て選択され、０番地にあらかじめ格納されている色がブ
リンク時の背景色として表示される。
″であり、かつ、ビットマツプメモリ１からの色コード
とブリンクレジスタ２のブリング色コードピットが一致
して一致回路４の出力が“０”の場合は、ＯＲゲート６
の出力にはブリンククロック発生器３のクロックがスル
ーして出力され、前景色期間では＃ ｌ １１、背景色
期間ではパ０”が出力される。この場合、前景色期間で
は前記ブリンク指定がない場合、あるいはブリンク１１
ｊ宝は行われているが、ブリンク色コードではない場合
と同様に、ビットマツプメモリ１の出力がＡＮＤゲート
７をスルーし、カラーパレットメモリ８のアドレス入力
となり、該カラーパレットメモリ８の対応するアドレス
からの読み出しデータが表示される。これに対し、背景
色表示期間中には、ＯＲゲート６の入力全てが“０”で
あり、そのため出力が１１０ ＋１となり、ＡＮＤゲー
ト７の出力も全てＩＩ ＯＩＩとなるため、背景色とし
てカラーパレットメモリ８のＯ番地が固有アドレスとし
て選択され、０番地にあらかじめ格納されている色がブ
リンク時の背景色として表示される。
第２図は本発明の他の実施例の構成図である。
これは第１図のカラーパレットメモリ８を除去して、ビ
ットマツプメモリ１に記憶されている色コード３ビツト
を３原色（赤、緑、青）に対応づけると共に、ブリンク
背景色表示期間であるＯＲゲート６の出力が“０″であ
る場合、インバータ１３によりＡＮＤゲート１２をオン
として、背景色を指定する背景色レジスタ１１の内容を
表示すべく構成したものである。
ットマツプメモリ１に記憶されている色コード３ビツト
を３原色（赤、緑、青）に対応づけると共に、ブリンク
背景色表示期間であるＯＲゲート６の出力が“０″であ
る場合、インバータ１３によりＡＮＤゲート１２をオン
として、背景色を指定する背景色レジスタ１１の内容を
表示すべく構成したものである。
第３図は本発明の更に他の実施例の構成図である。これ
は第１図のカラーパレットメモリ８を除去し、ビットマ
ツプメモリ１に記憶されている色コード３ビツトを３原
色に対応づけることは第２図の場合と同様である。たり
し、第３図では、ビットマツプメモリ１から読み出され
た色コードとブリンクレジスタ２のブリンク色コードピ
ットが一致したとき一致回路４の出力を“１″として、
ブリンク背景色表示期間、Ａ’ＮＤゲート１６の出力を
“１″とし、この期間においてはビットマツプメモリ１
からの色コードを排他ＯＲゲート１７で反転し、表示す
るものである。すなわち、ブリンク表示時の背景色は前
景色コードを反転した色コードとするものである。
は第１図のカラーパレットメモリ８を除去し、ビットマ
ツプメモリ１に記憶されている色コード３ビツトを３原
色に対応づけることは第２図の場合と同様である。たり
し、第３図では、ビットマツプメモリ１から読み出され
た色コードとブリンクレジスタ２のブリンク色コードピ
ットが一致したとき一致回路４の出力を“１″として、
ブリンク背景色表示期間、Ａ’ＮＤゲート１６の出力を
“１″とし、この期間においてはビットマツプメモリ１
からの色コードを排他ＯＲゲート１７で反転し、表示す
るものである。すなわち、ブリンク表示時の背景色は前
景色コードを反転した色コードとするものである。
本発明によれば、ブリンクしたい文字、図形を構成する
任意の色コードに対し、ブリンク色コードを指定するこ
とにより、画素を単位としてブリンク指定可能であり、
又、ブリンク背景色レジスタあるいはカラーパレットメ
モリを設けることにより、ブリンク時の背景となる色も
任意に指定可能となり、マンマシンインタフェースの向
上に役立つ効果が得られる。
任意の色コードに対し、ブリンク色コードを指定するこ
とにより、画素を単位としてブリンク指定可能であり、
又、ブリンク背景色レジスタあるいはカラーパレットメ
モリを設けることにより、ブリンク時の背景となる色も
任意に指定可能となり、マンマシンインタフェースの向
上に役立つ効果が得られる。
第１図は本発明の一実施例の構成図、第２図は本発明の
他の実施例の構成図、第３図は本発明の更に他の実施例
の構成図である。 １・・・ビットマツプメモリ、 ２・・・ブリンクレ
ジスタ、 ３・・・ブリンククロック発生器。 ４・・・−数回路、 ５・・・インバータ、 ６・
・・ＯＲゲート、 ７・・・ＡＮＤゲート、 ８・
・・カラーパレットメモリ、 ９・・・Ｄ／Ａ変換器、
１０・・・ＣＲＴ表示装置、 １１・・・背景色レジ
スタ。 第 １ 図 第２図
他の実施例の構成図、第３図は本発明の更に他の実施例
の構成図である。 １・・・ビットマツプメモリ、 ２・・・ブリンクレ
ジスタ、 ３・・・ブリンククロック発生器。 ４・・・−数回路、 ５・・・インバータ、 ６・
・・ＯＲゲート、 ７・・・ＡＮＤゲート、 ８・
・・カラーパレットメモリ、 ９・・・Ｄ／Ａ変換器、
１０・・・ＣＲＴ表示装置、 １１・・・背景色レジ
スタ。 第 １ 図 第２図
Claims (1)
- （１）画素単位の色コードを記憶したビットマップメモ
リを具備し、前記ビットマップメモリの色コードを表示
走査に同期して読み出し、該色コードに対応した前景色
を表示するカラーディスプレイ装置において、ブリンク
表示すべき色コードを指定するブリンクレジスタと、前
記ビットマップメモリから順次読み出される色モードと
前記ブリンクレジスタの色コードとを比較して一致検出
を行う比較手段と、ブリンク周期タイミング信号を発生
する手段と、前記比較手段で一致検出されない場合の画
素に対してはビットマップメモリの色コードを出力し、
一致検出される場合の画素に対しては、前記ブリンク周
期タイミング信号に従って前記ビットマップメモリの色
コードと予め指定した背景色の間でブリンク表示せしめ
る手段とを有することを特徴とするカラーディスプレイ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225586A JPS6285292A (ja) | 1985-10-09 | 1985-10-09 | カラ−デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225586A JPS6285292A (ja) | 1985-10-09 | 1985-10-09 | カラ−デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285292A true JPS6285292A (ja) | 1987-04-18 |
Family
ID=16831632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225586A Pending JPS6285292A (ja) | 1985-10-09 | 1985-10-09 | カラ−デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285292A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466688A (en) * | 1987-09-08 | 1989-03-13 | Sharp Kk | Color information converting circuit |
-
1985
- 1985-10-09 JP JP60225586A patent/JPS6285292A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466688A (en) * | 1987-09-08 | 1989-03-13 | Sharp Kk | Color information converting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| JPH0222957B2 (ja) | ||
| EP0387550A1 (en) | Display control device | |
| JPS6285292A (ja) | カラ−デイスプレイ装置 | |
| JP2506723B2 (ja) | 画像表示装置 | |
| JPH03168797A (ja) | 階調変換回路 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JP2538654B2 (ja) | 表示書込装置 | |
| JPH0470796A (ja) | 画像表示装置 | |
| JPS6115191A (ja) | グラフイツク・デイスプレイ装置 | |
| JPS6193492A (ja) | 表示修飾装置 | |
| JPS62151986A (ja) | 画像処理装置 | |
| JPH0224783A (ja) | 画像表示装置 | |
| JPH02208692A (ja) | グラフィック表示装置 | |
| JPS62296193A (ja) | 多階調色用のビツトマツプ表示装置 | |
| JPH04372988A (ja) | 液晶パネル制御装置 | |
| JPS60165695A (ja) | デイスプレイコントロ−ラ | |
| JPH0527702A (ja) | 液晶表示装置 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPS6289086A (ja) | カラ−画像表示装置 | |
| JPH06301365A (ja) | 画像再生装置 | |
| JPS63177196A (ja) | 表示装置 | |
| JPH03168795A (ja) | カラー変換回路 | |
| JPS62215996A (ja) | 文字図形の色コ−ド発生回路 |