JPS60165695A

JPS60165695A - デイスプレイコントロ−ラ

Info

Publication number: JPS60165695A
Application number: JP59021333A
Authority: JP
Inventors: 和彦西; 石井　孝寿; 良蔵山下; 成光山岡; 奥村　隆俊
Original assignee: ASCII Corp; Nippon Gakki Co Ltd
Current assignee: ASCII Corp; Nippon Gakki Co Ltd
Priority date: 1984-02-08
Filing date: 1984-02-08
Publication date: 1985-08-28
Anticipated expiration: 2009-04-27
Also published as: JPH0631929B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は電子計算機の端末機あるいはテレビゲーム等
に用いられるディスプレイコン）ローラに関する。

〔従来技術〕

近年、ＣＩ）Ｕ（中央処理装置）の制御の下に。

ＣＲＴ　（ブラウン管）表示装置の画面に動画および静
止画の表示ケ行うディスプレイコントローラが種々開発
されている。第１図はこの種のディスプレイコントロー
ラ１を用いたカラーディスプレイ装置の構成を示すブロ
ック図であり、この図、において、２はＣＰＵ、３はＣ
ＰＵ　２において用いられるプログラムが記憶され７２
ＲＯＭ　（リードオン１）メモリ）およびデータ記憶用
のＲＡＭ　（ランダムアクセスメモリ）からなるメモリ
、４はＶＲＡＭ　（ビーフ’、ｔＲＡＭ　）、５はＣＲ
Ｔ　Ｆ水装置ｔである。この場合、ＶＲＡＭ　４ＶＣは
、複数の静止画パターンＣドツトパターン）が記憶され
る静止画パターンテーブル、静止画パターンを表示すべ
き位置が記憶される静止画位置テーブル、各静止画パタ
ーンのカラーがカラーコード（４ピツ））によって記憶
される静止画カラーテーブル、複数の動画パターンが記
憶される動画パターンテーブル、動画パターンを表示す
べき位置のＸ、Ｙ座標および動画パターンのカラー（カ
ラーコード）が記憶される動画表示テーブルが各々設け
られており、また、各テーブルの曹込みはＣＰＵ　２に
よって行われる、そして、カラーディスプレイコンＦロ
ーラ１は、ＣＰＵ２からの表示指令に基づいてＶＲＡＭ
　４内の動画パターン、カラーコード等を読出し、読出
した各データに基づいてＫＧＢ　（レッド・グリーン・
ブルー）カラー信号を作成し。

同期信号と共にＣＲＴ　表示装置５へ出力する。これに
より、動画パターンおよび静止画ノくターンがＣＲＴ　
画面にカラーによって表示される。また。

動画パターンの移動は、ＶＲＡＭ　Ｊ内の動画表示テー
ブルのＸ、Ｙ座標′ｆｒ、ＣＰＵ　２のプログラムによ
って書き換えることにより行われる。

ところで、従来のディスプレイコントローラにあっては
、カラーコードをＲＧＢ　カラー信号に変換すｂカラー
パレットが１個しか設けられておらず、しかもカラーパ
レットの変更ができず、このため、静止画パターン、Ｉ
ＩＩ画ノくターンとも予め決められた色でしか表示する
ことができず、また。

色の種類も８色あるいは１６色のように極めて限られた
数の色しか使用できなかった。

〔発明の目的〕

この発明は以上の事情に鑑み％動画ノ（ターンを。

カラーコードのピッＹ数管増やすことなく例えば２５６
色という極めて多数の色によって表示することができる
カラーディスプレイコン）ａ−ラを提供することを目的
としている。

〔発明の特徴〕

この発明は、動画のカラーコード−ｑ　ＲＧＢ　カラー
データに変換する動画専用のカラーノくレツｉ設けたこ
と、および、上記カラーノ（レツ）をＣＰＵによって任
意に変更し得るようにしたことを特徴としている。

〔実施例〕

ｗｃｚ図はこの発明の一実施例によるディスプレイコン
）ａ−ラフを用いたドツト表示によるディスプレイ装置
の構成ケ示すブロック図である。この図においてＶＲＡ
Ｍ　４は第１図に示すものと同一構成であり、内部に静
止画ノくターンテーブル、静止画位置テーブル、静止画
カラーテーブル、動画パターンテーブル、動画表示テー
ブルが各々設けられている。このＶＲＡＭ　４の各テー
ブルへ書込むべきデータはＣＰＵ　２から出力され、パ
スライン８およびインターフェイス回路９を介して画像
データ処理回路１０へ供給される。画像データ処理回路
１０は供給され友各データを順次ＶＲＡＭ４の各テーブ
ルに書込む。次に、ＶＲＡＭ　４の書込みが終了した後
、ＣＰＵ　２から表示指令が出力されると、以後１画像
データ処理回路１０がＶＲＡＭ４内の各データ読出し、
この読出したデータに基づいてＣＩｔＴ　画面に表示す
べき動画パターンあるイハ静止画パ“ターＸ−春パ′タ
−ニーンのカラーコード、各パターンの表示位置を各々
検知し、端子ＴＤがら動画パターンのカラーコード（４
ピツ））＋１−。

端子Ｔｓから静止画パターンのカラーコード（４ビツト
）を各々ＣＲＴ画面の走査タイミングに合わせて順次出
力する。この場合、各カラーコードは端子ＴＤ　または
Ｔｓから表示画面のドツト表示のタイミングに合わせて
出力される。また、動画パターンと静止画パターンとの
優先順位は動画パターンが上となっており、したがって
、動画ノ（ターンを表示すべきタイミングにおいては、
静止画）（ターンのカラーコードが端子ＴＳから出力さ
れることはなく、動画パターンのカラーコードが透明を
示すカラーコードの場合、あるいは動画）（ターンを表
示しない場合にのみ、静止画）（ターンのカラーコード
が端子ＴＳから出力される。そして。

動画パターンのカラーコードは動画専用のカラーパレツ
）１２へ供給され、また、静止画ノ（ターンのカラーコ
ードは静止画用のカラーノ（レット１３へ供給される。

カラーパレツ）１２．１３ｔｌｔＫ一種のコード変換回
路であり、カラーパレツＦ１２はカラーコード（４ピツ
））ｆ８ピッＦのカラーデータに変換して出力し、また
、カラーノ（レツ）１３はカラーコード（４ビツト）を
９ビツシのカラーデータに変換して出力する。第３図は
カラーパレツ）１３におけるカラーコードとカラーデー
タとの対応関係の一例を示す図であり１例えばカラーコ
ードが「００００」の場合はカラーノくレット１３から
カラーデータ「００００１）＋Ｏ＋０００４が出力され
る。そして、このカラーデータの上位３ビツトがグリー
ンカラーデータＧＤとして、中位３ビツトがレッドカラ
ーデータＲＤとして、また、下位３ピツＦがブルーカラ
ーデータＢＤとしてＤＡＣ（ディジタル／了すａグ変換
器）１４へ供給され、ここでグリーンカラー信号ＧＶ　
、ｖラドカラー信号Ｒｖ、ブルーカラー信号ＢＶ　（い
ずれもアナログ信号）に各々変換されてＣＲＴ　表示装
置５へ供給される。例えば、カラーコードがｒｌｏｌｌ
Ｊの場合は、ＧＤ＝０００．ＲＤ＝１００（１０進数：
　４）　、ＢＤ　＝１００１４１となることから、赤と
青の中間色、すなわちマゼンタによってドツト表示が行
われ、マタ、カラーコードカ［００１１Ｊ　１２）ＪＪ
ＩＩ合ハ、ＧＤ　＝０００　、　Ｒｐ　＝０１０（１０
進、数：　２）　、　ＢＤ　＝　０１０１２１トナルこ
とから、信号１　、ＢＹ　のレベルが上述した場合の１
／２　となシ、この結果、やや暗いマゼンタによってド
ラ１表示が行われる。なお、カラーパレット１３におけ
るカラーコードとカラーデータとの対応関係は固定であ
り、ＣＰＵ　２によって変更することはできない。

次に、カラーコート）１２の詳細を第２図および第４図
を参照しで説明する。第４図はカラーコート）１２の構
成を示す回路図である。この図において、Ｔ１　は画像
データ処理回路１０の端子ＴＤから動画のカラーコード
が供給される端子。

Ｔ２　はレジスタ１６の出力データが供給される端子、
　Ｔ３　はインターフェイス回路９から信号守が供給さ
れる端子、Ｔ４　はレジスタ１７の出力データが供給さ
れる端子、Ｔ５〜Ｔ７　はカラーデータ（８ピツ））が
出力される端子であり、端子Ｔ５　（３ピツ））、Ｔ６
　（３ピツ））、Ｔ、（２ピツ））に得られるデータが
各々、グリーンカラーデータＧＤ　、レッドカラーデー
タＲＤ　、ブルーカラーデータＢＤとして出力される。

そして、これらのカラーデータＧＤ　、ＲＤ　、ＢＤが
各カラーコート１３から出力されるカラーデータＧＤ　
、ＲＤ　、ＢＤとワイヤードオアがとられ。

ＤＡＣ１４へ供給される。次に、第４図における符号１
９．２０は各々、入力端子Ｉ０〜Ｉ４”ｌ給されるデー
タをデコードするデコーダである。

２１ν０〜２１−１５は各々同一構成のラッチ回路であ
り、８ビツトのラッチＬａと、８個のバッファアンプＢ
−Ｑ〜Ｂ−７とから構成されている。

また、２２−０〜２２−１５はアンドゲートである。

しかして、このカラーパレット１２は端子Ｔ□へ供給さ
れる動画のカラーコードを８ビツシのカラーデータに変
換して端子Ｔ５〜Ｔ７　から出力する１例えば、端子Ｔ
、ヘカラーコード「ｏｏｏｏ」が供給されると、デコー
ダ１９の出力端子＜０〉カら１１１信号が出力され、こ
の結果、ラッチ回路２１−０内のバッファアンプＢ　−
Ｑ−Ｂ　−７カ各にエネーブル状態となり、同ラッチ回
路２１−０内のラッチＬ、内のデータがカラーデータと
して端子Ｔ５〜Ｔ７　から出力される。また１例えば端
子Ｔ１　ヘカラーコードｒｏ０１１Ｊが供給されると、
ラッチ回路２１−３内のラッチＬ、に記憶されているデ
ータが端子Ｔ５〜Ｔ７．がら出力される。

ｔた。このカラーパレット１２はカラーコートとカラー
データとの対応関係を任意に変更し得るようになってい
る。言い換えれば、各ラッチ回路２１−０〜２１−１５
内のラッチＬＡの内容を。

ＣＰＵ　２が任意に書き換えることができるようになっ
ている。す表わち１例えばカラーコード「０ＯＯＩＪに
対応するカラーデータを変更しようとする場合、ＣＰＵ
２かまずカラーコードｒｏｏｏｘＪｔパスライン８に出
力し１次いで新たなカラーデータをパスライン８に出力
する。インターフェイス回路９は仁れらのカラーコード
およびカラーデータを順次レジスタ１７．１６に書込み
１次いで信号鼎を出力する。レジスタ１７にカラーコー
ドが書込まれ、このカラーコードが端子Ｔ４　へ供給さ
れると、デコーダ２ｏの出方端子く１〉から＠１１信号
が出力され、了ンドゲー）２２−１が開状態になる。ま
た、レジスタ１６にカラーデータが書込まれると、この
カラーデータが端子Ｔ２　へ供給される。そして、信号
ｗＰがインターフェイス回路９から出力されると、この
信号ＷＰがアントゲ−）　２２−１を介してラッチ回路
２１−１内のラッチＬ、のロード端子りへ供給され、こ
れにより、端子Ｔ２　のカラーデータが同ランチＬａ内
に読込まれる。

このように、上述した実施例においてはラッチ■・ａの
内容をＣＰＵ　２が任意に書き換えることができるよう
になっている。したがって、カラーコードが４ピツｌで
あっても、２５６種（ラッチＬ、のビット数８に対応）
の色によって動画表示を行うことが可能になる。

なお、第４図に示す回路は単なる一例にすぎない。要け
ＣＰＵ２から出力されるデータに基づいて。

カラーコードとカラーデータとの対応関係を変更するこ
とができる構成であればよい。

また、第２図に示すタイミング信号発生回路２４は画僧
データの処理に必要な各種のタイミング信号を発生し１
画像データ処理回路１０へ供給すると共に、同期信号８
ＹＮＣを発生し、ＣＲＴ表示表示、５へ出力する。

〔発明の効果〕

以上説明し友ように、この発明によれば動画専用のカラ
ーパレツ）を設け、また、このカラーパレツＦを任意に
変更し得るようにしたので、動画の務示色のみを自在に
変更することができると共に、カラーコードのピッ１数
を増やすことなく動画の表示色の種類を増やすことが可
能になる。

【図面の簡単な説明】

第１図はディスプレイコントローラを用いたディスプレ
イ装置の構成例ケ示すブロック図、第２図はこの発明の
一実施例によるディスプレイコントローラを用いたディ
スプレイ装置の構成を示すブロック図、第３図は同ディ
スプレイ装置におけるカラーコード）１３の入力データ
（カラーコード）と、出力データ（カラーデータ）との
対応関係を示す図、第４図は同ディスプレイ装置におけ
るカラーパレット１２の詳細を示す回路図である。２・・・・・・中央処理装置ｔ（ＣＰＵ）、　７・・・
・・・ディスプレイコン１０−ラ、１２・・・・・・カ
ラーパレット。１６．１７・・・・・・レジスタ、１９．２０・・・・
・・デコーダ、２１−０〜２１−１５・・・・・・ラッ
チ回路。

Claims

【特許請求の範囲】

中央処理装置の制御の下に動画および静止画のカラー表
示を行うディスプレイコントローラにおいて、前記動画
のカラーコードｆＲＧＢ　カラーデータに費換するカラ
ーパレットと、前記カラーパレットに入力されるカラー
コードと、前記カラーパレットから出力されるＲＧＢ　
カラーデータとの対応関係を前記中央処理装置から供給
されるデータに基づいて響換する手段とを設けてなるデ
ィスプレイコントローラ。