JPH011079A - デイスプレイ装置 - Google Patents

デイスプレイ装置

Info

Publication number
JPH011079A
JPH011079A JP62-157245A JP15724587A JPH011079A JP H011079 A JPH011079 A JP H011079A JP 15724587 A JP15724587 A JP 15724587A JP H011079 A JPH011079 A JP H011079A
Authority
JP
Japan
Prior art keywords
color
lookup table
data
conversion
attribute information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-157245A
Other languages
English (en)
Other versions
JPS641079A (en
Inventor
和寿 山下
Original Assignee
住友電気工業株式会社
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP62-157245A priority Critical patent/JPH011079A/ja
Publication of JPS641079A publication Critical patent/JPS641079A/ja
Publication of JPH011079A publication Critical patent/JPH011079A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (7)技術分野 この発明は、コンピュータグラフィックなどのディスプ
レイ装置に於て、計算機内の色属性情報と実際の色信号
を対応させる装置に関する。
(イ)従来技術 画像表示装置に於て、画面は縦横にMxNの画素に分割
される。各画素は画面上に於ける位置によって指定され
る。これが画素のアドレスである。
カラー両面を表示する場合、ひとつの画素にひとつの色
を対応させなければならない。色は赤R1緑G%′″?
fBの三原色を組合わせて作る。
ひとつの色を指定するには、これら原色の混合強度を指
定しなければならない。それゆえ、一画素のデータは、
色を規定するに足るビット数によって表わされる。
一画素の色データがSビットで表現されるとする。
すると全画素について、Sビットずつのデータが対応さ
せられてはじめて、一画面が確定する。
ところが、ディスプレイ装置に於ては、1秒間に30回
程度の割で画面をリフレッシュする。
画面データも、この速さで変化する。これをビデオレー
トという。
そうすると、1画面の全画素について、Sビットのデー
タを記憶させておく必要がある。これからデータを読出
して、画面を一定レートでリフレッシュする、という“
]fになる。
全画素についてデータを保持するには、画素の位置をア
ドレスとし、画素の色データをデータとする画像メモリ
が必要である。
この画像メモリをフレームメモリといっている。画素ご
とにSビットのデータを記憶させるのであるから、1ビ
ツトのフレームメモリを8枚使うことにしている。
フレームメモリの任意の1枚は、データの特定のビット
に対応している。
本来、Sビットそろってひとつの色を表現するのである
が、フレームメモリを全て使わず、1枚又は2枚だけに
画像の一部分を描くという事も行なわれる。つまり、フ
レームメモリを独立して使用するのである。
すると、全てのフレームメモリではなく、特定のフレー
ムメモリだけに意味のあるデータが1’−)込まれ、他
のフレームメモリは同一の値が書込まれたまま、という
ような事になる。
Sビットのデータのうち、軽重の別があるという1¥で
ある。すると、SビットのデータをD/A変換し、R,
G、 Bのアナログデータとする方法では、無駄が多い
し、柔軟性に欠けるという事になる。
そこで、フレームメモリと、D/A変換器の間に、ルッ
クアップテーブルメモリを入れることが多い。
ルックアップテーブルメモリは、フレームメモリの色デ
ータ(Sビット)がアドレスどなり、これに対応するよ
り縮約化された色情報がデータとなっている。
いづれも色を表現する情報である。画素との直接の関係
がない。フレームメモリの出力を色’11 性情WJ、
と呼び、ルックアップテーブルメモリのアドレスにこれ
を入れる。ルックアップテーブルメモリのデータを色信
号と呼ぶ。
カラールックアップテーブルメモリ、或はカラーパレッ
トと一般的に呼ばれるものは、実際にはランダムアクセ
スメモリ(RAM )である。
入力をRAMのアドレスに、出力をRAM のデータ出
力に接続する事により、入力の色属性情報と出力の色信
号との間に、任意の関数を実現する事ができる。
このような事は、たとえば、日本コンピュータ協会発行
の「コンピュータ・グラフィックス」P2O】〜504
に記述されている。
たとえば、画像の形状は変えないが、色だけアップテー
ブルメモリが介在していなければ、フレームメモリの全
体を書換えなければならない。ビット数が多いので、こ
れには時間がかかる。
ルックアップテーブルメモリがあれば、入力の色属性情
報と、出力の色信号との間の対応関係を変える事によっ
て、色変換を容易に実行する二]tができる。
(つ) 発明が解決しようとする問題点ルックアップテ
ーブルは、入出力間の任意の関数を実現できる点で、極
めて強力である。
しかし、入力信号がルックアップテーブルメモリである
RAMのアドレスになるので、テーブルにデータをエン
トリする手間は、入力信号間の優先度に大きく依存した
例えば、入力信号をl3I2I、 Ioとする。■3が
MS13.I。がLSBである。
I3が最も優先度の高い場合と、工。が最も優先度の高
い場合がある。
レス1000〜1111まで連続する領域に、文字に対
応する色データを書込めばよい。
第21’14 (b)にこれを示す。第2図に於て、左
に入力信号l3I2I、 I。を例示している。
これをアドレスとするのであるから、メモリセルは11
11. 1110.・・・・という順に並んでいる。
I3が最優先という事は、l3=1であれば、他のビッ
トのデータがどうであっても、ひとつの色C1が決定さ
れるという事である。
つまり、I2I、 I。がOであろうが、■であろうが
、l3==lであれば色C3なのである。そこで111
1〜1000まで8つの連続したメモリセルに全て色デ
ータC3を書込む。
■、=Qであれば、I2が次に優先される。
■。−1であれば、工1、Ioに関係なく、ひとつの色
C2が対応する。
従って、0111〜0100の4つの連続したメモリセ
ルに色C2が9込まれる。
l3=I2−o−cアレば、itカffl先サすル。0
011と0010の2つのメモリセルに連続して、同じ
色データC1が11F込まれる。
i、、:i、、=I、=0であれば、co−1、つまり
0001に対して、色データC8が対応する。
すべてのビットが0であれば、背景色が対応する。
このように、■、を最も優先する場合、アドレスと、デ
ータの対応関係は?ii純である。
(ii)  Ioが最も優先度の高い場合が、複雑にな
る。
Io= lであれば、他のビットのデータIt 、 I
2 *1、に関係なく、色データC6を対応させる。
1111、1101.1011.1001.0111.
0101.0011.0001の8つのメモリセルに、
非連続的に同じ色データC9を書込まなくてはならない
。第2図(a)に示す。
■。−0、■、−1のとき、色データC4を対応させる
ものとする。そうすると、111O11010,011
0、0010の不連続な4つのメモリセルに、同じ色デ
ータC8を占込むことになる。
Io=0、工、=0のとき、工2−1に対して色データ
C2を与えるものとする。すると、1100、旧00の
、離隔したふたつのメモリセルに同じ色データC2を書
込むことになる。
1000が色データC3に対応する。0000が背景色
である。
以上に説明したように、(1)の場合は、連続するメモ
リ番地に同じデータを書込むので、アドレス計算が単純
である。しかし、(ii)の場合、同じデータを、飛び
飛びのメモリ番地へ書きこむから、アドレス計算が複雑
になる。
これは、4ビツトで説明しているから、未だそれほど複
雑ではないが、実際には入力アドレスのビット数はずっ
と多いのであるから、アドレス計算が複雑になるのであ
る。
色属性情報(入力)と色信号(出力)の関係を変化させ
るためルックアップテーブルメモリを一、I′i換える
ものとする。この際、アドレス計算の複雑さに起因する
ルックアップテーブル書換えのオーバーヘッドは無視で
きない。
このオーバーヘッドは、ルックアップテーブルメモリの
アドレス信号幅が大きくなるほど頭片である。これに伴
なって、ルックアップテーブルメモリ11F換えのため
のソフトウェアが複雑になる。書換えのための時間も増
える。
(に)   目     的 色属性情報のビット間の優先順位が、いずれであっても
、アドレスとデータの対応関係が単純であって、色変換
を行なった場合に、ルックアップテーブルメモリの−F
き換えを最小限にできるディスプレイ回路を提供する事
が本発明の目的である。
(4)構 成 本発明に於ては、ルックアップテーブルメモリをひとつ
ではなく、直列に接続してふたつ用いる。以下、簡単の
ため「メモリ」を略し、第1ルックアップテーブル、第
2ルックアップテーブルと呼ぶ。
第1図によって本発明の(11成を説明する。
ここでは、色属性情報4ビツト、色信号6ビツトの場合
を例にして説明する。
フレームメモリは4枚あって、それぞれ、工3I2I、
 Ioに対応している。
出力の色信号6ビツトは、ここでは、8%01Bに対し
、それぞれ2ビットずつ割当てられている。R5、R6
1G1、GolBl、Boである。
ルックアップテーブルが直列に2つ設けられている。
第1ルックアップテーブル1のアドレスに、色属性情報
が入力される。これによる変換をfと書く。変換fを経
たデータは、スリーステートバッファ3を経て、第2ル
ックアップテーブル2のアドレスに入る。ここで変換g
が行なわれる。その出力がデータR1・・・、Boとし
て出力される。
各ルックアップテーブル1.2のアドレスには、スリー
ステートバッファ4.5を介して、ルックアップテーブ
ルを管理するCPUのアドレスバス14に接続されてい
る。
各ルックアップテーブル1.2のデータ出力は、スリー
ステート双方向バッファ6.7を介して、CPUのデー
タバス13に接続されている。
第1ルックアップテーブルに於ける変換fは、CPUか
らアドレスバス14、データバス13、及びスリーステ
ートバッファ4、スリーステート双方向バッファ6を用
いて自由に占きこむことができる。
第2ルックアップテーブルに於ける変換gは、CPUか
らアドレスバス14、データバス13及びスリーステー
トバッファ5、スリーステート双方向バッファ7を用い
て、自在に書き込むことができる。
従来のカラールックアップテーブルは、第1図の第2ル
ックアップテーブル2に対応するものだけであった。し
たがって、書き込みのためのスリーステートバッファ5
、スリーステート双方向バッファ7に対応するもののみ
が設けられていた。
本発明は、第1ルックアップテーブル1によって、予備
的な変換をする事により、工、が最優先であっても、工
。が最優先であっても、同様に書換えの単純なディスプ
レイ回路を提供する事ができる。
スリーステートバッファ4.5は、入力の値を保持し、
イネーブル入力ENが加えられた瞬間に、これを出力す
る。
スリーステートバッファ6.7は、DIRにより人出力
の方向を指定する。イネーブル入力ENが加えられた時
に、入力の値が出力端子へ現われるようになっている。
(力)作 用 入力の色属性情報をX、第1ルックアップテーブル1に
よる変換をf1第2ルックアップテーブル2による変換
をg1出力色信号をyとする。
ルックアップテーブル1.2が直列に接続されているの
で、この変換は、 y=gof(x)           (+)である
。hミgOfと定義すると、hは従来のカラールックア
ップテーブルによる1回の変換に  (対応している。
第1ルックアップテーブル1による変換についてまず説
明する。第1図の例(4ビツトの色属性情報、6ビツト
の色信号)に戻る。
色属性情報工。〜工、が、フレームメモリのそれぞれ異
なるプレーンに対応している場合を考える。各プレーン
は固有の色C6−03を持つ。
さらに、ブレーン相互の間で、表示優先順位が決められ
ているものとする。
出力信号yは、信号がオンになっているプレーンの内、
最も優先順位の高いプレーンの色を出すものとする。
すなわち、色は4色C6−C5Lかなく、それぞれフレ
ームメモリのプレーンに一対一に対応しており、そのう
ち優先順位の最も高いもの一色を表示する。こういう場
合にのみ本発明が適用されるのである。
第3図によって、ルックアップテーブル1.2による変
換を説明する。
1) まず優先順位が、I3 > I2 > L> I
oの場合について述べる。
第3図に於て左辺のl3I2I、 I。が入力色属性情
報である。第3図(b)が第1ルックアップテーブルに
よる変換fを示している。
第1ルックアップテーブルによる変換fは、RW 先の
ビットのみを1とし、その他のビットは全てOにしてし
まう変換である。
1111〜1000の8つの入力は、全て1000に変
換される。
0111〜0100の4つの入力信号は全て旧00に変
換される。
0011〜0010は、0010に変換される。
0001は0001のままである。0000は0000
であり、背景色を表わす。
こうして、変換f (x)の結果、意味のあるアドレス
は5つ、1000.0100.0010.0001.0
000だけとなる。
このような変換をアドレス縮約という。
このように、I3が最優先であれば、第1ルックアップ
テーブルによる変換は単純である。
こうして、変換fが決定される。第2ルツクアンプテー
ブル2による変換はもつと単純であって、l3Ioの優
先順位によって影響を受けない。
変換gは 1000 →C3 0【00 →C2 001O→C8 0001−+c。
0000  → 背景色 とするものである。第3図(C)に示す。
このようにすれば、変換g。rによって、1111〜1
000はC3に、0111〜0100はC2に、001
1〜0010はC1に、0001はC8に、ooooは
背景色に対応する。
これは既に述べたように、従来のルックアップテーブル
による一段の変換と同一である。
(11)優先順位がI。> II> I2> Isの場
合について述べる。
ルックアップテーブル1による変換fは、最優先のビッ
トのみをとり出す変換である。この変換を第3図(a)
に示す。
入力色属性情報が1111.1101.1011.10
01.0111.0101.0011、ooo tであ
る時に、これらは、全てoootに変換される。これら
はLSBが1になっているからである。
入力色属性情報が1110.1010.0110.00
10である時、これら全ては0010に変換される。こ
れらは下1桁目がOで、下2桁目が1であるからである
入力色属性情報が110010100である時、これら
はotooに変換される。
入力色属性情報が1000である時、これは1000の
ままである。0000である時、0OOOのままである
次に第2ルックアップテーブルによる変換gを受ける。
これは、先述の場合と同一である。
変換gは 1000 →C3 Oloo →C2 0010→C1 0001→C6 0000→ 背景色 とする。第3図(C)に示している。
フレームメモリの各プレーンに対応する色を変更しよう
とする場合、本発明に於ては、第2ルックアップテーブ
ル2の僅かな数のアドレスの内容を:1¥換えればよい
。極めて単純である。
従来の場合は、同じ色をとるアドレスが多かったので、
それら全部を書換えなければならなかった。
ルックアップテーブル1膝換えの手iが著しく軽減され
る。
(→実施例 第4図に本発明の実施例を示す。
ここには、ディスプレイ装置において、フレームメモリ
から画素情報がとり出されてから、CRTへビデオ信号
として出力されるまでの部分を示した。
フレームメモリ8は、ここでは、8枚のプレーンで構成
されているものを示す。
フレームメモリ8の画素ごとの8ビツトのデータは、同
時的にシリアライザ9に入力される。
シリアライザ9は、8つのプレーンから、同時、1に列
的に読出されたデータが入力されるので、8つ設けられ
る。
それぞれのシリアライザは、対応するフレームメモリの
プレーンから、1ビットの画素情報を読出し、ラスラス
キャン類に直列化するものである。ラスタスキャンとい
うのは、画面の左上隅の画素からはじめて、左から右へ
1行走査し、ついで2行目の画素を左から右へ走査する
、というようにして全画面を1行ずつ走査してゆく方法
である。
シリアライザで、プレーンの数に等しいビット敢の色属
性情報が得られる。
これを、第1ルックアップテーブルメモリ1に入れる。
これはRAMで構成される。
第1ルックアップテーブル1での変換fは、第3図の(
a)、(b)に示すとおりである。1の値をとるビット
のうち最優先のビットの値のみを1とし、池のビットは
全て0にしてしまう変換である。I7が最優先である場
合と、Ioが最優先である場合によって変換fの内容が
異なる。第3図は工、〜■oの4ビツトに対する例であ
る。ここでは8ビツトのデータを扱うので、第3図その
ものではないが、これに類似のものとなる。
ルックアップテーブル1の出力は、データライン数に等
しい個数のDフリップ70ツブであるスリーステートバ
ッファ3に入力される。Dフリップフロップにより、ル
ックアップテーブルの出力がラッチされる。
Dフリップフロップの作用で、ルックアップテーブル1
とスリーステートバッファ3の動作はパイプライン化さ
れ、RAMを2段にしたルによるスループットの低下を
防ぐ。
第2ルックアップテーブル2は、Dフリップ70ツブの
出力を受ける。これもRAMで構成する。
RAMの出力は4ビツトごとに、R1G%Bに対応づけ
られる。これがビデオD/Aコンバータ10に接続され
、D/A変換された後、CRTに入力きれる。
第1ルックアップテーブル1は、バッファ4と双方向バ
ッファ6によって、制御用CPUのアドレスバス14、
データバス13に接続される。
バッファ4、双方向バッファ6によって、第1ルックア
ップテーブルの内容を書き換える。
既に述べたように、第3図(a)、(b)のように変換
fの内容がふたとおりあるので、書き換えを行  1な
う必要があるのである。
バッファ5、双方向バッファ7によって、第2ルックア
ップテーブルの内容を書き換える。
これは、色の変換に対応するものである。
この;1−2き換えは単純である。たとえば第3図(C
)に於て、C3を他の色に変化させる場合、アドレスl
000の内容だけを03′に変えるだけでよい。
この実施例の他に、フレームメモリ8と、シ  (リア
ライザ9の間に、ルックアップテーブル用のRAMをデ
ータ数だけ入れる実施例も考えられる。並列化するif
により、アクセスタイムの遅いRAMを使う事ができる
ようになる。
また、Dフリップフロップであるバッファ3は省くこと
もできる。
この例では、データ幅が8/rzビツトであった。
すなわち、フレームメモリが8枚あって、出力色信号が
12ビツトである。しかし、データ幅はこれに限られる
ものではない。
(り)  効   果 (1)  フレームメモリの各プレーンに対応する色を
変更する場合、本発明によれば、第2ルックアップテー
ブルの僅かな数のアドレスの内容を3き換えればよい。
処理が簡単である。
従来法による第2図(b)に於てC3を変更しようとす
れば、8回のメモリライトが必要であった。
本発明では第3図(C)の03に関する1回のメモリラ
イトだけで済む。
(11)本発明の構造は、合成変換を明示的に分離する
構造をしている。このため、単に色変換だけでなく、優
先制御など、複雑な処理を組合わせた変換を行なう場合
、単一の変換に対するテーブル設定/変更に必要な処理
数を低減するのに有効に働く。
【図面の簡単な説明】 第1図は本発明のディスプレイ装置の中心をなすふたつ
のルックアップテーブル周辺の回路図。 第2図は従来のルックアップテーブルの内容の一例を示
す図。(a)は優先順位が工。> II> I2>I3
の場合、(b)は優先順位がI3> I2> II> 
Ioの場合を示す。 第3図は本発明のルックアップテーブルの内容の一例を
示す図。(a)は優先順位が工。> Il> I2〉I
3の時のルックアップテーブル1のメモリの内容を示す
。(b)は優先順位が’3> I2> L> 工。の時
のルックアップテーブル1のメモリ内容を示す。(C)
は優先順位に関係なくルックアップテーブル2のメモリ
内容を示す。 第4図は本発明のディスプレイ装置のビデオ回路部分の
実施例図。 1・・・・・・・・・第1ルックアップテーブル2・・
・・・・・・・第2ルックアップテーブル3・・・・・
・・・・スリーステートバッファ4.5 ・・・・・ス
リーステートバッファ6.7・・・・・・スリーステー
ト双方向バッファ8・・・・・・・・・フレームメモリ 9 ・・・・・・・・・・シリアライザ10・・・・・
・・・・・・D/Aコンバーク13・・・・・・・・・
・・・データバス14・・・・・・・・・・・・アドレ
スバス発  明  者  山   下   和   ズ
を特許出願人  住友電気工業株式会社 □ 第  ・2   図 (a)     11)) I0 ”l  工2  I3    13  I2 1
140第   3   図

Claims (1)

    【特許請求の範囲】
  1. 画面を縦横に分割した画素にアドレスを付け、画素ごと
    にSビットの色属性情報を対応させ、全画素の色属性情
    報をS個のプレーンよりなるフレームメモリに記憶させ
    、フレームメモリ8の色属性情報をラスタ順に読出して
    、色属性情報のうち1である最優先のビットに対応する
    色を色信号とする変換れを行なうルックアップテーブル
    メモリのアドレスに入力し、画素ごとの色属性情報を赤
    R、緑G、青Bに対応する色信号に変換し、さらに色信
    号をD/A変換してCRTに入力することとしたディス
    プレイ装置に於て、ルックアップテーブルを直列に2つ
    用い、第1ルックアップテーブル1に於ては色属性情報
    のうち1である最優先のビットのみを1とし他を0とす
    る変換fを行ない、第2ルックアップテーブル2では、
    異なる(S+1)とおりの入力に対して(S+1)個の
    色を対応させる変換gを行ない、h=gofとした事を
    特徴とするディスプレイ装置。
JP62-157245A 1987-06-23 デイスプレイ装置 Pending JPH011079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62-157245A JPH011079A (ja) 1987-06-23 デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62-157245A JPH011079A (ja) 1987-06-23 デイスプレイ装置

Publications (2)

Publication Number Publication Date
JPS641079A JPS641079A (en) 1989-01-05
JPH011079A true JPH011079A (ja) 1989-01-05

Family

ID=

Similar Documents

Publication Publication Date Title
KR890002958B1 (ko) 라스터 주사 표시 장치
JP2572373B2 (ja) カラ−デイスプレイ装置
JPH0222957B2 (ja)
US4663619A (en) Memory access modes for a video display generator
JPH0375873B2 (ja)
JPH01189690A (ja) 二重画面表示制御装置
JPH011079A (ja) デイスプレイ装置
JP3030170B2 (ja) 単純マトリクス駆動型液晶表示装置
JPS604988A (ja) 画像表示装置
JPH0470796A (ja) 画像表示装置
JPS6138987A (ja) Crt制御装置
JPS5971087A (ja) Crt表示装置
JPH0348553B2 (ja)
JPS60222894A (ja) 表示装置
JPH0497390A (ja) 表示装置
JPH0437435B2 (ja)
JPH02310588A (ja) 画像信号処理装置
JPH03226847A (ja) コンピュータシステム
JPH05100651A (ja) 画像表示装置
JPS60165695A (ja) デイスプレイコントロ−ラ
JPS6289086A (ja) カラ−画像表示装置
JPS63167392A (ja) 表示信号処理装置
JPH0296A (ja) 表示書込装置
JPH0625928U (ja) ビデオメモリ書込み回路
JPS6383790A (ja) 表示制御装置