JPS59195273A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子表示装置に用い、コード化された電気信
号によシ表示出力に文字及び映像効果を発生する表示１
ｆｌｌｌ　ｌ卸回路に関する。

背景技術とその問題点 ラスタ走査型陰極線管（ＣＲＴ）表示装置は、種々の文
字及び画像の大量の情報をチラッキなく表示する。これ
ら表示装置には、ｌ患常吠稼モード（暗い背景上に文字
を明るくする）、反転吠揮モード（明るい背景上に文字
を暗くする）又はハイライト映像モード（文字を半分の
輝度でくまどる）の如き種々の映像モードがあシ映像信
号の属性（ａｔｔｒｉｂｕｔｅ）　ｆ制御していル。

文字数字情報を表示するのに用いるラスタ走食型ＣＲＴ
の表示（は、−投にＭ行Ｎ列のマトリクスに分割されて
いる。ＭＸＮの表示マトリクスの各軸は、教示における
文字位ｕｆｆｉ　ｋ決め、マトリクスの各部分はｐＸＱ
の文字マ）　ＩＪクスに史に分割さね、でいる。

この文字マトリクスが表示のピクセル位ｕｔ　’ｅ決定
する。文字リード・オンリ・メモリ（ＲＯＭ）は、閥表
示マトリクスのｐＸＱマトリクスに対応する大きさのｐ
’ｘ　ｑ’マトリクスにより文字情報を表わす抜数の電
気的パターンを記憶している。表示ランダム・アクセス
自メモリ（ＲＡＭ）は、別々のメモリ・ロケーション（
記憶位置）にＭＸＮ表示マトリクスの座標に対応する文
字アト９レスと文字Ｄ１性情報と全記憶している。上述
の型式の表示において、文字属性情報は一神々の映像モ
ードを決定する。

ＣＲＴ　Ｋ表示を行なうには、表示ＲＡＭが表示器のラ
スタ走査型作に同期して文字アドレス及び映像モード情
報全出方する。表示ＲＡＭが文字ＲＯＭのアドレス指定
を行なうと□、このＲＯＭは文字情報を表わす対応電気
的・やターン全映像表示回路に出力する。同時に、映像
モード情報を映像表示回路に供給して、適当な映像上−
ド（属性開側ｌ）回路をイネーブル（付勢）する。映像
表示回路の出力をＣＲＴのＺ軸副側ｊグリッドに供給し
て、表示を行なう。

ところで、ラスク走査型ＣＲＴ表示装置は、表示ＲＡＭ
及び文字ＲＯＭを用いて、回路１＋ＩＩｉ格やメモリの
大きさを節約している。しかし、文字ＲＯＭ　Ｋ記憶し
た文字の総数やｎ「望の映像モードの数に関連した表示
ＲＡＭのワードの大きさにより、この回路には限界があ
る。例えば、表示装置が８ビツト・ワーＰのデータを記
憶する表示ＲＡＭ　、及び１２８文字を記１麗できる文
字ＲＯＭを利用でさるとする。この表示器ｆｆはまた、
通常映像モード、反転映像モード及びハイライト映像モ
ードの如き３つの映像モードを利用できるとする。この
・揚台、７ビツトの文字アドレス情報が文字ＲＯＭの１
２８４１６１の文字をアクセスするのに必要であり、２
ビツトのＰ１ｔモーｒ情報が３つの映像モード回路をイ
ネ−グルするのに必をである。しかし、表示ＲＡＭは８
ビツト・ワードのデータを記憶するので、文字アドレス
情報及び映像モード情報を別々のメモリ・ロケーション
に記↑、梃しなければならず、表示ＲＡｉｖＩの行−…
°が増えてし甘う。この限界（ｒ：ｉＸ衣表示ＡＭのワ
ードの大きさ全増加したり、文字ＲＯＭ内に記ｌ怠する
文字の叡を減らしたり、又は映１家モードの奴を減らし
たりして艶服できるが、これらはすべて望ましくない。

尤明の目的 したがって本発明の目的は、より少ないビット数の情報
により、より多くの文字及び映像モードを、６択できる
表示制御回路の提供にある。

発明の概要 本発明の表示制御回路は、文字アＹｖス及び文字属性情
報の如きコード化された゛醒気信号（データ情報）を用
い、表示器に表示出力として文字映像及び映像効果を発
生する。データ情報の第１部分、即ち文字属性情報の所
定のビット組合せを文字アドレス情報の一部として用い
ることにより、表示制御回路が必要とする文字アドレス
及び文字アトリビュート情報のデータ・ビット数を減ら
している。好適な実施例において、表示ＲＡＭは、文字
アドレス、及び映像モード情報と呼ばれる文字属性情報
を同時に出力する。この文字アドレス情報は２つのアド
レス指定可能な文字群を有する文字ＲＯＭ　（記憶手段
）をアドレス指定し、文字属性情報はダート・ランチ等
で構成された映像モード決定回路を制御する。映像モー
ド決定回路の出力の１つは、文字ＲｏＭ　２アドレス指
定（文字群を選択）シ、他の出力は通常映像モー１回路
、反転映像モード回路、ハイライト映像モード回路の如
き映像モード回路（属性制御回路）をイネーブルする。

映像モード情報の特定のピント・パターンによシ、映像
モード決定回路は文字ＲＯＭ内の文字群の１つ全アドレ
ス指定し、選択した映像モーＰ回路をイネーブルする出
力を発生する。吠抹モード情報の他の所定のビット・パ
ターンにより、映像モード決定回路は第２の文字群をア
ドレス指定すると共に、前の映像モードを維持する出力
を発生する。このように本発明によれば、＝ｎデータ・
ビットの文字アドレス及び映像モード情報は、通常ｎ＋
１データ・ビットを必要とする文字アドレス及（ び映像モード情報に相当する。

添付図を参照した以下の説明から、本発明が更に理解で
きると共に、本発明の稲々の特徴、利点及び目的が判る
であろう。

実施例 本発明の表示制御回路は、文字アドレス及び文字属性情
報の如きコード化された電気信号を用い、表示出力とし
て文字及び映像効果を発生している。

なお、以下の実施例において、心気的表示器はラスタ走
査型ＣＲＴ　表示器である。

第１図は、本発明の表示制御回路の好適な一実施例を含
むラスク走査型ＣＲＴ表示装置の一部のブロック図で必
る。タイミング回路（ＩＱは水平及び垂直タイミング・
・ぐルス全発生し、水平偏向、駆動回路（６）及び垂ｌ
Ｉ！偏向駆動回路ｑ→に夫々供給する。偏向駆動回路ｑ
望及び（１→は傾斜信号を発生し、表示器であるＣＲＴ
（４）の水平偏向ヨーク（ＩＱ及び垂直偏向ヨーク（イ
）に夫々供給して、とのＣＲＴの管面に一連の水平定歪
ラインを発生する。これら回路は従来のものであシ、当
業者に周知である。

タイミング回路（１０からの水平及び垂直タイミング・
パルスを史にアドレス発生器に）に供給する。

また、タイミング回路ＵＣＯからの水平タイミング・ノ
９ルス全データ・ランチ（ロ）のクリア入力端（ＣＬＲ
）に供給する。タイミング回路すＱはまた文字周波数信
号Ｓを発生し、アドレス発生器（イ）及びナンド・ケ゛
−Ｈ→の一方の入力端に供給する。タイミング回路ｕ１
は史にドツト周波数信号Ｇを発生し、並夕ｌ〆・直列変
換用シフト・レジスタ（至）のクロック入力端及びアン
ト°・ｒ〜ト（６）の一方の入力端に供給する。

アドレス発生器に）はアドレスｇ　Ｘｏ−Ｘｓ　ｏを介
して表示ＲＡＭ（ハ）に結合する。第２のアドレスａ、
Ｌｏ〜Ｌ２はアドレス発生器＠を記憶手段である文字Ｒ
ＯＭ（ハ）のアドレス入力端に結合する。表示ＲＡＭ（
ハ）はデータ入力線り、　　０〜７のデータ全骨け、デ
ータ出力ｎ 線り。ｕｔＯ〜７にデータを出力する。データ出力線Ｄ
ｏｕｔＯ〜５は文字ＲＯＭ（ハ）のアドレス入力端に結
合し、データ出力線り。Ｖｌｔ６及び７はナンド・ケ゛
−ト（ト）の入力端並びにデータ・ラッチ（□のＤｌ及
びＤ２入力端に結合する。ナンド・ケ９−ト（ト）の出
力端を文字ＲＯＭ　［のアト９レス入力端及びナンｉ−
９・グ９−ト（３→の一方の入力端に結合する。上述の
如く、ナンド・グー１カの化２人力はタイミング回路（
１りからの文字周波数信号Ｓである。ナンド・ケ゛−）
（３６の出力をデータ・ラッチ６Φのクロック入力端に
結合する。ナンド・ケ゛−）　ｃｎ及び０２並びにデー
タ・ラッチｑ→は映像モード決定回路ＣＡ’ｃ形成する
。

文字ＲＯＭ（ト）は文字出力線Ｃ３ｕｔＯ〜７を弁して
並列／直列変換用シフト・レジスタ（至）に結合−ｒる
。

上述の如く、このシフト・レジスタＱ→をタイミング回
路四からのドツト周波数信号Ｇによりクロックする。シ
フト・レジスタＣ３Ｑの出力端を排Ｉｆｆ的オアーダー
ト（→の一力の入力端に結合し、このゲートＣ→の第２
入力端をラッチ６喧のＱ２出力端に結合する。排他的オ
ア・ケ゛−トに）の出力端をオア・ゲート（４ｑの一方
の入力端に結合し、このグー）　１４０の第２入力端全
アンド・ケ゛−ト（６）の出力端に結合する。

アンド・ゲートい２の一方の入力端をラッチ（ロ）のＱ
１出力端に結合し、このケ゛−ト（４つの第２入力端は
タイミング回路Ｊ路（１０からのドツト周波数信号Ｇ’
ｚ受ける。オア・ダート（４・の出力端をバッファ増中
器６４に結合し、この増１１〕器’ｄ４の出力端をＣＲ
Ｔ（イ）のＺ軸制御グリッドに結合する。これらケ゛−
トθ→、　ｔｉ［ｊｌ及び（ハ）は属性制御回路ケ形成
する。本発明の回路をより一層理解し易くするため、ラ
スク走査型ＣＲＴの文字数字情報を含む表示について、
次に説明する。

第２図（ｄ、文字ば字情報を示すのに用いるラスク走査
型ＣＲＴの表示（ハ）の一部分である。ＣＲＴ表示４→
は、第１図のＣＲＴ（ハ）上に生じる表示と同様のもの
である。このＣＲＴ　表示り・はＭ行及びＮ列のマトリ
クスに分割さ力、ている。第３図に示す如く、各表示マ
トリクス座標（例えば１＋１；１＋２：ｚ＋１：＜＋２
）はＡＸＢの文字マトリクスに分割さハ、ている。文字
マトリクスの各Ａ行は、ＣＲＴ衣示表示−ヒの疋食暇に
対応し、Ｂ座標は同じ表示のビクセル（画８）点Ｖこ対
ｈａする。この央凪例において、表示マ）　ＩＪクスＭ
ＸＮは３０行６４列でアレ、文字マトリクスＡＸＢは８
行８列である。よって、ＣＲ１表示（１・は各走査線が
５１２個ピクセル点（６４Ｎ列Ｘ８Ｂ列）でβる２４０
本の走査線（３０Ｍ行ＸＳＡ行）により１（４成さ力。

、全表示は１２２，８８０個のビクセル点（２４０承を
緋×５１２ビクセル／疋査線）を有する。図を見易くす
るため、表示マ）　ＩＪクス座標（１，１）についての
み文字マトリクスＡＸＢの全ビクセル点を示す。

第３図から各表示マ）　ｌ）クス座標ば、８本の走査線
と６４個のビクセル点とから構成されているのが判る。

上述の如く、各走査＃ｊｌ　ｕ　５１２個のビクセル点
を含んでおり、また６４個の文字列に分割さり。

ている。よって、ＣＲＴ表示明上０文字の１つの表示マ
トリクス行（財）を形成するには、同じ行座標に）を維
持したまま、ＭＸＮ表示マトリクスの列座標（へ））の
すべでを８回４絖的に繰返す必俄かある。これハ、ＣＲ
Ｔ表示噂に８本の走査線を発生することに対応する。第
１図の表示ＲＡＭ（ハ）の各メモリ・ロケーションは、
ＣＲＴ表示１０のＭＸＮ表示マトリクスの座標に対応す
るので、この概念は表示ＲＡＭ（ハ）のアドレス指定に
とって重要である。次に、表示ＲＡＭ（ハ）のアドレス
指定を詳細に説明する。

再び第１図全参照する。アドレス発生器に）はタイミン
グ回路Ｉ］Ｑからの水平及び垂直タイミング・パルス並
びに文字周波数信号Ｓに応じて表示ＲＡＭ（ハ）及び文
字ＲＯＭ（イ）用のアドレス全発生する。文字周波数信
号Ｓは、表示マトリクス行Ｍ）における文字数（へ））
を、ＣＲＴ表示（ト）を横切る１本の走査線の経過時間
で除算した関数である。例えば、この実癲例の場合のよ
うに、水平タイミング・・ぐシス間の総合時間が６４マ
イクロ秒で、表示マトリクス行（財）につき６４文字（
Ｎ）が存在すれば、文字周波数はＩＭ）Ｉｚ以上でなけ
几ばならない。この文字周波数は、回路の水平フライバ
ック及び安定を保証できる最低周波数よりも高く設定す
る。この実施例においては、文字周波数信号Ｓを１．２
ＭＨｚに設定する。

ドツト周波数信号Ｇは、文字周波数１百号Ｓ′ｆｒ：文
字マトリクス行（Ａ）におけるピクセル点（Ｂ）の奴で
宋算した関数−・である。この実施例において、文字マ
トリクス列（Ａ）につき８個のビクセル点が存在し、文
字周波数信号Ｓは１．２ＭＨｚである。よって、ドツト
周波数信号Ｇは９．６ＭＨｚである。

アドレス線Ｘ０〜ＸＩＧはアドレス発生器＠を表示ＲＡ
Ｍ（ハ）に結合している。アドレス線Ｘ。−Ｘ１ｏは、
第２図に示すＭＸＮ表示マトリクスの列座標（へ））に
対応するアドレス線Ｘ。−Ｘ５と、同じ表示マトリクス
の行座標に）に対応するアドレス線Ｘ６〜ＸｔＯとの２
群に分割されている。アドレス１ｆＪ＝ＲＬ。−Ｌ２は
第１図に示す如く、アドレス発生器（ホ）からの定歪線
計数を文字ＲＯＭ　＠に供給する。＠　Ｘｏ−Ｘ５のア
ドレスは、　１．２ＭＨｚ文字周波数信号Ｓに応じて発
生し、ｇＪ　Ｌｏ〜Ｌ２及び線Ｘ６〜Ｘｌｏのアドレス
は水平タイミングｅ／ぐルスに応じて発生する。なお、
第３図に示す如く線Ｌ０は最下位ビットであり、第２図
に示す如く緋Ｘｌｏは最上位ビットである。垂直タイミ
ング・・セルスは各耕しいラスタ次示を開始する前に、
ＬＯ〜Ｌ２及びＸ６〜ＸＩＯのアドレスをリセットする
のに用いられる。

表示ＲＡＭ　＋２４はデータ入力線ＤｉｎＯ〜７を介し
て、キーデート、グロダラム・ファームウェア等の如き
種々の入力装置から文字アドレス及び文字アトリビュー
ト情報を受ける。この実施例において、表示ＲＡＭ（ハ
）は８ピツ）　ＲＡＭであり、データ入力線り、　　Ｏ
〜５により文字アドレス情報をＲＡＭ（ハ）に供ｎ 給し、データ人力線Ｄ１ｎ６及び７によシ映像モード情
報と呼ば！１．る文字アトリビュート情報を供給する。

文字アドレス及び映像モード情報を第２図のＣＲＴ　表
示マトリクスＭＸＮの座標に対応する表示ＲＡＭ（ハ）
＋７）　／Ｉ’　モ’Ｊ・ロケーションに記憶スル。

アドレス発生器（イ）が供給するアドレスに応じて、表
示ＲＡＭ（ハ）は記憶した文字アドレス及び映像モード
情報（データ情報）を出力する。なお、６ビツトの文字
アドレス情報をデータ出力線り。ｕｔＯ〜５に出力し、
２ビツトの吠ｆ家モード情報をデータ出力線り。ｕｔ６
及び７に出力する。文字アドレス情報（データ情報の゛
第２１Ｓ分）は、文字ＲＯＭ四紮アドレス指定する。こ
のＲＯＭは第３図に示すＡＸＢ文字マトリクスに対応す
るＡ’ＸＢ’マトリクス内に含まね１、文字悄＠を表わ
す電気的・ゼターンを記憶している。

文字ＲＯＭ（ハ）内の文字悄廠は２つの文字群に分割さ
れておシ、各群は最大６４文字を有している。文字アド
レス情報は各文字群の全文字をアドレス指定し、映像モ
ード決定回路の出力は文字群のアドレス指定を行なう。

映像モーｒ情報（データ情報の第１部分）は、ナンド・
ゲートｑ及び（四並びにランチ０樽で構成した映像モー
ド決定回路（ハ）を制御する。この実施例において、映
像モードには、通常映像モード、反転映像モード及びノ
・イライト映像モードがある。次に、この映像モード決
定回路（ハ）を詳細に説明する。

第１図及び第３図に示す如く、文字ＲＯＭ　ｃＡはアド
レスＭ　Ｌｏ　＝Ｌｚ　’ｒ介してアドレス発生器（イ
）からの繰返しラスタ巌計数信号を受ける。アドレス線
ＤＯ〜５の文字アドレス指定及びアドレス１ｆ４ｊｌ　
Ｌ。

ｕｔ 〜Ｌ２のラスク線情報に応じて、文字ＲＯＭ　ｅ）が文
字マトリクスＡ′×Ｂ′データを出力する。文字アドレ
ス指定の各変化において１つの文字マトリクス列Ａ′が
出力し、ラスク線情報の各変化において６４個の文字マ
トリクス列、即ち６４ＸＡ’が出力する。文字出力線Ｃ
３ｕｔＯ〜７を介して、文字ＲＯＭ（ト）の出力を並列
／直列変換用シフト・し、ジスタ１．３・に供給する。

シフト・レジスタ＜３Ｑは、このシフト・レジスタのク
ロック入力端に供給されたト９ット周波数信号Ｇに応じ
て、並列文字マトリクス行データ（Ａ’）ｅ直列データ
に変換する。上述の如く、ドツト周波数信号Ｇは９．６
　ＭＨｚの１吾号であシ、これは１．２　ＭＨｚ文字周
波数信号Ｓと、文字マトリクス行（Ａ）におけるピクセ
ル点の数（Ｂ）との槓である。

シフト・レジスタ６Ｑの出力を排他的オア・ゲート（ロ
）の一方の入力端に供給する。排他的オア・ゲート（至
）の第２入力端は、映像モード決定回路（ハ）の一部で
あるランチＩ３→のＱ２出力端に結合している。

排他的オア・ダート（至）の出力端はオア・ゲート０Ｑ
の一力の入力端に結合している。オア・ゲート０＊の第
２入力端はアンド・ダート（６）の出力端に結合してい
る。アンド・ダート（６）の−力の入力端は映像モード
決定回路−のラッチ（ハ）のＱ１出力端に結合しておシ
、アンド・ｒ−ト（６）の第２入力端はタイミング回路
伏０からのドツト周波数惜号Ｇｆｃ受ける。

オア・ケ゛−ト（６）の出力をバッファ増巾器Ｈに供給
する。この増１コ器■は映像信号を増巾し、この倍Ｍ　
ｆｆ：ＣＲＴ　（２４の２軸制御グリツドに供給して、
ラスク走査の動作期間中に映像を表示する。

ここで１！８＋！：像モード決定回路（ハ）の説明に戻
る。映像モード情報がデータ出力線り。ｕｔ６及び７を
介して表示ＲＡＭ（ハ）から映像モード決定回路に供給
される。線り。ｕｔ６及び７はナンド・グ°−ト（ト）
の入力端、並ひにラッチ０４のＤｌ及びＤ２入力端に結
合している。ナンド・ケ９−ト（ト）の出力端は、文字
ＲＯＭ（ハ）のアドレス入力端及びナンド・グー）（３
→のイネーブル入力端に結合している。ナンド・ケ°−
トＣ３埠の第２入力端は、タイミング回路頭ｄｋらの１
．２ＭＨｚ文字周波数信号Ｓを受ける。ナンド・グー）
１３つの出力端をラッチ（ロ）のクロック入力端に結合
している。

ナンドｌＩｒ−ト（ト）の出力が「高」レベルならば、
ナンド”・ゲートＯ擾の出力はラッチ０４への１．２Ｍ
Ｈｚクロック・パルスである。ＭＸＮ表示マトリクスの
列ｍ＋Ｍに対応するアトシス発生器に）からのアドレス
Ｘｏ−Ｘ５の変化に、ランチ（→のクロック動作は同期
する。ランチ（３ΦのＱ１出力をアンド・ケ９−ト（６
）のイネーブル入力端に給供して、ハイライト映像モー
ｒ２開始する。ラッチ■のＱ２出力を排他的オア・ｒ−
）（ト）に供給して、映像全反転する。なお、ナンド・
ケ゛−ト（至）の出力信号は第１制御信号であり、ラッ
テｃ１４のＱｌ及びＱ２出力信号は第２制御信号である
。

以下の説明において、映像モードを次のように定義する
。

（表　１） データ出力線６及び７が共に２進「Ｏ」の第ｌの場合、
ナンド・ケ゛−ト（１）の出力は２進「１」であり、文
字ＲＯＭ（ト）の文字群の一力をアドレス指定し、ナン
ド・ダート６ａヲイネーブルする。このナンドーク゛−
トロａのイネーブルにより、１．２Ｍ１（ｚ文字周波数
信号Ｓ’ｚラッチ（ロ）のクロック入力端に供給する。

ラッチ（ロ）のクロック動作により、Ｄｌ及びＤ２入力
端の２進「０」がＱｌ及びＱ２出力端に発生する。

このＱｌ及びＱ２出力端の２進「０」全夫々排他的オア
・ケ９−ト（ハ）及びアント９・ダート□□□のイネー
ブル入力端に供給する。排他的オア・タート（至）の入
力端の２進「０」はその出力に何ら影響を与えず、また
アンド・ケ゛−ト（６）のイネーブル入力端の２進「Ｏ
」は、９．６ＭＨｚドツト周波数信号Ｇがこのケ゛−ト
を通過するのを阻止する。よって、通常映像をＣＲＴ　
（２０に供給する。

データ出力線６及び７の映像モード情報が夫々「１」及
び「０」の場合、ナンド・ケ゛−ト（ト）の出力は依然
「１」であり、ラッチ（ロ）のＤｌ及びＤ２人力は夫夫
「１」及び「０」である。前と同じ文字群からの１文字
が文字ＲＯＭ　Ｍから選択され、ナンド・デート６埠を
介して１．２ＭＨｚ文字周波数信号Ｓをラッチ−〇クロ
ック入力端に供給する。すると、ラッテ■のＱｌ及びＱ
２出力は夫々ｒｌＪ及び「０」となる。Ｑ２出力は前と
同じなので、排他的オア・ゲート（ハ）は影響を受けな
い。ラッチ（ロ）のＱｌ出力の「１」がアンｒ・ダート
（６）をイネーブルし、９．６ＭＨｚドツト周波数信号
Ｇがオア・グー）　１４０を通過する。オアーダート１
０において、排他的オア・ダート（ロ）からの映像信号
及び９．６ＭＨｚ　）’ント周波数信号Ｇは論理和とな
広映像出力の平均レベルを増加させるので、表示のその
部分がハイライトになる。

データ出力線６及び７の映像モード情報が夫々「０」及
び「１」の場合、ナンド・ケ゛−ト■の出力は再び２進
「１」であり、ラッチ（ロ）のＤＩ及びＤ２入力端は夫
々「０」及び「１」である。前と同じ文字群からの他の
文字を文字ＲＯＭ（ハ）から選択し、ナンド・グー）　
ｃ３２は１．２ＭＨｚクロック周波数信号をラッチ６Φ
のクロック端に供給する。このランチがクロックされた
後、Ｑｌ及びＱ２出力は夫々「０」及び「１」となる。

Ｑｌの「０」出力をアンド・ケート、１４のイネーブル
入力端に供給して、９゜６ＭＨｚ　ビット周波数１ぎ号
Ｇがオア・グートリ０に通過するのを阻止する。Ｑｌの
「１」出力を排他的オア・ケ°−ト（ハ）の−力の入力
端に供給し、他方の入力端のデータを出力端において反
転する。よって、反転映像モードとなる。

データ出力線６及び７の映像モード’（Ｗ報が共に２進
「１」の場合、ナンド・ケ゛−ト１叫の出力は２進「０
」となる。ナンド・ケ゛−ト司の出力端の２進「０」に
より、文字ＲＯＭ（ハ）内の第２文字群から文字を選択
でき、ナンド・ゲートＣ’Ａ　”ｋ介して１．２ＭＨｚ
文字周波数信号がラッチ６ゆのクロック端に加わるのを
阻止する。ラッチ０◆はクロックされないので、Ｑｌ及
びＱｌの前の出力がそのまま維持さワ１、前の映像モー
ドのままとなる。

各ラスク線後に水平タイミング・ノそルスがラッチ０４
）全クリアし、今までのラスク紛のランチされた映像モ
ード情報が次のラスク線の異なる映１域モード情報に干
渉するのを防止する。文字ＲＯＭ（イ）の第２文字群か
らの文字をアドレス指定しているときは、映像モードを
変更できない点に留意されたい。これは、文字ＲＯＭ四
の第２文字群の選択を行なう所定の２ビツト映像モード
情報によシ、映像モード決定回路（ハ）が前の映像モー
ドをラッチしたままだからである。第２文字群からの文
字に対して映像モードを変更するには、第２文字群を再
びアドレス指定する前に決定回路（イ）のラッチを解除
する必要がある。これは、文字アドレス情報が付随した
新たな映像モード情報を入力し、映像モード決定回路（
ハ）の前のモードのラッチを解除して新しい映像モード
を決めることによ）行なえる。また、こ力、により、映
像モード決定回路（ハ）は文字ＲＯＭ　ｆｉの第１文字
群のアドレス指定を行なってしまう。この問題を最小に
するには、各文字群用の文字を慎重に選択しなければな
らない。

上述は本発明の好適な一実施例についての説明であるが
、当業者には本発明の要旨を逸脱することなく種々の変
更が可能なことが理解できよう。

例えば、文字アドレス及び映像モード情報を任意の組合
せにより構成し、文字ＲＯＭ内の文字群の数及び映像モ
ードの数を謂してもよい。壕だ文字ＲＯＭは文字数字情
報以外にタイミング・ダイヤグラム等の他の形式の情報
を含んでいてもよい。更に、本発明はラスク走査型ＣＲ
Ｔ表示器に限定さね、ることなく、ベクトル表示システ
ム等にも適用できる。

発明の効果 上述の如く、本発明は文字アドレス及び映像モード情報
を扱うのに少ないビット、例えば８ビツトのデータ路で
よい。また、本発明は等測的によシ大きなデータ路が必
俄な文字アドレス及び映像モード情報に小さなＲＡＭ及
びＲＯＭでよい。

【図面の簡単な説明】

第１図は本発明を含む表示装置の部分的なブロック図、
第２図はＭ行Ｎ列のマトリクスに分割されたＣＲＴ表示
の一部を示す図、第３図は第２図のＣＲＴ表示を拡大し
た図である。 図において、＠は記憶手段、（ハ）はモード決定回路、
（至）ｕｌ及び６つは属性制御回路である。 ２ ｏ　　　　ｏｏ。 ＦＩＧ−２− １２ ８Ｂ ＦＩＧ　、１

Claims (1)

【特許請求の範囲】
1. データ情報の第１部分を受け、第１及び第２制御信号を
   発生するモード決定回路と、複数の電気的・ぐターンを
   記憶し、上記データ情報の第２部分及び上記第１制御１
   ぎ号により選択された電気的ノやターンを出、力する記
   憶手段と、上記第２制御信号によ）上記記憶手段からの
   電気的パターンの属性を制御する属性制御回路とを具え
   、該属性制御回路からの出力信号によシ表示器に表示を
   行なうことを特徴とする表示制御回路。