JPH01161397A - 画像表示用ｖｒａｍの書き込み方式 - Google Patents
画像表示用ｖｒａｍの書き込み方式Info
- Publication number
- JPH01161397A JPH01161397A JP62321848A JP32184887A JPH01161397A JP H01161397 A JPH01161397 A JP H01161397A JP 62321848 A JP62321848 A JP 62321848A JP 32184887 A JP32184887 A JP 32184887A JP H01161397 A JPH01161397 A JP H01161397A
- Authority
- JP
- Japan
- Prior art keywords
- vram
- information
- bit
- writing
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 8
- 239000003086 colorant Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
画像表示用ＶＲＡＭに自然画像を書き込む方式ビット操
作を無くして画像の高速表示を可能にすることを目的と
し、 １ドツト単位で主記憶メモリに記憶した自然画像情報を
、該１ドツト単位のままＶＲＡＭに書き込むように構成
する。
作を無くして画像の高速表示を可能にすることを目的と
し、 １ドツト単位で主記憶メモリに記憶した自然画像情報を
、該１ドツト単位のままＶＲＡＭに書き込むように構成
する。
本発明はＶＲＡＭの書き込み方式に関し、特に画像表示
用ＶＲＡＭに自然画像を書き込む方式に関するものであ
る。
用ＶＲＡＭに自然画像を書き込む方式に関するものであ
る。
画像表示用のＶＲＡＭは、第３図に示すように、ホスト
コンピュータ３から公衆回線又は専用回線４を介して主
記憶メモリ２に送られて来た自然画情報や、ＣＤ−ＲＯ
Ｍ５に格納された自然画情報をＤＭＡ転送により主記憶
メモリ２に一旦１ドント毎に記憶し、この記憶した情報
を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三原色別プレーン
群に振り分けてＶＲＡＭＩに記憶した後、ＣＲＴ６に表
示するためのものである。尚、このメモリ２からＶＲＡ
ＭＩへの書き込みは、制御値￥１７に格納されたソフト
ウェアにより行い、ＶＲＡＭＩからＣＲＴ６への表示は
画像ボード８上のハードウェアによって行う。
コンピュータ３から公衆回線又は専用回線４を介して主
記憶メモリ２に送られて来た自然画情報や、ＣＤ−ＲＯ
Ｍ５に格納された自然画情報をＤＭＡ転送により主記憶
メモリ２に一旦１ドント毎に記憶し、この記憶した情報
を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三原色別プレーン
群に振り分けてＶＲＡＭＩに記憶した後、ＣＲＴ６に表
示するためのものである。尚、このメモリ２からＶＲＡ
ＭＩへの書き込みは、制御値￥１７に格納されたソフト
ウェアにより行い、ＶＲＡＭＩからＣＲＴ６への表示は
画像ボード８上のハードウェアによって行う。
このようなＶＲＡＭを用いた画像表示においては、各８
プレーンの計２４プレーンがあり、そのビット構成は６
４０ビツト×４００ビツト×２４＝６．１４４．Ｍビッ
トのビット情報（２２４色−１６００万色）を扱うため
処理に時間がかかる。従って、ＶＲＡＭを用いた画像表
示の高速化が要望されている。
プレーンの計２４プレーンがあり、そのビット構成は６
４０ビツト×４００ビツト×２４＝６．１４４．Ｍビッ
トのビット情報（２２４色−１６００万色）を扱うため
処理に時間がかかる。従って、ＶＲＡＭを用いた画像表
示の高速化が要望されている。
従来から用いられているＶＲＡＭの書き込みのためのア
ドレス構成は、第４図（ａ）に示すように、１ドツトの
情報がＲ，ＧＳＢそれぞれ８ビツト（２５６段階の色の
濃さを表す）で合わせて２４ピントで構成され、各Ｒ，
Ｇ、Ｂ情報毎にプレーンを切り替えながら８ドツト分の
書き込みを行う。この場合、ＶＲＡＭの書き込み方向は
図示のプレーンの厚み方向であり、この厚み方向の８ピ
ントがＲ，Ｇ、Ｂの各１ドツトを構成する８ビツト情報
に対応している。
ドレス構成は、第４図（ａ）に示すように、１ドツトの
情報がＲ，ＧＳＢそれぞれ８ビツト（２５６段階の色の
濃さを表す）で合わせて２４ピントで構成され、各Ｒ，
Ｇ、Ｂ情報毎にプレーンを切り替えながら８ドツト分の
書き込みを行う。この場合、ＶＲＡＭの書き込み方向は
図示のプレーンの厚み方向であり、この厚み方向の８ピ
ントがＲ，Ｇ、Ｂの各１ドツトを構成する８ビツト情報
に対応している。
この場合の書き込み方式が第５図に示されており、Ｒ情
報を例にとれば、ドツト■情報、ドツト■情報、・・・
ドツト■情報の各第１ビツト情報（図ではビットＯとし
て示されている）が、アドレス「０」情報として集めら
れる。この場合、１つのＲプレーンは第４図（ａ）に示
すように、４００×６４０ビツトで構成されるが、アク
セス単位は８ビツト毎であるので、１プレーンは４００
Ｘ６４０÷８＝３２０００個のアドレスで構成されるこ
ととなる。従って、第４図（ｂ）に示すように、１盤目
のプレーンの最初のアドレス「０」はＲ情報のドツト■
〜■の第１ビツト、アドレス「ｌ」はＲ情報のドツト■
〜■の第２ビツト（図ではビットｌとして示されている
）、というようにして記憶されて行き、２番目のＲプレ
ーンの最初のアドレスはｒ３２０００Ｊとなり、これも
同様にドツト■〜■の第２ビツトが記憶される。
報を例にとれば、ドツト■情報、ドツト■情報、・・・
ドツト■情報の各第１ビツト情報（図ではビットＯとし
て示されている）が、アドレス「０」情報として集めら
れる。この場合、１つのＲプレーンは第４図（ａ）に示
すように、４００×６４０ビツトで構成されるが、アク
セス単位は８ビツト毎であるので、１プレーンは４００
Ｘ６４０÷８＝３２０００個のアドレスで構成されるこ
ととなる。従って、第４図（ｂ）に示すように、１盤目
のプレーンの最初のアドレス「０」はＲ情報のドツト■
〜■の第１ビツト、アドレス「ｌ」はＲ情報のドツト■
〜■の第２ビツト（図ではビットｌとして示されている
）、というようにして記憶されて行き、２番目のＲプレ
ーンの最初のアドレスはｒ３２０００Ｊとなり、これも
同様にドツト■〜■の第２ビツトが記憶される。
このようにして、ＶＲＡＭを構成するＲ、Ｇ。
Ｂの８ブレーンの各々に順次、自然画情報が書き込まれ
る。
る。
このような画像表示用ＶＲＡＭの書き込み方式において
は、各ドツト情報のうちのビット情報を１つづつ集めな
がら書き込みを行っているので、このビット操作により
時間がかかり、従ってプレーンの切り替えに時間がかか
るため、画像の高速゛表示ができないという問題点があ
った。
は、各ドツト情報のうちのビット情報を１つづつ集めな
がら書き込みを行っているので、このビット操作により
時間がかかり、従ってプレーンの切り替えに時間がかか
るため、画像の高速゛表示ができないという問題点があ
った。
従って、本発明は、かかるビット操作を無くして画像の
高速表示を可能にする画像表示用ＶＲＡＭの書き込み方
式を実現することを目的とする。
高速表示を可能にする画像表示用ＶＲＡＭの書き込み方
式を実現することを目的とする。
本発明を第１図を用いて説明すると、１ドツト単位で主
記憶メモリ２に記憶した自然画像情報を、その１ドツト
単位のままＶＲＡＭＩに書き込むものである。
記憶メモリ２に記憶した自然画像情報を、その１ドツト
単位のままＶＲＡＭＩに書き込むものである。
本発明に係る画像表示用ＶＲＡＭの書き込み方式では、
第１図に示すように、主記憶メモリ２に記憶したＲ、Ｇ
、Ｂの色の濃さの各ドツト情報（例えば８ビツト）をそ
のまま纏めてＶＲＡＭＩの各アドレスに書き込まれる。
第１図に示すように、主記憶メモリ２に記憶したＲ、Ｇ
、Ｂの色の濃さの各ドツト情報（例えば８ビツト）をそ
のまま纏めてＶＲＡＭＩの各アドレスに書き込まれる。
従って、ＶＲＡＭにはアドレッシングを変更するだけで
ビット操作無しに１ドツトの情報が１回のアクセスで書
き込みすることができる。
ビット操作無しに１ドツトの情報が１回のアクセスで書
き込みすることができる。
以下、本願発明に係る画像表示用ＶＲＡＭの書き込み方
式の実施例を説明する。
式の実施例を説明する。
第２図（ａ）は、本発明に係る画像表示用ＶＲＡＭの書
き込み方式によって書き込まれたＶＲＡＭの一実施例を
示したもので、８ビツトで構成される各ドツト情報は図
示のようにＶＲＡＭＩのプレーン方向の８ビツトに対応
して記憶される。
き込み方式によって書き込まれたＶＲＡＭの一実施例を
示したもので、８ビツトで構成される各ドツト情報は図
示のようにＶＲＡＭＩのプレーン方向の８ビツトに対応
して記憶される。
例えば、ＶＲＡＭＩのアドレス「０」には、第２図（ｂ
）に示すように、ドツト■（第５図参照）の第１ビツト
（図ではビット０として示されている）から第８ビツト
（図ではとソト７として示されている）が記憶され、同
様にして、アドレス１２」には、ドツト■の第１〜８ビ
ツト情報が記憶されることとなる。
）に示すように、ドツト■（第５図参照）の第１ビツト
（図ではビット０として示されている）から第８ビツト
（図ではとソト７として示されている）が記憶され、同
様にして、アドレス１２」には、ドツト■の第１〜８ビ
ツト情報が記憶されることとなる。
このようにして、全Ｒ情報については、メモリ２を４０
０Ｘ６４０＝２５６０００回アクセスすることによりＶ
ＲＡＭＩへの書き込みが終了する。
０Ｘ６４０＝２５６０００回アクセスすることによりＶ
ＲＡＭＩへの書き込みが終了する。
以上のように、本発明の画像表示用ＶＲＡＭの書き込み
方式によれば、ビット操作によるＶＲＡＭへの書き込み
を行わずに、ビット情報をそのまま書き込むように構成
したので、ＶＲＡＭへの書き込み時間が短縮できる。
方式によれば、ビット操作によるＶＲＡＭへの書き込み
を行わずに、ビット情報をそのまま書き込むように構成
したので、ＶＲＡＭへの書き込み時間が短縮できる。
例えば、Ｒ，Ｇ、Ｂの１ビツト情報を８ビツトで構成す
るとすると、全書き込みに要する時間は次のビット操作
時間だけ短縮されることが分かる。
るとすると、全書き込みに要する時間は次のビット操作
時間だけ短縮されることが分かる。
ビット操作時間
＝２μ×８（１バイト分のピント操作時間）×６４０÷
８ （１ラインのバイト数）Ｘ４００（ライン数） Ｘ （８＋８＋８）（Ｒ，Ｇ、Ｂプレーン数）＝１２．
３秒
８ （１ラインのバイト数）Ｘ４００（ライン数） Ｘ （８＋８＋８）（Ｒ，Ｇ、Ｂプレーン数）＝１２．
３秒
第１図は本発明に係る画像表示用ＶＲＡＭの書き込み方
式を概念的に示した図、 第２図は本発明に係る画像表示用ＶＲＡＭの書き込み方
式の一実施例によって書き込まれたＶＲＡＭの構成を説
明する図、 第３図は本発明及び従来例に適用される画像表示用ＶＲ
ＡＭの書き込み方式の全体のシステムを示すブロック図
、 第４図は従来の画像表示用ＶＲＡＭの古き込み方式によ
って書き込まれたＶＲＡＭの構成を説明する図、 第５図は従来の画像表示用ＶＲＡＭの書き込み方式を説
明する図、である。 図において、 １・・・ＶＲＡＭ。 ２・・・主記憶メモリ。 図中、同一符号は同−又は相当部分を示す。 各ドツト・＠報 本弁明の方式 ％式％ ＶＲＡＭを用いるシステムの全体図 端３図 従来のＶＲＡＭ＠成 第４区 従来の方式
式を概念的に示した図、 第２図は本発明に係る画像表示用ＶＲＡＭの書き込み方
式の一実施例によって書き込まれたＶＲＡＭの構成を説
明する図、 第３図は本発明及び従来例に適用される画像表示用ＶＲ
ＡＭの書き込み方式の全体のシステムを示すブロック図
、 第４図は従来の画像表示用ＶＲＡＭの古き込み方式によ
って書き込まれたＶＲＡＭの構成を説明する図、 第５図は従来の画像表示用ＶＲＡＭの書き込み方式を説
明する図、である。 図において、 １・・・ＶＲＡＭ。 ２・・・主記憶メモリ。 図中、同一符号は同−又は相当部分を示す。 各ドツト・＠報 本弁明の方式 ％式％ ＶＲＡＭを用いるシステムの全体図 端３図 従来のＶＲＡＭ＠成 第４区 従来の方式
Claims (2)
- （１）１ドット単位で主記憶メモリ（２）に記憶した自
然画像情報を、該１ドット単位のままＶＲＡＭ（１）に
書き込むことを特徴とした画像表示用ＶＲＡＭの書き込
み方式。 - （２）前記ＶＲＡＭ（１）にドット単位で書き込む方向
が、該ＶＲＡＭ（１）のＲ、Ｇ、Ｂ情報のプレーン方向
である特許請求の範囲第１項に記載の画像表示用ＶＲＡ
Ｍの書き込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321848A JPH01161397A (ja) | 1987-12-18 | 1987-12-18 | 画像表示用ｖｒａｍの書き込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321848A JPH01161397A (ja) | 1987-12-18 | 1987-12-18 | 画像表示用ｖｒａｍの書き込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161397A true JPH01161397A (ja) | 1989-06-26 |
Family
ID=18137099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62321848A Pending JPH01161397A (ja) | 1987-12-18 | 1987-12-18 | 画像表示用ｖｒａｍの書き込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161397A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136793A (ja) * | 1983-12-26 | 1985-07-20 | 株式会社日立製作所 | 画像データ処理装置及び方法 |
-
1987
- 1987-12-18 JP JP62321848A patent/JPH01161397A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136793A (ja) * | 1983-12-26 | 1985-07-20 | 株式会社日立製作所 | 画像データ処理装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960004652B1 (ko) | 이중 버퍼 표시 시스템의 작동속도 증가를 위한 방법 및 장치 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| JPS6021092A (ja) | カラ−インデツクス変換方式 | |
| US5724560A (en) | Display graphics adapter for processing different pixel sizes in a windowing system | |
| JPS60258589A (ja) | 文字図形表示回路 | |
| JPS6041378B2 (ja) | 画像記憶装置 | |
| JPH01161397A (ja) | 画像表示用ｖｒａｍの書き込み方式 | |
| JP3002951B2 (ja) | 画像データ記憶制御装置 | |
| JPH0242489A (ja) | 画像表示装置 | |
| JPS6292070A (ja) | 画像デ−タの記憶方式 | |
| JPH01229382A (ja) | 画像処理システム | |
| JPS6052438B2 (ja) | カ−ソルの制御方式 | |
| JPS62236076A (ja) | フレ−ムバツフアメモリアクセス方式 | |
| JP3077272B2 (ja) | 画像表示方法 | |
| JPH087077A (ja) | 画像処理装置 | |
| JPS62127893A (ja) | 画像表示回路 | |
| JPS63251864A (ja) | 表示装置 | |
| JPH04130493A (ja) | 画像データ処理装置 | |
| JPS58126590A (ja) | カラ−グラフィックディスプレイ装置 | |
| JPS6146985A (ja) | 表示機能拡張装置 | |
| JPS63237179A (ja) | イメ−ジデ−タ変換回路 | |
| JPS62127793A (ja) | メモリ制御回路 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS6146988A (ja) | 表示機能拡張装置 | |
| JPS59148091A (ja) | 文字図形表示装置 |