JPS6342472B2 - - Google Patents

Info

Publication number
JPS6342472B2
JPS6342472B2 JP57202980A JP20298082A JPS6342472B2 JP S6342472 B2 JPS6342472 B2 JP S6342472B2 JP 57202980 A JP57202980 A JP 57202980A JP 20298082 A JP20298082 A JP 20298082A JP S6342472 B2 JPS6342472 B2 JP S6342472B2
Authority
JP
Japan
Prior art keywords
code
signal
circuit
memory
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57202980A
Other languages
English (en)
Other versions
JPS5992674A (ja
Inventor
Yasukazu Nishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57202980A priority Critical patent/JPS5992674A/ja
Publication of JPS5992674A publication Critical patent/JPS5992674A/ja
Publication of JPS6342472B2 publication Critical patent/JPS6342472B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフアクシミリ信号等の画像信号を高速
で圧縮、符号化を行う符号化回路に関する。
従来の構成とその問題点 画像信号の伝送時間を短縮するため、また画像
情報を蓄積するメモリの容量を少なくするため
に、画像信号の冗長度を抑圧する符号化方式が用
いられている。例えば、フアクシミリのグループ
機器においては、1次元符号化方式としてモデ
フアイド・ハフマン(MH)符号化方式が、2次
元符号化方式としてモデフアイド・リード
(MR)符号化方式が採用されている。
MH符号化方式は画像信号の白ランあるいは黒
ランの連続するランレングス数を求め、これを白
ランおよび黒ランをそれぞれにつき64画素毎に
1728画素までコード化した「メイクアツプコー
ド」と、0から63まで1画素毎に刻んでコード化
した「ターミネーテイングコード」を組合せて任
意のランレングス数をコード化し符号圧縮する方
法である。
MR符号化方式は符号化ライン上の変化画素の
位置情報を、符号化ライン上で符号化ずみの変化
画素の位置情報およびすでに符号化ずみの前ライ
ンの変化画素の位置情報を参照しながら3種類の
モード(パスモード,垂直モード,水平モード)
を求め、符号化ラインを逐次符号化する方法であ
る。
このような符号化を高速で行う場合、符号が決
定されるごとにその符号長分を一度にシリアル符
号に変換する方法ではなく、符号を決定するブロ
ツクとシリアル符号に変換するブロツクの間に中
間バツフアメモリであるフアーストイン・フアー
ストアウトメモリ(FIFO)メモリを設け、FIFO
メモリには決定された符号を発生するよう指示す
る命令コードを書込み、この命令コードを読出し
シリアル符号に変換する符号化方式がある。また
ライン同期信号(EOL信号)は各ラインの符号
化データの後及び、1ページの最初のデータの前
に付加される。
従来符号を発生させる回路とEOL信号を発生
させる回路とは独立に構成され、符号を発生させ
たのちラインの終端を検出すると符号に続いて
EOL信号を発生させる回路からEOL信号を発生
する方法で構成されている。このような回路構成
を前記の中間バツフアメモリ(FIFO)を用いた
符号化回路に適用すると、EOL信号を発生させ
るタイミングが複雑となり、回路規模が大きくな
る欠点がある。
発明の目的 本発明の目的は符号化の回路と同一の回路でラ
イン同期信号を作成させる符号化回路を提供する
ことである。
発明の構成 上記目的を達成するために本発明ではラインの
終端を検出し、EOL信号を作成するよう指示す
る命令コードを発生する回路を設け、この命令コ
ードを符号作成用の命令コードと同様に中間バツ
フアメモリ(FIFO)に記憶させ、命令コードを
順次中間バツフアメモリ(FIFO)から取出すよ
うに構成する。
実施例の説明 第1図に本発明の符号化回路の一実施例を示
す。1は変化点検出回路、2はカウンタ、3は制
御回路、4はセレクタ、5はFIFOメモリで、変
化点検出回路1はクロツクに同期して入力してく
る2値の画像信号の白信号から黒信号への変化或
いは黒信号から白信号への変化を検出する。カウ
ンタ2は白信号或いは黒信号の継続ビツト数をカ
ウントする。制御回路3は変化点検出回路1で信
号の変化が検出されるとセレクタ4でカウンタ2
の値を選択し、FIFOメモリ5に白信号のランレ
ングス数か黒信号のランレングス数かの情報とカ
ウンタ2の値を書込み、その後カウンタ2をクリ
アする。この一連の動作を繰返し行うと、FIFO
メモリ5には白信号、黒信号のランレングス数が
順に記憶される。
第2図は画像信号と同期信号の関係を示した図
でbの画像信号の各ラインはaの同期信号の
“H”レベル区間に送出されてくる。制御回路3
でラインの終端すなわち同期信号の“L”レベル
を検出すると、まずFIFOメモリ5に白信号のラ
ンレングス数か黒信号のランレングス数かの情報
とカウンタ2の値を書込み、その後カウンタ2を
クリアし、また変化点検出回路1もクリアし、次
のラインの符号化の準備を行う。その後セレクタ
4がEOL信号を作成させるよう指示する命令コ
ードを選択し、FIFOメモリ5にその命令コード
を書込む。この動作により、FIFOメモリには各
ラインの白信号のランレングス数、黒信号のラン
レングス数とEOL信号発生命令コードが順に記
憶される。
6はROM、7はP/Sシフトレジスタ、8は
レジスタ、9はクロツク発生回路、10はメモリ
で、ROM6は白信号のランレングス数と黒信号
のランレングス数に対応した符号とその符号長、
及びEOL信号発生命令コードに対応した符号
(MH符号では“000000000001”)とその符号長
(MH符号では符号長12)が記憶されている。
P/Sシフトレジスタ7にはROM6から読出さ
れた符号が、レジスタ8にはROM6から読出さ
れた符号長が一時記憶される。クロツク発生回路
9はレジスタ8に記憶された符号長分のクロツク
を発生し、P/Sシフトレジスタ7に記憶されて
いるパラレル符号をシリアル符号に変換し、メモ
リ10に入力する。今FIFOメモリに白信号のラ
ンレングス数或いは黒信号のランレングス数或い
はEOL信号発生命令コードが記憶されていると
すると、これの最も古いデータを読出し、ROM
6でこれに対応した符号と符号長に変換し、符号
をP/Sシフトレジスタ7に、符号長をレジスタ
8に入力し、クロツク発生回路9で符号長分のク
ロツクを発生し、メモリ10に入力する。この動
作をFIFOメモリ5を調べ、データが記憶されて
いると、これの最も古いデータを読出し同様の動
作を行う。
以上の動作によりメモリ10には各ラインの画
像信号に対応した符号及び同期(EOL)信号が
記憶される。
上記の実施例は1次元符号化方式の場合につい
て述べたが、2次元符号化方式である例えばMR
符号化方式の場合についても容易に適用出来る。
またページの終りを示す信号EOP信号はMH符
号ではEOL信号を連続6回送出すればよく、
FIFOメモリにEOL信号発生命令コードを上記と
同様の操作で連続6回書込めばよい。
発明の効果 本発明によつて次のような効果が持たらされ
る。
(1) 各ラインの終了時に同期信号発生命令コード
をFIFOメモリに書込むだけでよく、タイミン
グの制御が簡易である。
(2) FIFOメモリからの読出し以降符号の発生と
同期信号の発生とが同一の回路で行うことが出
来、回路規模の縮小が計れる。
【図面の簡単な説明】
第1図は本発明の一実施例における符号化回路
のブロツク図、第2図は画像信号と同期信号の関
係を示したタイミング図である。 1……変化点検出回路、2……カウンタ、3…
…制御回路、4……セレクタ、5……FIFOメモ
リ、6……ROM、7……P/Sシフトレジス
タ、8……レジスタ、9……クロツク発生回路、
10……メモリ。

Claims (1)

    【特許請求の範囲】
  1. 1 読取られた画像信号のランレングス数をカウ
    ントし、そのカウント数に対応した符号を作成す
    るように指示する命令コードを発生し、命令コー
    ドを発生順にフアーストイン・フアーストアウト
    メモリに記憶し、前記フアーストイン・フアース
    トアウトメモリから命令コードを順次取出しその
    命令コードに対応した符号を作成して符号化を行
    うモデフアイド・ハフマン(MH)符号等の符号
    化回路において、ライン同期信号を作成するよう
    指示する命令コードを発生する手段とその命令コ
    ードをフアーストイン・フアーストアウトメモリ
    に記憶させる手段とを設け、前記符号化の回路と
    同一の回路を動作させることによりライン同期信
    号を作成することを特徴とする符号化回路。
JP57202980A 1982-11-18 1982-11-18 符号化回路 Granted JPS5992674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57202980A JPS5992674A (ja) 1982-11-18 1982-11-18 符号化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57202980A JPS5992674A (ja) 1982-11-18 1982-11-18 符号化回路

Publications (2)

Publication Number Publication Date
JPS5992674A JPS5992674A (ja) 1984-05-28
JPS6342472B2 true JPS6342472B2 (ja) 1988-08-23

Family

ID=16466333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202980A Granted JPS5992674A (ja) 1982-11-18 1982-11-18 符号化回路

Country Status (1)

Country Link
JP (1) JPS5992674A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147671A (ja) * 1984-12-21 1986-07-05 Seiko Instr & Electronics Ltd 図形デ−タ圧縮転送回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567271A (en) * 1978-11-14 1980-05-21 Nec Corp Coding circuit
JPS5721169A (en) * 1980-07-15 1982-02-03 Ricoh Co Ltd Coding circuit
JPS5761379A (en) * 1980-09-30 1982-04-13 Ricoh Co Ltd Encoding or decoding device
US4327379A (en) * 1980-04-11 1982-04-27 Xerox Corporation Hardware implementation of 4-pixel code encoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567271A (en) * 1978-11-14 1980-05-21 Nec Corp Coding circuit
US4327379A (en) * 1980-04-11 1982-04-27 Xerox Corporation Hardware implementation of 4-pixel code encoder
JPS5721169A (en) * 1980-07-15 1982-02-03 Ricoh Co Ltd Coding circuit
JPS5761379A (en) * 1980-09-30 1982-04-13 Ricoh Co Ltd Encoding or decoding device

Also Published As

Publication number Publication date
JPS5992674A (ja) 1984-05-28

Similar Documents

Publication Publication Date Title
JPH04199981A (ja) 即時処理型1次元符号器
US3804975A (en) Video signal data signal compression system
US4800440A (en) Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes
US4955061A (en) Method and apparatus for processing an image signal
JPS6338152B2 (ja)
JPS6342472B2 (ja)
US7460718B2 (en) Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory
JPS6342471B2 (ja)
JPS5883473A (ja) 画信号符号化方式
JPS6333350B2 (ja)
JPS5840989A (ja) 画像情報の符号化処理方法および伝送制御方法
JPS6329472B2 (ja)
JPS60253372A (ja) 画信号符号化方式
JPH04270569A (ja) 画像処理装置におけるデータ圧縮方式
JPS6341276B2 (ja)
JP2615215B2 (ja) 画像データ圧縮方式
KR900007566B1 (ko) 화상데이터 변환장치 및 방법
JPH02218224A (ja) データ転送方法
JPH0360225B2 (ja)
JPS6132867B2 (ja)
JP2965084B2 (ja) イメージデータ圧縮方法
EP0652670A1 (en) Image encoding apparatus and method
JPS61256868A (ja) デ−タ処理方式
JPH0654210A (ja) パターン・ランレングス逆変換方法及び装置
JPS6028374A (ja) 符号化および復号化装置