JPS60100874A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明は画像ファイルやファクシミリ装置等の電気的に
画像情報を取扱う装置に関するものであシ、特に画像情
報を圧縮した形態、例えばモディファイド・ハフマン（
Ｍ−Ｈ）符号によりランレングス符号化されて記憶ない
し伝送される画像情報を取扱う際に有効な画像処理装置
に関するものである。 例えば原稿画像読取装置に読取って電気的な画像信号を
形成し、これをプリンタやファイルに伝達したり、或い
は伝送線を介して遠隔地のプリンタ装置へ伝送したシす
ることが提案されている。この様に、複数の装置間で画
像信号の授受を行なう場合には、送り側と受け側の同期
を良好とする必携がある。 そこで、送信側と受信側、例えばリーダとプリンタの少
なくとも一方にバッファメモリを設け、伝送される画像
信号を一担バツクアメモリに格納して伝送することにょ
シ、伝送に係わる速度やタイミング合せを行なうことが
考えられる０ しかしながら、圧縮画像データの伝送には画　−像デー
タとは異なるタイミング合せ用の信号等も同時に伝送さ
れる。従って、この画像データ以外のデータを前述のメ
モリに格納することはメモリの無駄となる。 本発明は以−ヒの点に鑑みてなされたもので、画像デー
タを良好に且つ効率良く取り扱うことのできる画像処理
装置を提供することを目的とする。 また、本発明の他の目的は画像データの授受に用いられ
るメモリを有効に使用することのできる画像処理装置を
提供することである。 更に本発明の他の目的は圧縮処理された画像データに対
して有効な画像処理装置を提供することである。 また、本発明の他の目的は高速な画像処理に充分対応可
能な画像処理装置を提供することである。 また、本発明の更なる目的はモディファイドホフマン符
号化による圧縮データの処理に適した画像処理装置を提
供するものである。 本発明の以上の目的そしてそれ以外の目的、及び効果は
以下の説明よシ明らかになるであろう。 以下に、原稿画像読取装置によって読取られて送出され
た圧縮画像データを直接或いは画像電子ファイルを介し
て受信し、これを復号化してプリントアウトする機能を
有した受信装置を例に本発明の詳細な説明する。 第１図はＭ　Ｈ符号の復号器の概略ブーツ２図である。 前述の如く圧縮処理されＭＨ符号型式になっている画像
データがライン２０１によシ入力する。７０はライン２
０１によシ入力する画像データ中のＦＩＬＬビット及び
ＲＴＣ信号を検出する検出回路で、この回路７０による
検出信号はＣＰＵ９０に伝達される。ＣＰＵ９０は本受
信装置における受信制御及び復号制御等の基本制御を行
なうもので、ＲＯＭ、ＲＡＭ等を有するマイクロコンピ
ュータによって構成される。 図中７１は画面メモリでここには前述の圧縮回路にてＭ
ｌ符号化されメモリポート１５より読出されて伝送され
た画像信号が記憶されている。画像メモリ７１としては
、光や磁気ディスクからなる少なくとも１ペ一ジ分の記
憶容量の画像ファイルメモリがある。尚、遠隔地から信
号線を介して送信されてきたデータのメモリで変換され
て出力される。７２はリードアドレスカウンタで画面メ
モ１Ｊ７１にデータ読出しのためのリードアドレスを与
えるためのカウンタである。 また、９１はライトアドレスカウンタで画面メモリ７１
にデータ書込みのためのライトアドレスを与えるだめの
カウンタである。 ７３はパラレル・シリアル変換器である。即ち、画面メ
モリ７１からの出力データ線Ｏｎは相対速度を上げるた
めに２４ビツト構成になっておル、パラレル・シリアル
変換器７３は入力する２４ビツトのパラレルデータを８
ビツトのパラレルデータ３個に分割し８ビツト毎のデー
タブロックをブロック単位でシリアルに変換出力するた
めのパラレル・シリアル変換器である。 この変換器７３は８ビツトのデータを８ピツドパ９レル
に３回シフトしたらリードアドレスカランタフ２０カウ
ント値を１個歩進するための３進カウンタ１４１（第２
図）を含んでいる０この様な構成により２４ビツトのデ
ータをそのままシフトレジスタによシ順次８ビットのデ
ータに変換することによる時間遅れを防止できる。 ７４はトライステート・バッファ群で、ノ（ラレルシリ
アル変換器７３からの２４ビツトのデータ８４の中から
、オフセットレジスタ７９の示すオフセット値８５のデ
ータを先頭とする連続した最大１３個のデータをラン長
デコードＲＯＭ７５及びコード′長デコードＲＯＭ７７
に入力するためのものである。ここでオフセット値とは
８ビツト毎にパラレルシフトされたシリアルデータＤ０
〜Ｄ□のどの位置からＭＨ符号を抜き取るか即ち、どの
位置がＭＨ符号の切れ目かを示すデータである。従って
具体的には１３ビツトのトライステートバッファを複数
個（１４個）用意してその入力線は１ビツトずつずらし
て信号線８４に接続し、出力線はワイヤードオア接続す
ることによって構成している０そのトライステートバッ
ファ群の中の１個を選択すれば任意のデータシフトが実
行できる。つまり１４個のトライステートバッファのど
れか１つをコード長毎にイネプルするとＭｕ符号の連続
からなる２４ビツトのデータのうち所定ビットから始ま
る連続した１３ビツト以内のコードデータ（ＭＨ符号）
を瞬時に得ることができる。オフセット値８５を上述の
１４個のトライステートバッファ選択のためのバッファ
選択信号線８６に変換するのがオフセットデコーダ８０
である。 この様に８ビツトパラレル処理の構成をとることによυ
有効長の不揃いなＭＨ符号を簡単にかつ高速で読取るこ
とができる。 即ち、あるＭＷ符号が３ビツトであったとすると、これ
に続＜ＭＨ符号は３個後のトライステートバッファに格
納されていることになる。 従って、このトライステートバッファを選択することに
よシ、３ビツトのシフト動作無しに、即座に続＜ＭＨ符
号を読取ることができる。 ラン長デコードＲＯＭ７５に入力されたＭＨ符号はここ
でラン長データに変換される。すなわちラン長デコード
ＲＯＭ７５は、Ｍ　ｉ（符号をアドレスにし、それに対
応するう／長を出力データとする様に構成した変換テー
ブルである。 ＲＯＭ７５から出力されるラン長データはラン長カウン
タ７６によって計数され、黒又は白のビット数が出力さ
れる。 ２ン長カウンタ７６の計数終了を示す信号リップルキャ
リアウド（ＲＣＯ）で次のラン長をロードすると共にラ
ン長デコードＲＯＭ７５から出力されるラン長データが
白であるか黒であるかを示す（Ｍ号を出力するトグルフ
リップフロッグ８３を反転する。このトグルフリップフ
ロッグ８３の出力とカラ／り出力どによシ黒ビット群、
白ビット群が交互に表われる連続したＶｉｄｅ。 信号を得る。このＶｉｄｅｏ信号は高速プリンタ等の出
力（表器に伝達される。 ７７はコード長デコードＲＯＭで、ラン長デコードＲＯ
Ｍ８５と同様にＭＨ符号をアドレスにし、トライステー
トバッファ群７４から選択的に供給された１３ビツトの
データに含まれるＭＨ符号の有効コード長を出力データ
とする様に構成した変換テーブルである。コード長８７
は加算器群７８を介してオフセットレジスタ７９にて累
積加算される。いま加算器群７８の入力Ｃ，Ｄ及びＥが
共に

〔０〕の時は、オフセットレジスタ７９にセットさ
れているもとのオフセット値８５が加算器群７８のＡ入
力に入り、また、新たなコード長８７がＢ入力に入って
いるので、オフセットレジスタにクロックが印加される
と新たなオフセット値８５紘、 新たなオフセット値２元のオフセット値＋コード長とな
る。この値は今デコードしたＭＨ符号に連続した次のＭ
Ｈ符号の先頭オフセット値を与える。りまシこの新たな
オフセット値に基づいて、トライステートバッファ群７
４からの選択動作を行なうことによシ、前にデコードさ
れたＭＥ符号の符号要分だけシフトした所から始まるデ
ータが即座に読めて、次のＭＨ符号が判断できる。この
様にして切れめなく入力される長さが一定でないＭＨ符
号の切れ目を容易に判断でき、従ってＭ　Ｈ符号のデコ
ードが次々に行なえる訳である。 ところでパラレルシリアル変換器７３に格納可能なデー
タの長さは有限であるから、補充が必要である。これは
オフセット値８５が〔８〕を越えた場合にコンパレータ
８１でこれを判定してパラレルシリアル変換器７３を８
ビツト歩進して更なる８ビツトデータをセットすると共
に加算器群７８のＥ入力に〔−８〕を印加する。 この場合のオフセット値は 新たなオフセット値＝元のオフセット値十コート°長−
８となってデータが８ビツトシフトすると共にオフセッ
ト値も同じだけシフトするからパラレルシリアル変換器
７３及びトライステートバッフ７群７４にセットされて
いるデータとオフセットレジスタ７９のオフセット値の
相対位置は不変である。８ビツト歩進は前述の如くバッ
ファ。 デコーダ、３進カウンタで行なう。３進カウンタが〔２
〕になる毎に２４ビツトデータに対する８ビツト歩進が
３回行なわれたことに逐シ、メモリ７１よシ次の２４ビ
ツトデータを読出す。 従ってオフセットレジスタ７９から見たシリアルデータ
８４はＭＨ符号が切れ目なく連続した無限に長いシリア
ルデータであるかの様に見える。 この様にして、前のＭＨ符号の復号動作と同時又は直後
に１それに続（ＭＨ符号の取り込みが可能となるので、
連続したＭＨ符号の復号動作が待ち時間なく高速に行な
うことができる。 従って、出力装置としても、復号動作に合せて間欠動作
するプリンタ等を必要としない。 ＭＨ符号の中の特種なデータであるＥＯＬ符号（１ライ
ン終了を示す同期信号）については専用のデコーダでデ
コードする。すなわちトライステートバッファ群７４と
並列に、パラレル・シリアル変換器からの２４ビツトデ
ータを入力するＥＯＬデコーダ群８２であシ、これは後
述の如く複数（１４ケ）の１３ビツトの入力のＰ　Ａ　
Ｌ　（ｐｒｏｇｒａｍａｂｌｅ　ａｒａｙ　ｌｏｇｉｃ
　）で構成し、１ビツトづつシフトしたシリアルデータ
をデコードし、どれかのＰＡＬがＥＯＬ符号を検出する
と１３人力オアゲートによ、９ＥＯＬ信号８Ｂを出力す
る。また同時に、ＥＯＬ符号が検出されたオフセット値
８９の出力も行なう。ＥＯＬデコーダ群８２のどれかの
ＰＡＬがＥＯＬ符号をデコードした時にはＥＯＬ検出信
号線８Ｂが用レベルになシトグルフリップフロップ８３
をリセットし、次のライン入力に対し、白Ｖｉｄｅ。 信号を出力する様にすると共に加算器群７８の入力のう
ちＡ、Ｂ及びＥを無視してＣ及びＤのみ加算出力する様
にする。このとき、加算器群７８のＣ入力にはＥＯＬ符
号の符号長である〔１２〕が、またＤ入力にはＥＯＬ符
号が検出されたオフセット値８９が印加される。この結
果オフセット値８５の値は次の様になる。 新たなオフセット値＝■几デコーダ群のオフセット値＋
１２ＥＯＬ符号を専用のハードウェアでデコードするの
は復号処理に、例えばビット欠落等による誤動作があっ
た場合に白黒が逆転してしまう等のエラーをその行だけ
で食い止め全画面にエラーが波及するのを防止するべく
、ラインの終了を確実に得るためである。もしエラーが
なければ加算器群７８の入力はＥＯＬ検出時は、コード
長を示すＢ入力とＣ人力は当然等しく、またオフセット
値を示すＤはＡとＥの和に等しくなる０ この様にしてオフセットレジスタの再セットによシＥＯ
Ｌ符号の次のラインにおけるＭＨ符号のぬきと）開始位
置を正確に与えることがでキル。マタ、とのＥＯＬ符号
を後段のプリンタの記録動作の水平同期信号とすること
もできる。 次に第２図を用いて第１図示の各ブロックの第１図と共
通の構成要素には同一の番号を付与しである。また、Ｃ
Ｋは処理動作の基本クロックである。画面メそす（図示
せず）からのパラレル出力（ｌワード２４ビツトＤ０〜
Ｄｔｓ　）　ｔ一旦Ｄラッチ１４０でラッチする。ラッ
チするタイミングは３進カウンタ１４１のすプルキャリ
アウドが出になυかつコンノくレータ８１１ＤＡ〉Ｂ出
力が川になった時である。ラッチされたデータＤ。〜Ｉ
）１．を連続した８ビツトづつのデータに分はドライス
テートノ（ソファ１４２，１４３及び１４４を介してＤ
ラッチ１４５にワイヤードオアで入力する。トライステ
ート／（ソファ１４２〜１４４ｔ；ｉデコーダ１７０の
出力によシ選択され、Ｄラッテ１４５に８ビツトデータ
を出力する。８ピツトノくラレルデータを７（ラレルに
授受する３段構成のＤラッテ１４５，１４６及び１４７
により８ピツトノくラレル、］（イトシ１ノアルの形で
）（ラレル・シリアル変換される。 パラレルシリアル変換器７３からの２４ビツトデータは
ドライステートノ（ソファ群７４に入力され、バッファ
１４８，１４９，１５０・・・には各々Ｄ０〜Ｄｉ、Ｄ
Ｉ〜Ｄｓ　、Ｄｔ〜Ｄ、・・・のｐ口く、１ビツトずつ
シフトした８ビツトデータｉ＝夫々格納される。従って
、シリアル変換された出力り。 〜Ｄｏの内トライステート・〕くツソファ群を構成する
ドライステートノくソファ１４８〜１５１のうち１つを
選択することにより任意のビットから始まる連続した８
ビツトデータが選択される。たとえばトライ・ステート
・ノくソファ１５０が選択されれはり、〜Ｄ、がラン長
デコードＲＯＭ７５及びコード長デコードＲＯＭ７７側
に伝達される。ＭＨ符号のコード長は最大１３であるか
ら本来このトライステート・ノ（ソファ群は１３ビツト
長のものが必要である。しかし、ＭＨ符号の特徴により
Ｍ）Ｉ符号の先頭の連続した１個。 ４個また酸５個の′Ｐを別の回路でデコードする事によ
シ、８ビツト以下のデータによシＭＨ符号の解読が可能
であシ、これにより回路構成を節約できる。１５２がＭ
Ｈ符号の先頭の連続した１″をデコードするためのＰＡ
Ｌである。 ＰＡＬｔｉプログラマブル・アレー・ロジックの略で米
国モノリシック・メモリーズ社の商標である。ここにた
とえばＰＡＬｉ＆Ｌ４というデバイスを２個用いて第１
表に示す様な論理でプログラムする。これによシオフセ
ットレジスタ７９からのオフセット値の示す先頭アドレ
スから役が１個もなければ秋、少なくとも＼が１個おる
時は１、＼が４個ある時は２、娩が５個ある時は３なる
零ビツト判定出力信号（２ビツト）を出力する。この値
はデータセレクタ１５３に入力されかつ、２つのＲＯＭ
７５及び７６にアドレス選択データとして入力される０
データセレクタ１５３は零ビツト判定信号をもとに００
連続数を示す（０３，（１）、（４）及び〔５〕のいず
れかを選択して２進数で出力する。データセレクタ１５
３の出力は加算器１５４でオフセット値１５と加算され
てオフセットデコーダ８０に印加される。従ってトライ
ステートバッファ群７４の中から選択されるバッファは
、データセレクタ１５３の出力値分だけさらにシフトし
た所から例えば＼が１つの時は右へ１つノ（ソファをと
げしたバッファから連続した８個のデータを出力する。 尚、データセレクタ１５３の出力ｆｉ＾が

〔０〕の場合
は、ＭＨ符号が８ビツト以内であり、このと良はオフセ
ット値８５への加算動作はなされない。 この様に、ＭＨ符号の先頭の「０」を、別口路でデコー
ドすることにより、トライステートバッファの容量を節
約でき、また、後段のデコード用ＲＯＭのアドレス線の
節約も可能となる。 バッファ群７４からのシフト出力によるコード長の蓄積
が８を越えるとオフセットレジスタ７９の出力が８を越
えるのでコンパレータ８１がそれを判断して変換回路７
３を作動する。これによυ２ツテ１４５〜１４７が８ビ
ツト上にシフトする。即ち、２ツチ１４５のデータがラ
ッチ１４６に、また、ランチ１４６のデータがラッチ１
４７へと夫々再セットされる。従ってトライステートバ
ッフ７群７４へのデータが８ビツトシフトしたことＫな
る。前述の如くジツテ１４７の１〜８ビツトがバッファ
１４８の１〜８ビツト目に、又１４７の２〜８とランチ
１４６０１ビツト目がバッファ１４９の１〜８ビツト目
にという具合に各バッファとラッチとがビット接続され
ているので各トライステートバッファの格納データも８
ビツトシフトすることになる、［＋すえば１０番目のト
ライステートバッファに格納されていた８ビツトのバッ
ファデータと同じものがこのシフト動作によ９２番目の
トライステートバッファに格納される。 ラン長Ｉ七ＯＭ７５に書き込まれた数値は、アドレス線
にランレングス符号をデータ線にラン長データを割り当
てている。また、コード長ＲＯＭ７７にも同様に、アド
レス線にランレングス符号が入力され、そして、データ
線にコード長データを割当てている。Ａ　１　ｇに黒／
白信号入力を、Ａ、〜Ａ、に零ビツト判定信号を、Ａ、
　−Ａ。 にＭＨ符号を入力する。第２表にラン長デコードＲＯＭ
７５とコード長デコードＲＯＭ７７のに格納されるプロ
グラム例を示す。 尚、メークアップコードのラン長は６４の倍数なのでＲ
ＯＭ７５にはメークアップコードのラン長を６４で割っ
た値を書いておき、６ビツトシフト回路１５５で６４倍
して正確なラン長を得る。つま、ｊ）ＲＯＭ７５の出力
を６ビツト上位シフトし、下位６ビツトにＯをセットし
て出力する。尚、ターミネートコードである場合にはシ
フト回路１５５にはシフト動作を行なわせず、入力した
データをそのまま出力せしめる。 ＲＯＭ７５の出力Ｏ１をメークアップ・コード／ターミ
オイト・コード（６３以下のラン長）判定信号出力（Ｍ
／Ｔ）に当てている。そして、この判定信号Ｍ／Ｔによ
シシフト回路１５５のシフト動作を行なうか否かを制御
する。一方、メークアップコードが出力された時はイン
バータ１５６とＭ／Ｔ信号を反転した信号によシグート
１５７を不作動にすることによってトグル・フリップ・
フロップ８３を反転させない。トグルフリップフロップ
８３はＥＯＬ符号を示す信号８８によシフリアされその
出力を１白”にリセットする。この様にしてメークアッ
プコードに対応する構成なのでランレングスＲＯＭ７５
の容量を少なくできる。 コード長ＲＯＭ７７から出力されるコード長は加算器１
５８でオフセット値と加算される。 その値は通常はＡ側が選択されているデータセレクタ１
５９及び加ｎ器１６０を介してオフセットレジスタ７９
に印加されている。データセレクタ１６１は通常は〔０
〕を選択していて、コンパレータ８１がオフセット値の
８よｐ大なるを検出したる時に、〔−８〕を選択する。 従って加算器１６０によシ過去の蓄積を８だけ減する。 同時にゲート１６２を開きラッチ１４５，１４６及び１
４７の値を８ビツトシフトする。 また３進カウンタ１４１を１個歩進し、その結果リプル
キャリーアウトが出ればリードアドレスカウンタ７２を
歩進する。３進カウンタ１４１のＱ出力はデコーダ１７
０にも入力され、デコーダ１７０は、上述のシフト動作
によシ空となるＤラッチ１４５に新たな８ビツトデータ
を供給すべく、トライステートバッファ１４２〜１４４
のいずれかを選択し、データをロードせしめる。 １６４〜１６７はＥＯＬ符号デコード用の１４個のＰＡ
Ｌである。たとえばＰＡＬ１６Ｌ６を用いて次の様な論
理をプログラムする事によってＥＯＬ符号がデコードで
きる。 Ｅ　＝　／Ａ、ｘ／Ａ、　Ｈ／Ａ、　＊／Ａ、　ｘ／−
−−−・・・叢／Ａ＋ｏ　Ｘ／Ａｎ叢／Ａ＋ｔ１６８は
どのＰＡＬがＥＯＬ符号をデコードしたかを判定して出
力するエンコーダである。 ＥＯＬ符号が検出されるとエンコーダ１６８によシどの
ＰＡＬで発生したかを判定しそこからＥＯＬ符号のデー
タ長井だけオフセット出力をジャンプする様加算器１７
１にてエンコー＃−１６８の出力に〔１２〕を加えてＥ
ＯＬ検出信号８８にてＢ入力の選択されているデータセ
レクタ１５９を介しオフセット出力を再セットする。 尚ゼロのラン長に対応する方法としてシリアルパラレル
変換器７３内に２ワ一ド程度のＦｌ−ＦＯバッソフを設
けるか又は復号器の動作クロックを２倍にする事によシ
充分対応することができる。 又メモリ等からのＢ（青）、Ｇ（緑）、Ｒ（赤）又はＹ
（黄）２Ｍ（マゼンタ）、Ｃ（シアン）のカラー画像符
号化データをカラー別に復号することＫも応用できる。 以上説明したように、本例によるＭＨ符号の復号器は１
個のＭ■Ｉ符号のデコードを１システムクロック以内に
デコードする事が可能なのできわめて高速なＭＨ符号の
復号器が実現できる。 従って画素が圧縮格納された電子ファイルと高速プリン
タとの対応が可能となる。 又Ｍ　Ｈ符号のデコードに関しては本来は１３ビツト長
の信号線を見てデコードしなければならないが、本例で
は零の連続するコードを分割してデコードする事によシ
、主デコーダは８ビツト長の信号線を見るだけで可能と
なり、従って変換用ＲＯＭは低価格なものですむ。 又本例は、エラーデータが全画面に与える悪影響を防止
することができる。 第１図示のＦＩＬＬ及びＲＴＣ検出回路７０においてＦ
ＩＬＬビットを検出して、それのメモリ７１への格納を
阻止する点につき第３図、第４図により説明する。 符号化データが極めて短かいときプリンタが追随できな
くなることを防止すべく、ライン中のデータ量が短かく
ならない様Ｍ、Ｈ圧縮符号のランレングス符号中にはＦ
Ｉ　ＬＬビットが含まれている。このＦ”ＩＬＬビット
は実際の画像データではないので、このビットでメ千り
を無駄に費やすのを防ぐべく、受信時において、メモリ
７１に画像データを記憶する際にはこのビットを検出し
、メモリへの書込みをさせない。それによシメモリを節
約する。 Ｍ、Ｈ符号のコード体系によるとＦＩ　ＬＬビット以外
で”ｏ”が連続する数は最大１４である。従ってデータ
に一〇”が１４個よシも多く続く場合は、１５個目から
後は１Ｐが続く限りそのＯＩｌはＦＩＬＬビットである
。従ってＩＣＩＩＩが１４個続いた事を検出し、更にそ
れ以後″０″′が続く限夛ＦＩＬＬビットと判定してシ
フトレジスタ２００への書込みを禁止し、”１”が来る
までその禁止を解除しない。そしてシフトレジスタに書
込まれた内容だけをメモリに書込めばＦＩ　ＬＬビット
のメモリ７１への書込みを防止できる。 第３図はＦＩＬＬ及びＲＴＣ検出回路７０におけるＦＩ
ＬＬビット検出に関する回路構成を示したものである。 レジスタ２００は例えば２４ビツトでシリアルインパラ
レルアウトの型でメモリ７１に出力接続される。２０１
は伝送された符号化データライン、２０２はそのデータ
に同期して受信側で形成されるデータクロック、２０３
〜２１５はシフトレジスタの出力信号、２１６はＦＩＬ
Ｌ検出信号ライン、２２０はＦＩＬＬ検出器、２１９は
書込みクロック禁止信号、２２２はＤタイプフリップフ
ロップ、２１７はシフトレジスタへの書込みクロックで
あシ、各信号は第４図のタイムチャートに示される。 レジスタに書込まれたデータの１４ビット目にビが生じ
た場合はデータなので、以後のビットデータを有効とし
てレジスタ２００に書込み、更にメモリ７１に格納させ
るが、１４ビツト目も０″の場合は検出信号ライン２１
６に１がセットされフリップフロップ２２２をセットし
、以後のデータクロックを阻止することにょシレジスタ
２００へのＦＩ　ＬＬビットの書込みを禁止する。その
後、１５ビツト目が′″０″ならばデータクロックの禁
止状態が続き、１５ビツト目が′１″ならばデータクロ
ックの禁止は解除される。 又、以上の様にＦＩＬＬビットが除去されたデータ格納
するメモリ７１からデータを前述の如くして読み出して
復号化する場合は、後段の復号した画像データを取扱う
プリンタやディスプレイの機能によってＶｉＦＩＬＬピ
ットを付加する必要が生ずる。このような場合はメモリ
７１からの読出し時にＩｉ”ＩＬＬビットを再度付加す
ることによシ、復号化速度、プリント速度に追随できる
。即ち、例えばプリンタの速度の都゛合上ＥＯＬ信号と
ＥＯＬ信号（１ラインのエンド表示）との間のビット数
が最低５００ビツト必要な場合、メモリ７１から読出さ
れたＭＨコードとして３００ビツトが現在ビット数であ
るなら、その差のＺＯＯビットのｆＯＪを付加する０っ
まシ、ＥＯＬ信号間ビット数を検出することによｐ付加
ビット数を算出してその分０を付加する。 次に受信時のＥＯＬ（エンドオブライン）っま、？ＭＨ
符号コードとしてＩ’０００００００００００１Ｊの検
出及びＲＴＣ（リターンツーコントロール）つまＦ）２
ＸＥＯＬの検出とそれらによる制御につき説明する。 第５図はそのための回路で、第６図及び第７図は信号状
態を示すタイムチャートである。通常回線から受信する
画像データはシリアルデータである。その圧縮符号がＭ
Ｈ符号の時、各スキャンライン毎にＥＯＬ信号が送信さ
れて来る。 このＥＯＬ信号を受信した事を検出しＣＰＵ９０に知ら
せる。ＣＰＵ９０はこのＥＯＬの受信時間の間隔を調べ
る亭により、回線或は受信の状態に異常がないかを管理
する。 この場合にＥＯＬ信号が２個以上連続して検出された時
にはＲＴＣ符号とみなされ、受信データのページ終了又
は中断と判断し、ＣＰＵ９０にＲＴＣを検出した事を知
らせ、メモリ７１の格納動作を停止させたシする。同時
にＲＴＣ検出以後のデータを受けとらない。 ２０１．２０２は第３図と同様のラインである。また、
３０４は２００と同様のシフトレジスタであり　、　Ｈ
’１．明の都合上第３図とは分けて示したが、第３図と
同一のシフトレジスタを用いるものである。３０５はデ
ータ格納クロックの制御ゲート、３０７はＥＯＬ検出器
、３０８゜３１３はＥＯＬ検出信号を記憶するフリップ
フロップで、３】３はＣＰＵ９０とのインタフェースに
使用される。３１５はＣＰＵ９０からのＥＯＬ認識用信
号、３０９，３１０はＲＴＣを検出して記憶するフリッ
プフロップで、３１０はＣＰＵ９０とのインタフェース
に使用される。 ３１２はＣＰＵ９０からのＥＯＬ認識用信号、３１６は
ＲＴＣ信号、３１７はＲＴＣ以後レジスタへのデータ書
込みを禁止する信号である。 レジスタ３０４への入力信号にｒＯＪが１１続き、１２
番目に「１」がセットされると、３０７はＥＯＬと判定
しフリップフロップ３０８゜３１３をセットしＣＰＵ９
０に知らせる。ＣＰＵ９０はフリップフロップ３１３の
出力に基づきＥＯＬ同志の間隔をタイマで測ってエラー
状態をチェックする。　Ｅ　ＯＬが２回続くと７リツプ
フロツプ３０９，３１０がセットしＣＰＵ９０に知らせ
るｏｃＰＵはこれによ、！ＤＲＴＣの入力を判断しこの
時点のメモリ７１のアドレスデータを内蔵ＲＡ　Ｍに格
納し、その格納データに基づき次ページの格納動作をそ
の゛アドレスに引き続くようにする。又、同時にゲート
３０５を制御してメモリ７１への以後のデータの格納を
阻止する。 又、送信開始時送信されてきたデータにおいてＥＯＬが
先ず検出されない限シレジスタへの格納を禁市する。そ
れによりノイズデータをメモリ７１に格納してしまう不
都合がなくなる。 つまりフリップ７０ツブ３１３からのＥＯＬをＣＰＵが
センスして初めてページデータの開始として認識しメモ
リ７１への格納を開始させるＱ メモＩ７７１１ｄ３２Ｍバイトの容量があシ、原稿１ペ
一ジ約２Ｍバイトとすると約１６ページ分のデータが格
納できるが、複雑な情報の場合２ペ一ジ程度しか格納で
きないことがある。従ってＥＯＬ、ＲＴＣ検出信号によ
る前述メモリ制御によりメモリの有効利用ができる。 第６図及び第７図にＥＯＬ、ＲＴＣ検出時のタイムチャ
ートを夫々示す。 又、メモＩＪ　７１から符号化データを読出して前述の
如く復号する場合又は回線に送り出す場合読み出し初め
先ずＥＯＬを検出しない限シ復号開始、伝送開始をさせ
ない。それによシノイズデータを送り出さないようにで
きる。これは第５図のメモリ７１を回線側とし回線側を
メモリ７１としたもので可能となる。 尚、受信した圧縮データをプリントする構成を示したが
、画像をディスプレイ或いはファイルする装置を用いて
もよい。 以上、本発明をその実施例について説明したが、本発明
はこれに限定されるものではなく、クレームに記載の如
き本発明の範囲内において、種々の変形及び変更が可能
であることは言うまでもない。

【図面の簡単な説明】

第１図は本発明における復号装置の一実施例の構成を示
すブロック図、第２図は第１図における詳細回路図、第
３図、第５図は所定データの検出回路図、第４図、第６
図及び第７図はタイムチャート図で＄ｊ５．７１はメモ
リ、７３はパラレルシリアル変換器、７４はバッファ群
、２００はシフトレジスタ、２２２はＤタイプフリップ
フロッグである。

Claims (1)

1. 【特許請求の範囲】 （亘）　画像データを含むデータを入力する手段と、入
   力する画像データを記憶する記憶手段と、入力するデー
   タ中の所定データを検出する検出手段と、上記検出手段
   の検出信号に従って、上記記憶手段のデータ記憶を制御
   する手段とを有することを特徴とする画像処理装置。 （２、特許請求の範囲第（１）項において、上記制御手
   段は上記検出手段の検出信号に従って、上記所定データ
   の上記記憶手段への記憶を禁止することを特徴とする画
   像処理装置。 （３）　特許請求の範囲第（１）項において、上記制御
   手段は上記所定データ検出後に入力するデータを上記記
   憶手段へ記憶せしめることを特徴とする画像処理装置。 （４）特許請求の範囲第（１）項において、上記検出手
   段杖所定信号の連続状態により上記所定データの検出を
   行なうことを特徴とする画像処理装置。 （５）特許請求の範囲第（１１項において、上記入力手
   段は圧縮処理された画像データを入力することを特徴と
   する画像処理装置。 ＋６１　！許請求の範囲第＋１１項において、上記所定
   データとは本来の画像データとは異なるデータであるこ
   とを特徴とする画像処理装置。 （７）　特許請求の範囲第（１１項において、上記記憶
   手段に記憶された画像データに基づき画像形成する手段
   を有することを特徴とする画像処理装置。