JP2877244B2 - 符号化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置等に
用いられる画像データの符号化装置に係り、特にＭＲ符
号化を行なう符号化装置に関する。

【０００２】

【従来の技術】従来、一般にこの種の符号化装置は、画
像データの入力動作、符号化ライン及び参照ラインの変
化点の検出動作、符号化動作、符号データの出力動作が
直列的に行なわれ、また符号化回路の内部動作も直列的
に行なわれる構成であった。ＭＲ符号化を行なう場合、
符号化ラインと参照ラインの両方の変化点を検出した段
階でＭＲ符号化のモードを判定する構成であった（特公
平２−２００３４号）。

【０００３】なお、変化点検出回路と符号化回路の間に
ＦＩＦＯ（先入れ先出しの一時記憶回路）を設け、変化
点の検出と符号化を並列化する構成が知られている（特
公平１−４０５４６号）。

【０００４】

【発明が解決しようとする課題】しかし、画像データの
入力から符号データの出力までの動作が直列的であるこ
と、並びに、参照ラインまたは符号化ラインのいずれか
の変化点が検出されない期間は符号化動作が中断してし
まうことから、符号化処理の高速化に限界があった。

【０００５】なお、変化点検出回路と符号化回路の間に
ＦＩＦＯが設けられても（特公平１−４０５４６号）、
ＭＲ符号化の場合には、モードが決定した後に起点画素
（変化点の検出の開始位置）が更新されるので動作を並
列化できないため、十分な高速化を実現することは不可
能であった。

【０００６】本発明は、上述の問題点について改善し、
より高速な符号化処理が可能な符号化装置を提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】本発明の請求項１記載の
符号化装置の発明は、参照ライン上の画素データの変化
点アドレスをワード単位で求め、この変化点アドレスと
参照ライン先頭からの累積ワード数に相当するアドレス
とを加算して参照ライン変化点アドレスとして出力する
参照ライン変化画素検出手段と、前記参照ライン変化点
アドレスを格納する参照ライン用ＦＩＦＯ手段と、符号
化ライン上の画素データの変化点アドレスをワード単位
で求め、この変化点アドレスと符号化ライン先頭からの
累積ワード数に相当するアドレスとを加算して符号化ラ
イン変化点アドレスとして出力する符号化ライン変化画
素検出手段と、前記符号化ライン変化点アドレスを格納
する符号化ライン用ＦＩＦＯ手段と、前記参照ラインＦ
ＩＦＯ手段、前記符号化ラインＦＩＦＯ手段から入力さ
れた変化点アドレスに基づいて画素データの符号化モー
ドを決定して符号化を行う符号化手段とを備え、各変化
点アドレスを各ＦＩＦＯ手段に記憶させるとともに、前
記符号化手段は各ＦＩＦＯ手段から読み出した変化点ア
トレスに基づいて符号化動作を行い、前記符号化ライン
変化画素検出手段が最初の符号化ライン変化点アドレス
を検出する場合、かつ前記参照ライン変化画素検出手段
が参照ライン上で前記最初の符号化ライン変化点アドレ
スの右側に符号化モードを決定できる参照ライン変化点
アドレスを検出できない時には、符号化手段は前記参照
ライン変化画素検出手段内で計数した累積ワード数に相
当する累積アドレスを用いて符号化モードを決定すると
いう構成を備えたものである。請求項２記載の発明は、
請求項１記載の符号化装置の発明において、前記参照ラ
イン変化画素検出手段が最初の参照ライン変化点アドレ
スを検出する場合、かつ前記符号化ライン変化画素検出
手段が符号化ライン上で参照ライン変化点アドレスの右
側に符号化ライン変化点アドレスを検出できない時に
は、符号化手段は、参照ライン上の次の変化点アドレ
ス、および累積ワード数に相当する累積アドレスを用い
て符号化モードを決定するという構成を備えたものであ
る。

【０００８】請求項３記載の発明は、請求項１記載の符
号化装置において、前記符号化手段は、ＭＲ符号化のモ
ード判定及びランレングス計算を行うモード判定回路と
符号を生成する符号生成回路との間にレジスタを持つと
ともに、前記符号生成回路と符号を外部に出力するため
の符号出力回路との間にレジスタを持つことにより、前
記モード判定回路、前記符号生成回路及び前記符号出力
回路が並列に動作するという構成を備えたものである。

【０００９】

【作用】本発明は上述の構成によって、画像データ入
力、変化点検出、符号化、符号データ出力の全てが並列
動作となり、また、変化点を検出できない場合に変化点
検出の開始アドレスを用いることにより、符号化ライン
及び参照ラインの両方の変化点が検出されるまでの動作
中断もない。さらに、符号化回路の内部動作も並列動作
となる。したがって、本発明による符号化装置は、従来
の符号化装置に比べ符号化処理の飛躍的な高速化が可能
である。

【００１０】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて説明する。

【００１１】図１は本発明による符号化装置の一例を示
す概略ブロック図である。この符号化装置の構成につい
ては後述する。

【００１２】図２はファクシミリ装置の一例の概略ブロ
ック図である。図２において、１は図１に示した本発明
による符号化装置であり、これはシステムバス８とイメ
ージバス９の間に接続されている。システムバス８に
は、ファクシミリ装置全体の制御を行なうマイクロプロ
セッサ（ＭＰＵ）２、符号データの蓄積のために用いら
れる符号メモリ３、回線信号の変復調のためのモデム４
も設けられている。イメージバス９には、送信原稿を読
み取るためのスキャナ５、画像データの入出力のための
バッファとして用いられる画像メモリ６、受信原稿を記
録するプリンタ７も設けられている。

【００１３】図３は図１及び図２に示された本発明によ
る符号化装置１におけるＭＲ符号化のモード判定動作を
示す状態遷移図である。また、図４は符号化装置１によ
るＭＲ符号化モード判定の説明図であって、図３中と同
じ数字は同一の状態を示している。図５は符号化装置１
によって処理される画像データの一例を示す。

【００１４】ここで図３において状態について若干説明
すると、状態１０はＭＲ符号化モード判定のステップ
１、状態２０はＭＲ符号化モード判定のステップ２、状
態３０はＭＲ符号化モード判定のステップ３、状態４０
は水平モードの決定状態、状態５０はパスモードの決定
状態、状態６０は垂直モードの決定状態である。

【００１５】図１において符号化装置１の全体的構成を
説明する。１００は参照ラインの画像データをイメージ
バス９（図２）より取り込み一時的に蓄積する画像デー
タＦＩＦＯ、４００は符号化ラインの画像データをイメ
ージバス９より取り込み一時的に蓄積する画像データＦ
ＩＦＯである。２００は参照ラインの変化点検出を行な
い、変化点を検出したときに変化点のアドレスを、変化
点を検出しないときに変化点検出の開始アドレスを出力
するライン変化点検出回路、５００は符号化ラインに対
する同様の変化点検出のための変化点検出回路である。
３００及び６００は変化点検出回路３００，６００より
出力される変化点アドレスをそれぞれ一時的に蓄積する
変化点ＦＩＦＯである。７００はＭＨ／ＭＲ／ＭＭＲの
符号化を行ない符号データを出力する符号化回路、８０
０はその符号データを一時的に蓄積する符号データＦＩ
ＦＯである。この符号データＦＩＦＯ８００内の符号デ
ータはシステムバス８に出力できる。

【００１６】次に、符号化装置１の各回路の構成を詳細
に説明する。図６は、図１に示した参照ライン変化点検
出回路２００の概略ブロック図である。図７は、この変
化点検出回路２００の内部動作を示すタイミングチャー
トである。

【００１７】図６において、２０１は画像データの変化
点検出を開始するアドレスを記憶する検出開始レジス
タ、２０２はワード内の最初の変化点を検出するワード
内変化点検出回路、２０３はワード内変化点検出回路２
０２から出力される変化点アドレスまたは検出開始レジ
スタ２０２から出力される開始アドレスを選択して出力
するアドレスセレクタ、２０４は画像データのワード数
をカウントするワードカウンタ、２０５は変化点検出回
路２００の全体を制御する変化点検出制御回路である。

【００１８】図１の符号化ライン変化点検出回路５００
は、符号化ラインの画像データを画像データＦＩＦＯ４
００より入力し、変化点アドレスまたは変化点の検出開
始アドレスを変化点ＦＩＦＯ６００に出力することを除
けば、参照ライン変化点検出回路２００と同一の構成で
ある。

【００１９】図８は、図１に示した符号化回路７００の
概略ブロック図である。図８において、７１０は符号化
回路７００の全体を制御するメインシーケンサ、７２０
は変化点アドレスと起点画素アドレスを制御するアドレ
ス制御回路、７３０はＭＲ符号化のモード判定及びラン
レングス計算を行なうモード判定回路、７３５はモード
判定回路７３０で判定されたＭＲ符号のモードと計算さ
れたランレングスを一時的に可能するモードレジスタ、
７４０はアドレス制御回路７２０とモード判定回路７３
０を制御するモード判定サブシーケンサ、７５０はＭＨ
符号及びＭＲ符号を生成する符号生成回路、７５６は符
号生成回路で生成された符号を一時的に蓄積する符号レ
ジスタ、７６０は符号生成回路７５０を制御する符号生
成サブシーケンサ、７７０はＭＨ符号及びＭＲ符号デー
タを複数ビット単位に揃えて出力する符号出力回路、７
８０は符号出力回路７７０を制御する符号出力サブシー
ケンサである。

【００２０】図９は、符号化回路７００内のメインシー
ケンサ７１０の動作を示す状態遷移図である。図９にお
いて、状態７１１はＭＰＵ１（図２）からの起動を待つ
状態、７１２はライン同期信号を生成する状態、７１３
は１ラインの符号化を行なう状態、７１４は符号データ
を８ビット単位に揃えるオクテット化を行なう状態、７
１５は８ビットのフィルビット（”０”）を生成する状
態である。

【００２１】図１０は符号化回路７００内のアドレス制
御回路７２０の概略ブロック図である。図１０におい
て、７２１は変化点ＦＩＦＯ３００（図１）からの参照
ラインの変化点アドレスを一時的に蓄積する変化点レジ
スタ、７２２は変化点ＦＩＦＯ３００からの参照ライン
変化点アドレスまたは変化点レジスタ７２１からの参照
ライン変化点アドレスを選択して出力する変化点セレク
タ、７２３は変化点ＦＩＦＯ６００（図１）からの符号
化ライン変化点アドレスまたは変化点セレクタ７２２か
らの参照ライン変化点アドレスを選して出力する起点画
素セレクタ、７２４は起点画素セレクタ７２３で選択さ
れた変化点アドレスを起点画素アドレスとして一時的に
記憶する起点画素レジスタ、７２５は変化点セレクタ７
２２からの参照ライン変化点アドレスと起点画素レジス
タ７２４からの起点画素アドレスとを比較する変化点比
較器である。

【００２２】図１１は符号化回路７００内のモード判定
回路７３０（図８）の概略ブロック図である。図１１に
おいて、７３１はアドレス制御回路７２０（図１０）か
らの起点画素アドレスまたは参照ライン変化点アドレス
を選択する減算セレクタ、７３２はアドレス制御回路７
２０からの符号化ライン変化点アドレスより、減算セレ
クタ７３１からのアドレスを減算するモード減算器、７
３３はモード減算器７３２によって符号化ラインと参照
ラインの変化点アドレスを減算した結果を一時的に記憶
する垂直モードレジスタ、７３４はモード減算器７３２
によって符号化ライン変化点アドレスから起点画素アド
レスを減算した結果のランレングスのメイクアップ（７
ビット目以上）、または符号生成回路７５０（図８）か
らのメイクアップ減算値を選択するメイクアップセレク
タである。７３５はモードレジスタであり、これは垂直
モードレジスタ７３３の値（符号化ライン変化点アドレ
スから参照ライン変化点アドレスを減算した値）と、モ
ード減算器７３２によって符号化ライン変化点アドレス
から起点画素アドレスを減算した結果のランレングスの
ターミネーティング（下位６ビット）、及びメイクアッ
プセレクタ７３４からのメイクアップを一時的に格納す
る。

【００２３】図１２は符号化回路７００内のモード判定
サブシーケンサ７４０（図８）の動作を示す状態遷移図
である。図１２において、状態７４１はメインシーケン
サ７１０（図８）からの起動を待つ状態、状態７４２は
符号化ライン変化点（ａ１）または参照ライン変化点
（ｂ１）の検出を待つ状態、状態７４３は垂直モードが
決定した状態、状態７４４は参照ライン変化点（ｂ２）
の検出を待って垂直モードまたはパスモードを判定する
状態、状態７４５は符号化ライン変化点（ａ２）または
参照ライン変化点（ｂ２）の検出を待って水平モードま
たはパスモードを判定する状態、状態７４６はランレン
グスを計算する状態、状態７４７は符号化ライン変化点
（ａ２）の検出を待つ状態、状態７４８はランレングス
を計算する状態である。

【００２４】図１３はアドレス制御回路７２０とモード
判定回路７３０の動作を示すタイミングチャートであ
る。

【００２５】図１４は符号化回路７００内の符号生成部
７５０（図８）の概略ブロック図である。図１４におい
て、７５１はＭＲ符号等を生成するＭＲ符号生成回路、
７５２はモードレジスタ７３５からのターミネーティン
グとメイクアップを選択するアドレスセレクタ、７５３
はモードレジスタ７３５からの色情報とアドレスセレク
タ７５２の出力情報をアドレス情報としてＭＨ符号を出
力するＭＨ符号ＲＯＭ、７５４はモードレジスタ７３５
からのメイクアップより２５６０ビット分のメイクアッ
プを減算するメイクアップ減算器である。このメイクア
ップ減算器７３０で得られたメイクアップ減算値はモー
ド判定回路７３０のメイクアップセレクタ７３４（図１
１）の入力となる。７５５はＭＲ符号生成回路からのＭ
Ｒ符号等またはＭＨ符号ＲＯＭ７５３からのＭＨ符号を
選択する符号セレクタであり、これによって選択された
符号は符号レジスタ７５６に一時的に格納される。

【００２６】図１５は符号生成サブシーケンサ７６０
（図８）の動作を示す状態遷移図である。図１５におい
て、状態７６１はメインシーケンサ７１０またはモード
判定サブシーケンサ７４０（図８）からの起動を待つ状
態、状態７６２はライン同期信号を生成する状態、状態
７６３はＭＲ符号を生成する状態、状態７６４は水平モ
ードを生成してモード判定サブシーケンサ７４０からの
起動を待つ状態、状態７６５はＭＨ符号を生成する状
態、状態７６６はランレングスが２５６０以上のメイク
アップ符号を出力後の処理を行なう状態、状態７６７は
ランレングスが２５６０未満のメイクアップ符号を出力
後の処理を行なう状態である。

【００２７】図１６は符号生成回路７５０（図１４）の
動作を示すタイミングチャートである。

【００２８】図１７は符号出力回路７７０（図８）の概
略構成を示すブロック図である。図１７において、７７
１は符号レジスタ７５６からの符号の上位バイトまたは
下位バイトを選択する符号セレクタ、７７２は符号を８
ビット（バイト）に揃えるためのシフトを行なうバレル
シフタ、７７３は符号レジスタ７５６からの符号長を加
算する符号長加算器、７７４はバレルシフタ７７２のシ
フトする長さ（シフト長）を一時的に蓄積するシフト長
レジスタ、７７５はバレルシフタ７７２によってシフト
された符号を一時的に蓄積する保存レジスタ、７７６は
バレルシフタ７７２によりシフトされた符号、保存レジ
スタ７７５に保存された符号、または符号出力セレクタ
７７８からの符号をビットごとに選択するバイト化セレ
クタ、７７７はバイト化セレクタ７７７によって選択さ
れた符号を一時的に蓄積する符号出力レジスタである。
符号出力セレクタ７７８は、符号出力レジスタ７７７か
らの符号データの上位バイトまたは下位バイトを選択す
るものである。

【００２９】図１８は符号出力サブシーケンサ７８０
（図８）の動作を示す状態遷移図である。図１８におい
て、状態７８１は符号生成サブシーケンサ７６０（図
８）からの起動を待つ状態、状態７８２は符号レジスタ
７５６からの符号の下位バイトを符号出力レジスタ７７
７の下位バイトに蓄積する状態、状態７８３は符号レジ
スタ７５６からの符号の上位バイトを符号レジスタ７７
７の下位バイトに蓄積する状態、状態７８４は符号出力
レジスタ７７７の下位バイトのオクテット化を行なう状
態、状態７８５は符号生成Ｃ検査７６０からの起動を待
つ状態、状態７８６は符号レジスタ７５６からの符号の
下位バイトを符号出力レジスタ７７７の上位バイトに蓄
積する状態、状態７８７は符号レジスタ７５６からの符
号の上位バイトを符号出力レジスタ７７７の上位バイト
に蓄積する状態、状態７８８は符号出力レジスタ７７７
の上位バイトのオクテット化を行なう状態である。

【００３０】図１９は符号出力回路７７０（図１７）の
動作を示すタイミングチャートである。

【００３１】以上のように構成された符号化装置１につ
いて、以下その動作を説明する。まず、ＭＲ符号化のモ
ードの決定方法について説明する。ＭＲ符号化は符号化
ライン上の変化点の位置を、符号化ライン上または符号
化ライン直前の参照ライン上の参照する変化点の相対位
置によって符号化する。符号化する変化画素と参照する
変化点は以下のとおり規定される（ＣＣＩＴＴ勧告Ｔ．
４）。

【００３２】ａ０：符号化ライン上の起点画素 ａ１：符号化ライン上でａ０より右の最初の変化点 ａ２：符号化ライン上でａ１より右の最初の変化点 ｂ１：参照ライン上の変化画素のうちａ０より右でａ０
と反対の色を持つ最初の画素 ｂ２：符号化ライン上でｂ１より右の最初の変化点 ＭＲ符号化では、前記変化点の相対的位置関係により３
種類のモードに判別し、モードに応じて起点画素ａ０を
更新する（ＣＣＩＴＴ勧告Ｔ．４）。各モードの条件と
起点画素ａ０の更新位置は次のとおりである。

【００３３】（１）パスモード 条件：ａ１＞ｂ２（ａ１の左側にｂ２がある） 更新位置：ａ１ （２）垂直モード 条件：ａ１≦ｂ２（ａ１と同じ位置または右側にｂ２が
ある）かつ｜ａ１−ｂ１｜≦３（ａ１とｂ１の相対距離
は３画素以下） 更新位置：ａ１ （３）水平モード 条件：ａ１≦ｂ２かつ｜ａ１−ｂ１｜＞３ 更新位置：ａ２ 次に図３と図４を参照して、符号化装置１におけるＭＲ
符号化のモード判定の動作を説明する。ａ１′は符号化
ラインの変化点検出開始位置を示し、ｂ１′とｂ２′は
参照ラインの変化点検出開始位置を示す。ステップ１ （図３の状態１０） 次の場合には当該ステップを繰り返す。

【００３４】１）参照ラインの変化点も符号化ラインの
変化点も検出しない（図４の１１）。

【００３５】２）符号化ラインの変化点のみを検出し、
ａ１−ｂ１′≧−３である（図４の１２）。

【００３６】３）参照ラインの変化点のみを検出し、ａ
１′−ｂ１≦３である（図４の１４）。

【００３７】次の場合にはステップ２（図３の状態２
０）へ移行する。 ４）参照ラインの変化点のみを検出し、ａ１′−ｂ１＞
３である（図４の１５）。

【００３８】５）参照ライン及び符号化ラインの変化点
を検出し、ａ１−ｂ１＞３である図４の１６）。

【００３９】次の場合にはステップ３（図３の状態３
０）へ移行する。 ６）参照ライン及び符号化ラインの変化点を検出し、０
≦ａ１−ｂ１≦３である（図４１７）。

【００４０】次の場合には水平モード（図３の状態４
０）を決定する。 ７）符号化ラインの変化点のみを検出し、ａ１−ｂ１′
＜−３である（第２図の１３）。

【００４１】８）参照ライン及び符号化ラインの変化点
を検出し、ａ１−ｂ１′＜−３である（図４の１９）。

【００４２】次の場合には垂直モード（図３の状態６
０）を決定する。 ９）参照ライン及び符号化ラインの変化点を検出し、−
３≦ａ１−ｂ１≦−１である（図４の１８）。ステップ２ （図３の状態２０） 次の場合には当該ステップを繰り返す。

【００４３】10）参照ラインの変化点も符号化ラインの
変化点も検出しない（図４の２１）。

【００４４】11）参照ラインの変化点のみを検出し、ａ
１′≦ｂ２である（図４の２２）。

【００４５】12）符号化ラインの変化点のみを検出し、
ａ１＞ｂ２′である（図４の２４）。

【００４６】次の場合には水平モード（図３の状態４
０）を決定する。 13）符号化ラインの変化点のみを検出し、ａ１≦ｂ２′
である（図４の２５）。

【００４７】14）参照ラインの変化点と符号化ラインの
変化点を検出し、ａ１≦ｂ２である（図４の２７）。

【００４８】次の場合にはパスモード（図３の状態５
０）を決定する。 15）参照ラインの変化点のみを検出し、ａ１′＞ｂ２で
ある（図４の２３）。

【００４９】16）参照ライン及び符号化ラインの変化点
を検出し、ａ１＞ｂ２である（図４の２６）。ステップ３ （図３の状態３０） 次の場合には当該ステップを繰り返す。

【００５０】17）参照ラインの変化点を検出せず、ａ１
＞ｂ２′である（図４の３１）。次の場合にパスモード
（図３の状態５０）を決定する。

【００５１】18）参照ラインの変化点を検出し、ａ１＞
ｂ２である（図４の３３）。次の場合には垂直モード
（図３の状態６０）を決定する。

【００５２】19）参照ラインの変化点を検出せず、ａ１
≦ｂ２′である（図４の３２）。 20）参照ラインの変化点を検出し、ａ１≦ｂ２である
（図４の３４）。

【００５３】以上の説明から理解されるように、本発明
によれば、必ずしも参照ライン及び符号化ラインの両方
の変化点を検出していなくとも、変化点の検出開始位置
が分かればＭＲ符号のモードを決定できる。

【００５４】以下、符号化装置１の動作を詳細に説明す
る。 画像データＦＩＦＯ１００，４００に関する動作 符号化装置１は、ＭＰＵ２からの指示により動作を開始
する。スキャナ５で読み取られた画像データは画像メモ
リ６に蓄積されているが、符号化装置１は画像メモリ６
より参照ライン及び符号化ラインの画像データを読み出
して画像データＦＩＦＯ１００及び同４００にそれぞれ
蓄積する。画像データＦＩＦＯ１００及び同４００に蓄
積された画像データは、変化点検出回路２００及び同５
００からの要求によりそれぞれ出力される。

【００５５】画像データＦＩＦＯ１００，４００の画像
データの入力と出力を独立に行なうことにより、符号化
装置１への画像データの入力動作と変化点検出回路２０
０，５００の動作とが並行して行なわれる。

【００５６】参照ライン変化点検出回路２００の動作 参照ライン変化点検出回路２００（図６）は、ＭＰＵ１
からの指示により動作を開始し、検出開始レジスタ２０
１を初期化する（図７のクロック1）。

【００５７】画像データＦＩＦＯ１００に画像データが
あれば、ワード内変化点検出回路２０２は検出開始レジ
スタ２０１の開始アドレスよりも右の変化点を検出する
（図７のクロック5〜10，13，16，17）。

【００５８】変化点を検出すれば、その変化点アドレス
をワードカウンタ２０４のワードアドレスと合わせて変
化点ＦＩＦＯ３００に入力し、検出開始アドレスを更新
する（図７のクロック2〜8，14，15）。

【００５９】変化点を検出しなければ、検出開始レジス
タ２０１からの検出開始アドレスをワードカウンタ２０
４のワードレジスタと合せて符号化回路７００に出力す
る。

【００６０】画像データＦＩＦＯ１００の画像データを
更新し、ワードカウンタ２０４を加算し、検出開始レジ
スタ２０１を初期化する（図７のクロック9〜13，16〜2
0）。 画像データが常に入力され、変化点アドレスを
常に出力できれば、変化点を常に１クロックで検出でき
る。

【００６１】符号化ライン変化点検出回路５００の動作 符号化ラインの変化点を検出対象とする以外は、参照ラ
イン変化点検出回路２００の動作と同様である。

【００６２】変化点ＦＩＦＯ３００、６００の動作 変化点ＦＩＦＯ３００及び同６００に蓄積された変化点
アドレスは、符号化回路７００からの要求により出力さ
れる。変化点が検出されていない場合は、変化点検出回
路２００、５００内のワードカウンタ２０４のワードレ
ジスタを出力するよう要求する。

【００６３】変化点ＦＩＦＯ３００，６００の変化点ア
ドレスの入力と出力とを独立に行なうことにより、変化
点検出回路２００，５００と符号化回路７００とが並列
に動作する。

【００６４】符号化回路７００の動作 符号化回路７００（図８）は、ＭＰＵ１からの指示によ
り動作を開始し、メインシーケンサ７１０は状態７１１
から状態７１２に遷移する（図９）。メインシーケンサ
７１０は、ライン動作信号を出力した後に状態７１３に
遷移し、モード判定サブシーケンサ７４０に符号化の開
始を伝える。

【００６５】（アドレス制御回路７２０とモード判定回
路７３０の動作） 符号化の開始を伝えられたモード判定サブシーケンサ７
４０は、状態７４１から状態７４２に遷移する（図１
２）。モード判定サブシーケンサ７４０は、アドレス制
御回路７２０（図１０）の変化点セレクタ７２２で変化
点ＦＩＦＯ３００からの参照ライン変化点アドレスを選
択させ、また起点画素レジスタ７２４を初期化する。ま
た、モード判定回路７３０（図１１）の減算セレクタ７
３１で参照ライン変化点アドレスを選択させ、そして、
符号化ラインと参照ラインの変化点アドレスの差をモー
ド減算器７３２で計算させ、その結果を垂直モードレジ
スタ７３３に蓄積する（図１３のクロック0）。モード
減算器７３２の減算結果によって以後の動作内容は異な
る。図４に関連させて動作内容を（ア）、（イ）及び
（ロ）に述べる。

【００６６】 （ア）減算結果が９’の場合（図４の１６） モード判定サブシーケンサ７４０は状態７４５（図１
２）に遷移し、参照ライン変化点を更新して、次の参照
ラインと符号化ラインの変化点のアドレスの大小をモー
ド減算器７３２で計算させる（図１３のクロック０、
１）。モード減算器７３２の減算の結果、図１３のクロ
ック１では符号化ライン変化点ＦＩＦＯ６００からの変
化点検出信号が‘１’で変化点が検出されていることを
知らされ、符号化ライン変化点アドレスが‘０Ｂ’であ
り、参照ライン変化点ＦＩＦＯ３００からの変化点検出
信号が‘１’で変化点が検出されていることを知らさ
れ、参照ライン変化点アドレスが‘０５’であるので、
符号化ライン変化点アドレスが参照ライン変化点アドレ
スより大きく（図４の２６）、符号化ラインの‘０Ｂ’
の位置に変化点がない場合は符号化ライン変化点ＦＩＦ
Ｏ６００からの変化点検出信号が‘０’で変化点が検出
されていないことを知らされ、符号化ライン変化点アド
レスが‘１０’以上で出力されて符号化ライン変化点ア
ドレスが参照ライン変化点アドレスより大きくなると確
定できるので（図４の２３）、モード判定部サブシーケ
ンサ７４０はパスモードを決定し、起点画素レジスタ７
２４に参照ライン変化点アドレスを書き込み、参照ライ
ンの変化点を更新し、モードレジスタ７３５にパスモー
ド（モード‘３’）を書き込み、このことを符号化生成
サブシーケンサ７６０に知らせ状態７４２へ遷移する
（図１３のクロック１、２）。モード判定サブシーケン
サ７４０は、符号化ラインと参照ラインの変化点のアド
レスの差をモード減算器７３２で計算させ、その結果を
垂直モードレジスタ７３３に蓄積する（図１３のクロッ
ク３）。

【００６７】 （イ）減算結果が４’の場合（図４の１６） モード判定サブシーケンサ７４０は状態７４５に遷移す
る。参照ライン変化点を更新して次の参照ラインと符号
化ラインの変化点のアドレスの大小をモード減算器７３
２で計算させる（図１３のクロック２、３）。図１３の
クロック３では符号化ライン変化点ＦＩＦＯ６００から
の変化点検出信号が‘１’で変化点が検出されているこ
とを知らされ、符号化ライン変化点アドレスが‘０Ｂ’
であり、参照ライン変化点ＦＩＦＯ３００からの変化点
検出信号が‘１’で変化点が検出されていることを知ら
され、参照ライン変化点アドレスが‘０Ｅ’であるの
で、符号化ライン変化点アドレスが参照ライン変化点ア
ドレスよりも小さく、参照ラインの‘０Ｅ’の位置に変
化点がない場合は参照ライン変化点ＦＩＦＯ３００から
の変化点検出信号が‘０’で変化点が検出されていない
ことを知らされ、参照ライン変化点アドレスが‘１０’
以上で出力されて符号化ライン変化点アドレスが参照ラ
イン変化点アドレスよりも小さいと確定できるので、モ
ードサブシーケンサ７４０は水平モードを決定する（図
４の２７）。そして、モードレジスタ７３５に水平モー
ド（モード＝‘１’）を書き込み、このことを符号化生
成サブシーケンサ７６０に知らせ状態７４６に遷移する
（図１３のクロック３）。減算セレクタ７３１で起点画
素アドレスを選択させ、モード減算器７３２で符号化ラ
イン変化点アドレスから起点画素アドレスを減算させて
ランレングスを算出する。また、起点画素セレクタ７２
３で符号化ライン変化点アドレスを選択させて起点画素
レジスタ７２４に書き込み、符号化ラインの変化点を更
新する。次に、メイクアップセレクタ７３４でランレン
グスを選択し、それをモードレジスタ７３５に書き込
み、このことを符号生成サブシーケンサ７６０に知ら
せ、状態７４７に遷移する（図１３のクロック４）。

【００６８】モード判定サブシーケンサ７４０は、符号
化ラインの変化点を検出したら状態７４８に遷移する
（図１３のクロック5）。減算セレクタ７３１で起点画
素アドレスを選択させ、モード減算器７３２で符号化ラ
イン変化点アドレスから起点画素アドレスを減算させて
ランレングスを求める。このランレングスを起点画素セ
レクタ７２３で選択して起点画素レジスタ７２４に書き
込み、符号化ラインの変化点を更新する。そして、メイ
クアップセレクタ７３４でランレングスを選択してモー
ドレジスタ７３５に書き込み、このことを符号生成サブ
シーケンサ７６０に知らせ、状態７４２に遷移する（図
１３のクロック6）。

【００６９】ここで、モード判定サブシーケンサ７４０
は、変化点比較器７２５より参照ライン変化点が不要な
ものであることを知らされ、減算セレクタ７３１で参照
ライン変化点アドレスを選択し、参照ラインの変化点を
更新する（図１３のクロック7）。そして、符号化ライ
ンと参照ラインの変化点のアドレスの差をモード減算器
７３２で計算した結果を垂直モードレジスタ７３３に蓄
積する（図１３のクロック8）。

【００７０】（ウ）減算結果が’−２’の場合（図４の
１８） この場合、モード判定サブシーケンサ７４０は垂直モー
ドを決定し、モードレジスタ７３５に対し、垂直モード
（モード＝’２’）及び、垂直モードレジスタ７３３に
蓄積されている符号化ラインと参照ラインの変化点アド
レスの差を書き込む。次に、起点画素セレクタ７２３に
より変化点セレクタからの参照ライン変化点アドレスを
選択して起点画素レジスタ７２４に記憶させる。そし
て、モードレジスタ７３５にＭＲ符号のモードを書き込
んだことを符号生成サブシーケンサ７６０に知らせ、状
態７４３に遷移する（図１３のクロック8，10）。

【００７１】ここで、ａ１＜ｂ１の垂直モード（ＶL）
の場合に一つの参照ライン変化点画素を２回用いる必要
があるので、モード判定サブシーケンサ７４０は、変化
点セレクタ７２２で変化点レジスタ７２１に記憶させて
いる一つ前の参照ライン変化点アドレスを選択させ、こ
れと起点画素レジスタ７２４に記憶されている起点画素
アドレスとを変化点比較器７２５で比較させる（図１３
のクロック9，11）。

【００７２】そして、変化点比較器７２５より参照ライ
ン変化点が不要であることを知らされたときは、モード
判定サブシーケンサ７４０は状態７４２に遷移し、参照
ラインの変化点を更新し、また変化点ＦＩＦＯ３００か
らの参照ライン変化点アドレスを変化点セレクタ７２２
で選択させる（図１３のクロック（９））。

【００７３】他方、変化点比較器７２５より参照ライン
変化点が必要であることを知らされた場合、モード判定
サブシーケンサ７４０は、状態７４２に遷移する（図１
３のクロック11）。

【００７４】以上の説明から理解されるように、符号化
ライン及び参照ラインの変化点を常に検出できるなら
ば、２クロック以下でＭＲ符号のモード判定及びランレ
ングス計算が可能である。

【００７５】（符号生成回路７５０の動作） モード判定サブシーケンサ７４０から、モードレジスタ
７３５にＭＲ符号のモード（水平モード以外）が書き込
まれたことを知らされた符号生成サブシーケンサ７６０
は、状態７６１から状態７６３に遷移し（図１５）、モ
ードレジスタ７３５のモードによりＭＲ符号生成回路７
５１で符号とその長さ（符号長）を生成させる。この符
号と符号長を符号セレクタ７５５で選択させて符号レジ
スタ７５６に書き込み、この書き込みを符号出力サブシ
ーケンサ７８０に知らせる（図１６のクロック1，2）。

【００７６】続けてモードレジスタ７３６にランレング
スが書き込まれれば、符号生成サブシーケンサ７６０は
状態７６４８（図１５）に遷移する。メイクアップ減算
器７５４の演算の結果、ランレングスがターミネーティ
ング（ランレングス＜６４）のときは、アドレスセレク
タ７５２でモードレジスタ７３５のターミネーティング
が選択されてＭＨ符号ＲＯＭ７５３に入力する。符号生
成サブシーケンサ７６０は、ＭＨ符号ＲＯＭ７５３で生
成された符号と符号長を符号セレクタ７５５で選択して
符号レジスタ７５６に書き込み、このことを符号出力サ
ブシーケンサ７８０に知らせる（図１６のクロック4，
5）。

【００７７】他方、ランレングスがメイクアップ（ラン
レングス≧６４）のときは、アドレスセレクタ７５２で
モードレジスタ７３５のメイクアップが選択されてＭＨ
符号ＲＯＭ７５３に入力する。符号生成サブシーケンサ
７６０は、ＭＨ符号ＲＯＭ７５３で生成された符号と符
号長を符号セレクタ７５５で選択して符号レジスタ７５
６に書き込み、このことを符号出力サブシーケンサ７８
０に知らせる。符号生成サブシーケンサ７６０は状態７
６６または状態７６７に遷移し、メイクアップ減算器７
５４でメイクアップの減算処理を行なって状態７６５に
遷移する。

【００７８】続けてモードレジスタ７３５にランレング
スが書き込まれれば、符号生成サブシーケンサ７６０は
状態７６５を保持して同様の動作を繰り返す。

【００７９】以上の説明から理解されるように、ＭＲ符
号を１クロックで生成でき、ＭＨ符号を２クロックで生
成できる。

【００８０】（符号出力回路７７０の動作） 符号出力サブシーケンサ７８０は、ＭＰＵ２からの動作
開始により、符号出力回路７７０（図１７）のシフト長
レジスタ７７４を’０’に初期化し、状態７８１（図１
８）となる。

【００８１】符号出力サブシーケンサ７８０は、符号レ
ジスタ７５６に符号が書き込まれたことを符号生成サブ
シーケンサ７６０から知らされると、状態７８１から状
態７８２に遷移する（図１９のクロック0）。

【００８２】符号長が例えば’１３’の符号の場合、符
号長加算器７７３より、符号長が８以上であることが符
号出力サブシーケンサ７８０へ知らされる。この場合、
符号出力サブシーケンサ７８０は、符号レジスタ７５６
の符号の下位８ビット（バイト）を、符号セレクタ７７
１で選択し、バレルシフタ７７２とバイト化セレクタ７
７６を介して符号出力レジスタ７７７の下位バイトに書
き込み、状態７８７に遷移する（図１９のクロック1
）。

【００８３】状態７８７において、符号出力サブシーケ
ンサ７８０は、符号レジスタ７５６の符号の上位バイト
を符号セレクタ７７１で選択し、これをバレルシフタ７
７２とバイト化セレクタ７７６を介して符号出力レジス
タ７７７の上位バイトに、符号の上位ビット（ここでは
符号長が’１３’であるので５ビット）を書き込む。そ
して、符号長加算器７７３でシフト長レジスタ７７４の
符号長（’０’）と符号レジスタ７５６の符号長（ここ
では’１３’）とを加算し、加算結果値（ここでは’１
３’）をシフト長レジスタ７７４に書き込む（図１９の
クロック2）。

【００８４】続けて符号レジスタ７５６に符号が書き込
まれると、符号出力サブシーケンサ７８０は状態７８６
に遷移する。その符号の符号長が例えば’４’の場合、
符号長加算器７７３によって符号長が８未満であること
が符号出力サブシーケンサ７８０へ知らされる。

【００８５】この場合、符号出力サブシーケンサ７８０
は、符号レジスタ７５６の符号の下位のバイトを符号セ
レクタ７７１で選択し、これをバレルシフタ７７２で５
ビット左にシフトし、バイト化セレクタ７７６によっ
て、符号出力レジスタ７７７の上位バイトに蓄積されて
いる５ビットの符号と、バレルシフタ７７２からの符号
の下位３ビットとを合わせて８ビットとし、これを符号
出力レジスタ７７７の下位バイトに書き込む。バレルシ
フタ７７２からの符号の残りの上位１ビットは、保存レ
ジスタ７７５に蓄積する。そして符号長加算器７７３
で、シフト長レジスタ７７４の符号長（’１３’）に符
号レジスタ７５６の符号長（’４’）を加算し、加算結
果値（’１’）をシフト長レジスタ７７４に書き込む
（図１９のクロック3）。

【００８６】続けて符号レジスタ７５６に符号が書き込
まれなければ、符号出力サブシーケンサ７８０は符号出
力レジスタ７７７の符号データを符号データＦＩＦＯ８
００（図１）に書き込み状態７８１に遷移するが、続け
て符号レジスタ７５６に符号が書き込まれれば、符号出
力サブシーケンサ７８０は状態７８１から状態７８２に
遷移する（図１９のクロック4）。

【００８７】ここでは、符号長が’３’の符号が続けて
書き込まれたとする。この場合、符号出力サブシーケン
サ７８０は、符号長加算器７７３より符号長が８未満で
あることを知らされる。符号出力サブシーケンサ７８０
は、符号セレクタ７５６の符号の下位バイトを符号セレ
クタ７７１で選択して、これをバレルシフタ７７２で１
ビット左にシフトする。次に、バイト化セレクタ７７６
によって、保存レジスタ７７５に保存されていた１ビッ
トと、バレルシフタ７７２からの符号とを合わせ、それ
を符号出力レジスタ７７７の下位バイトに書き込む。そ
して、シフト長レジスタ７７４の符号長（’１’）と符
号レジスタ７５６の符号長（’３’）を符号長加算器７
７３で加算し、加算結果値（’４’）をシフト長レジス
タ７７４に書き込む（図１９のクロック5）。

【００８８】以上の説明から理解されるように、符号デ
ータＦＩＦＯ８００に間断無く符号を出力できれば、８
ビット未満の符号を１クロックで、８ビット以上の符号
を２クロックで、それぞれ処理できる。

【００８９】符号データＦＩＦＯ８００に関する動作 ＭＰＵ２は、符号データＦＩＦＯ８００から符号データ
を読み出して符号メモリ３に一時的に格納し、モデム４
を介して回線に出力する。

【００９０】符号データＦＩＦＯ８００の入力と出力を
独立に行なうことによって、符号化回路７００の動作と
符号化装置１からの符号データ出力動作を並行して行な
うことができる。

【００９１】

【発明の効果】以上の説明から明らかなように、本発明
は、画像データ入力、変化点検出、符号化、符号データ
出力を並列に動作させることが出来、符号化ライン及び
参照ラインの変化点が検出されないことによる動作中断
もなくなる。さらに、符号化手段内の内部動作も並列動
作となる。したがって、本発明による符号化装置は、従
来の符号化装置に比べ符号化処理の飛躍的な高速化を実
現できる。

【図面の簡単な説明】

【図１】本発明の符号化装置の概略ブロック図

【図２】本発明の符号化装置が用いられたファクシミリ
装置のブロック図

【図３】本発明の符号化装置におけるＭＲ符号化モード
の決定動作を示す状態遷移図

【図４】本発明の符号化装置におけるＭＲ符号化モード
決定の説明図

【図５】本発明の符号化装置により処理される画像デー
タの例を示す図

【図６】本発明の符号化装置の参照ライン変化点検出回
路の一例を示すブロック図

【図７】図６に示された参照ライン変化点検出回路の動
作を示すタイミングチャート

【図８】本発明の符号化装置の符号化回路のブロック図

【図９】図８に示されたメインシーケンサの状態遷移図

【図１０】図８に示されたアドレス制御回路のブロック
図

【図１１】図８に示されたモード判定回路のブロック図

【図１２】図８に示されたモード判定サブシーケンサの
状態遷移図

【図１３】図１０に示されたアドレス制御回路及び図１
１に示されたモード判定回路の動作を示すタイミングチ
ャート

【図１４】図８に示された符号生成回路のブロック図

【図１５】図８に示された符号生成サブシーケンサの状
態遷移図

【図１６】図１４に示された符号生成回路の動作を示す
タイミングチャート

【図１７】図８に示された符号出力回路のブロック図

【図１８】図８に示された符号出力サブシーケンサの状
態遷移図

【図１９】図１７に示された符号出力回路の動作を示す
タイミングチャート

【符号の説明】

１ 符号化装置 ２ ＭＰＵ ３ 符号メモリ ４ モデム ５ スキャナ ６ 画像メモリ ７ プリンタ ８ システムバス ９ イメージバス １００ 参照ライン画像データＦＩＦＯ ２００ 参照ライン変化点検出回路 ２０１ 検出開始レジスタ ２０２ ワード内変化点検出回路 ２０３ アドレスセレクタ ２０４ ワードカウンタ ２０５ 変化点検出制御回路 ３００ 参照ライン変化点ＦＩＦＯ ４００ 符号化ライン画像データＦＩＦＯ ５００ 符号化ライン変化点検出回路 ６００ 符号化ライン変化点ＦＩＦＯ ７００ 符号化回路 ７１０ メインシーケンサ ７２０ アドレス制御回路 ７２１ 変化点レジスタ ７２２ 変化点セレクタ ７２３ 起点画素セレクタ ７２４ 起点画素レジスタ ７２５ 変化点比較器 ７３０ モード判定回路 ７３１ 減算セレクタ ７３２ モード減算器 ７３３ 垂直モードレジスタ ７３４ メイクアップセレクタ ７３５ モードレジスタ ７４０ モード判定サブシーケンサ ７５０ 符号生成回路 ７５１ ＭＲ符号生成回路 ７５２ アドレスセレクタ ７５３ ＭＨ符号ＲＯＭ ７５４ メイクアップ減算器 ７５５ 符号セレクタ ７５６ 符号レジスタ ７６０ 符号生成サブシーケンサ ７７０ 符号出力回路 ７７１ 符号セレクタ ７７２ バレルレジスタ ７７３ 符号長減算器 ７７４ シフト長レジスタ ７７５ 保存レジスタ ７７６ バイト化セレクタ ７７７ 符号出力レジスタ ７７８ 符号出力セレクタ ７８０ 符号出力サブシーケンサ ８００ 符号データＦＩＦＯ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 参照ライン上の画素データの変化点アド
   レスをワード単位で求め、この変化点アドレスと参照ラ
   イン先頭からの累積ワード数に相当するアドレスとを加
   算して参照ライン変化点アドレスとして出力する参照ラ
   イン変化画素検出手段と、前記参照ライン変化点アドレ
   スを格納する参照ライン用ＦＩＦＯ手段と、符号化ライ
   ン上の画素データの変化点アドレスをワード単位で求
   め、この変化点アドレスと符号化ライン先頭からの累積
   ワード数に相当するアドレスとを加算して符号化ライン
   変化点アドレスとして出力する符号化ライン変化画素検
   出手段と、前記符号化ライン変化点アドレスを格納する
   符号化ライン用ＦＩＦＯ手段と、前記参照ラインＦＩＦ
   Ｏ手段、前記符号化ラインＦＩＦＯ手段から入力された
   変化点アドレスに基づいて画素データの符号化モードを
   決定して符号化を行う符号化手段とを備え、各変化点ア
   ドレスを各ＦＩＦＯ手段に記憶させるとともに、前記符
   号化手段は各ＦＩＦＯ手段から読み出した変化点アドレ
   スに基づいて符号化動作を行い、前記符号化ライン変化
   画素検出手段が最初の符号化ライン変化点アドレスを検
   出する場合であって、かつ、前記参照ライン変化画素検
   出手段が参照ライン上で前記最初の符号化ライン変化点
   アドレスの右側に符号化モードを決定できる参照ライン
   変化点アドレスを検出できない時には、符号化手段は前
   記参照ライン変化画素検出手段内で計数した累積ワード
   数に相当する累積アドレスを用いて符号化モードを決定
   することを特徴とする符号化装置。
2. 【請求項２】 前記参照ライン変化画素検出手段が最初
   の参照ライン変化点アドレスを検出する場合であって、
   かつ、前記符号化ライン変化画素検出手段が符号化ライ
   ン上で参照ライン変化点アドレスの右側に符号化ライン
   変化点アドレスを検出できない時には、符号化手段は、
   参照ライン上の次の変化点アドレス、および累積ワード
   数に相当する累積アドレスを用いて符号化モードを決定
   することを特徴とする請求項１記載の符号化装置。
3. 【請求項３】 前記符号化手段は、ＭＲ符号化のモード
   判定及びランレングス計算を行うモード判定回路と符号
   を生成する符号生成回路との間にレジスタを有するとと
   もに、前記符号生成回路と符号を外部に出力するための
   符号出力回路との間にレジスタを有することにより、前
   記モード判定回路、前記符号生成回路及 び前記符号出力
   回路を並列に動作可能としたことを特徴とする請求項１
   記載の符号化装置。