JP3159811B2 - 復調装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は変調波を復調する復調装
置に関するものである。

【０００２】

【従来の技術】従来、Ｇ３規格のフアクシミリ通信を行
うフアクシミリ装置の通信部分に用いられる変復調装置
においては、ＣＣＩＴＴ勧告Ｔ．４に準拠した伝送量を
圧縮するための符号化及び復号化に関した機能は搭載さ
れていなかつた。ここで、ＣＣＩＴＴ勧告Ｔ．４に準拠
した符号化法について説明する。

【０００３】まず、ＭＨ符号化方式と呼ばれる１次元符
号化について説明する。画像原稿を伝送する場合、まず
横に１ライン分のデータを読みとる。そして、この１ラ
イン毎に符号化が行われる。なお、ライン間隔は３．８
５ライン／mm又は７．７ライン／mmである。また、１ラ
インの全データはＡ４原稿の場合、１７２８画素（白＝
０，黒＝１のビツト）と定められている。

【０００４】１ラインのデータに着目すると、図５に示
す通り、白のビツト列と黒のビツト列の繰り返しとな
る。この白及び黒のビツト列毎に、それぞれのビツト数
（ランレングスと呼ばれる）を伝送するように符号化す
るのがＭＨ方式である。符号の種類には、白と黒とにつ
いてメイクアツプ符号とターミネイテイング符号があ
る。メイクアツプ符号の例を図６に、メイクアツプ符号
の追加分を図７に、ターミネイテイング符号の例を図８
に示す。

【０００５】６４ビツト未満の白又は黒の場合、図８に
示すターミネイテイング符号のみで符号化される。６４
ビツト以上のビツト列の場合は、メイクアツプ符号とタ
ーミネイテイング符号の組合わせで符号化される。図５
の場合、各画素の下に示したような符号に変換され伝送
される。すなわち、１７２８画素が３１ビツトに圧縮さ
れたことになる。

【０００６】以上のように符号化を行なつたデータは、
図３に示すように、１ライン毎にＥＯＬ(End Of Line:0
00000000001)毎の１２ビツトが付加され、１ページの画
像信号の最後にＲＴＣというＥＯＬの連続６個の信号が
付加される。次に、ＭＲ符号化と呼ばれる１次元符号化
＋２次元復号化について説明する。ＭＨ符号化に対し、
ＥＯＬの次にＴａｇビツトが１ビツト付加される。Ｔａ
ｇビツトが１の時は、その後の１ライン分のデータは１
次元符号化であることを示し、前に述べたように符号化
される。

【０００７】Ｔａｇビツトが０の時は、次の１ライン分
のデータは２次元符号化を表し、直前の１ライン分のデ
ータを参照データとして、その画素からの相対値（変化
分）で符号化することにより、更にデータを圧縮する。
１次元符号化の割合は、２ライン中１ライン、又は４ラ
イン中１ラインである。従来、フアクシミリ装置は、図
９に示す構成を備えている。図９において、回線インタ
ーフエース部９５から入力されたアナログ信号は、変復
調回路９４で復調されてデイジタル信号に変換される。
この変復調回路９４は、純粋に受信データの復調処理及
び送信データの変調処理を行うのみの構成であり、例え
ば復調データをそのままホストのＭＰＵ９１に出力する
のみであつた。なお、９２はＭＰＵ９１の動作制御手順
等を記憶するＲＯＭ、９３はＲＡＭ、９６は画像情報を
読み取るリーダ、画像情報等を出力するプリンタ及び操
作部等のＩ／Ｏである。

【０００８】従つて、受信データから画像データを取り
出し、各符号をデコードして白又は黒のランレングスを
復号する作業は、すべてホストＭＰＵ９１により処理さ
れていた。

【０００９】

【発明が解決しようとする課題】上述した従来例では、
ホストＭＰＵは９１は、画像データの受信中に各ライン
毎に符号化されたデータを復号化し、白又は黒のランレ
ングスに直して画像データに展開し、印字あるいはメモ
リに蓄積する等の処理を行なう必要があつた。従つて、
処理速度の高い高性能のＭＰＵが必要となり、安価なＭ
ＰＵが使用できないという欠点があつた。

【００１０】

【課題を解決するための手段】本発明は上述した課題を
解決することを目的として成されたもので、上述した課
題を解決する一手段として以下の構成を備える。即ち、
変調波を復調する復調手段と、前記復調手段で復調され
たデータを白又は黒のランレングスにデコードするデコ
ード手段と、前記デコード手段でデコードされた白又は
黒を表わすデータをシリアル入力から入力可能なシリア
ルパラレル変換手段と、前記デコード手段でデコードさ
れた前記白又は黒を表わすデータを前記シリアルパラレ
ル変換手段がシリアル入力から入力して、前記デコード
手段でデコードされたランレングスの値だけ前記白又は
黒を表わすデータをシフトする様に前記デコード手段で
デコードされたランレングスの個数分のクロツクを前記
シリアルパラレル変換手段のシフトクロツク入力に出力
するクロツク出力手段と、前記シリアルパラレル変換手
段の出力を出力するパラレル出力手段と、前記シリアル
パラレル変換手段のパラレル出力ビツト数分のクロツク
が前記クロツク出力手段から出力される毎に所定の出力
を出力し、前記パラレル出力手段からデータが読み出さ
れると、前記所定の出力をリセツトする所定出力手段と
を備えることを特徴とする。

【００１１】そして例えば、前記シリアルパラレル変換
手段はパラレル８ビツトの出力を有し、前記所定出力手
段は前記クロツク出力手段から出力されるクロツクを８
分周することを特徴とする。

【００１２】また例えば、前記クロツク出力手段は、ク
ロツクをカウントするカウント手段を含み、前記デコー
ド手段でデコードされたランレングスの数のクロツクを
前記カウント手段がカウントするまでクロツクを出力す
ることを特徴とする。

【００１３】更に例えば、前記パラレル出力手段は、前
記シリアルパラレル変換手段のビツト数のクロツクが前
記クロツク出力手段から出力される毎に前記シリアルパ
ラレル変換手段の出力が書き込まれるレジスタを含むこ
とを特徴とする。

【００１４】

【作用】以上の構成において、クロツク出力手段は、デ
コード手段でデコードされたランレングスの個数分のク
ロツクをシリアルパラレル変換手段のシフトクロツク入
力に出力する。シリアルパラレル変換手段は、デコード
手段でデコードされた白又は黒を表わすデータをシリア
ル入力から入力して、デコード手段でデコードされたラ
ンレングスの値だけ、該白又は黒を表わすデータをシフ
トする。パラレル出力手段は、シリアルパラレル変換手
段の出力を出力する。 そして、所定出力手段は、シリア
ルパラレル変換手段のパラレル出力ビツト数のクロツク
がクロツク出力手段から出力される毎に所定の出力を出
力し、前記パラレル出力手段からデータが読み出される
と、前記所定の出力をリセツトする。

【００１５】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳説する。図１は本発明に係る一実施例のフアクシミ
リ装置における復調部の特徴を最もよく表わす図面であ
る。図１に示す部分は上述した図９における変復調回路
９４に相当する部分の一部に対応する部分であり、フア
クシミリ装置における他の部分は公知な構成を利用出来
るため、詳細説明を省略する。

【００１６】図１において、１０１はＧ３規格でのフア
クシミリ通信時の符号化方式を選択するためのＭＨ／Ｍ
Ｒ選択レジスタ、１０２は画像１ラインのデータビツト
数を設定するためのラインビツト設定レジスタ、１０３
は受信した画像データのエラーの有無を記憶するエラー
レジスタ、１０４はＥＯＬ検出器１１７がＥＯＬコード
を検出した時にアキユムレータ１０５とラインビツト設
定レジスタ１０２の出力を比較するコンパレータであ
り、２つのデータが異つていた場合に、エラーレジスタ
１０３にエラー情報１を出力する。

【００１７】１０５はアキユムレータ、１１１はＡＮＤ
ゲート、１１２はＯＲゲート、１１３はプリセツト入力
付のダウンカウンタ、１１６はＭＨ符号のランレングス
及び白，黒をデコードするためのＭＨデコーダ、１１４
は発振器、１１０はＡＮＤゲート、１０７は８分周器、
１０６はセツトリセツトフリツプフロツプ、１０９は８
ビツトのシリアル−パラレル変換器、１０８は８ビツト
の出力レジスタである。

【００１８】１１５はＭＨデコーダ１１６によつてデコ
ードされたランレングスデータを記憶し、出力するため
のランレングスレジスタ、１２４はセツトリセツトフリ
ツプフロツプ、１１８は１１６によつてデコードされた
ランレングスが白か黒かを記憶し、出力するためのＷ／
Ｂレジスタ、１１９はシフトレジスタ、１２０はＣＣＩ
ＴＴ勧告Ｖ．２９、及びＣＣＩＴＴ勧告Ｖ．２７ｔｅｒ
の変調波を復調するための復調部、１２１はシフトレジ
スタ１１９のパラレル出力を８ビツト毎に記憶し、出力
するための出力レジスタ、１２２は復調部１２０から出
力されるデータクロツクを分周するための８分周器、１
２３〜１２５はセツトリセツトフリツプフロツプであ
る。

【００１９】以上の構成を備える本実施例における画像
信号送受信時の動作を以下説明する。まず、ＣＣＩＴＴ
勧告Ｔ．３０に準拠した画像信号の送受信の一連の動作
例を図２を参照して説明する。図２は本実施例における
ＣＣＩＴＴ勧告Ｔ．３０に準拠した画像信号の送受信の
一連の伝送制御手順を示す図である。

【００２０】図２において、まず送信側が受信側を発呼
する。この被呼を検出した受信側は、自動着信後にＣＥ
Ｄ信号（２１００Hz）を送出し、ＤＩＳ信号を出力す
る。ＤＩＳ信号の中には受信側フアクシミリの能力に関
する情報（通信可能ビツトレート，記録幅能力等）が含
まれているが、受信側の符号化能力に関する情報も同時
に伝送される。

【００２１】このＤＩＳを受信した送信側は、通信ビツ
トレート，記録幅，符号化方式等を決定し、ＤＣＳ信号
として送出する。その後に、決定された通信速度のトレ
ーニング信号を送出し、引き続き、０の連続データであ
るＴＣＦ信号を送出する。受信側ではＴＣＦ信号をチエ
ツクしてエラー（１）の数がある程度より少なければ通
信可能と判断してＣＦＲ信号を出力する。

【００２２】ＣＦＲを受信した送信側は、続いて送信す
べき画像信号を出力する。画像信号の送信フオーマツト
の例を図３に示す。画像信号の送信フオーマツトには、
メツセージとして、１次元符号化のみ（ＭＨ）の場合
と、１次元符号化＋２次元符号化（ＭＲ）の場合の２通
りがある。まず、ＤＣＳ信号によつてＭＨ符号化が選択
された場合の本実施例の画像データの受信動作を説明す
る。

【００２３】ホストＭＰＵは、ＤＣＳ信号を読みとり、
ＭＨ符号化を認識すると、図１のＭＨ／ＭＲ選択レジス
タ１０１に１を書き込む。すると、ＭＨ／ＭＲ選択レジ
スタ１０１の出力はＯＲゲート１１２の一方の出力に接
続されているため、１１２の出力は１に固定となる。ま
た、ホストＭＰＵはラインビツト設定レジスタ１０２に
０を書き込む。

【００２４】ここで、ＥＯＬ検出部１１７及びシフトレ
ジスタ１１９の詳細図を図４に示す。シフトレジスタ１
１９は１３ビツトであり、左側１２ビツトがＥＯＬ検出
器１７に接続され、０００００００００００１（ＥＯＬ
コード）が検出された時に出力が１となる。図３に示す
画像データの最初のＥＯＬが復調部１２０で復調されて
シフトレジスタ１１９に入力されると、ＥＯＬ検出器１
１７の出力が１となる。ＯＲゲート１１２の出力は１の
ため、ＡＮＤゲート１１１の出力が１となり、アキユム
レータのリセツト入力が１となる。このため、アキユム
レータ１０５はリセツトされる。

【００２５】同時に、コンパレータ１０４は、ラインビ
ツト設定レジスタ１０２のデータとアキユムレータ１０
５の出力を比較する。ここで、ラインビツト設定レジス
タ１０２には、最初０が書き込まれているので比較結果
は等しくなり、出力も０となる。従つて、エラーレジス
タ１０３にも０が格納される。セツトリセツトフリツプ
フロツプ１２５は、ＥＯＬ検出器１１７の出力が１にな
つた時にセツトされる。このため、ホストＭＰＵはセツ
トリセツトフリツプフロツプ１２５の出力を監視してい
れば、ＥＯＬが検出されたことがわかる。ホストＭＰＵ
は、セツトリセツトフリツプフロツプ１２５の出力が最
初に１になつた後に、ラインビツト設定レジスタ１０２
にＤＣＳ信号によつて指示された１ラインについてのデ
ータビツト数をセツトする。例えば、Ａ４の用紙の場
合、１，７２８である。

【００２６】最初のＥＯＬ受信の後は、ＭＨ符号化され
た受信データがシフトレジスタ１１９に入力される。シ
フトレジスタ１１９のパラレル出力に接続されたＭＨデ
コーダ１１６によつて白及び黒のランレングスがデコー
ドされる。ランレングスの値がデコードされる毎に、Ｍ
Ｈデコーダ１１６のｄｅｃ出力が立上り、Ｗ／Ｂ出力レ
ジスタ１１８には白のとき０、黒のとき１のデータが書
き込まれる。

【００２７】同時に、ランレングスレジスタ１１５には
デコードした結果のランレングスが書き込まれ、ダウン
カウンタ１１３にはデコード結果のランレングスがプリ
セツト値として書込まれる。また、ＭＨデコーダ１１６
の出力は、アキユムレータ１０５にも入力されており、
ランレングスがデコードされる毎にアキユムレータ１０
５に加算される。

【００２８】ホストＭＰＵは、フリツプフロツプ１２４
の出力を監視して、その出力が１となつた時に、Ｗ／Ｂ
出力レジスタ１１８とランレングスレジスタ１１５の値
を読み出せば、白及び黒のランレングスを直接取り出す
ことができる。また、ダウンカウンタ１１３はデコード
されたプリセツト値がセツトされると、発振器１１４に
よつて発振されたクロツクをダウンカウントし、０にな
るまで１を出力するものとする。

【００２９】このように構成することにより、ＡＮＤゲ
ート１１０よりプリセツト値の個数分のクロツクが出力
される。そのクロツクは、シリアルパラレル変換器１０
９のシフトクロツクに入力される。このため、シリアル
パラレル変換器１０９のデータは、プリセツトの値、す
なわち、ランレングスの値だけシフトされる。そのと
き、図１に示されるように、シリアルパラレル変換器１
０９のシリアル入力には、Ｗ／Ｂレジスタ１１８の出力
（白のとき０、黒のとき１）が接続されており、シリア
ルパラレル変換器１０９には最終的な画像データが再現
されることになる。

【００３０】シリアルパラレル変換器１０９のシフトク
ロツクは、また８分周器１０７にも入力されており、８
ビツト毎にシリアルパラレル変換器１０９の出力は出力
レジスタ１０８に書き込まれ、同時にフリツプフロツプ
１０６の出力が１となる。従つて、ホストＭＰＵはフリ
ツプフロツプ１０６の出力を監視し、この出力が１にな
つた時に出力レジスタ１０８のデータを読み出せば、同
時にフリツプフロツプ１０６の出力もリセツトされ０と
なる。すなわち、フリツプフロツプ１０６の出力が１に
なる毎に１０８のデータを読み出せば、ホストＭＰＵは
画像データを直接得ることができる。

【００３１】このように、１ラインのＭＨ符号化された
データは順次デコードされ、ホストＭＰＵに出力される
が、その間アキユムレータ１０５ではランレングスが全
て加算されている。そして、１ラインの最後にＥＯＬが
受信されると、ＥＯＬ検出器１１７の出力が立上る。従
つて、コンパレータ１０４はラインビツト設定レジスタ
１０２に設定された値と、アキユムレータ１０５により
前のＥＯＬの後から加算してきたランレングスの合計を
比較する。そして、比較結果が等しい時には、受信デー
タにはエラーはないことになり、コンパレータ１０４の
出力は０となり、エラーレジスタ１０３には０がセツト
される。

【００３２】もしも、アキユムレータ１０５の加算結果
がラインビツト設定レジスタ１０２の設定値と等しくな
い時は受信データにエラーがあつたことになる。その
時、コンパレータ１０４の出力は１となり、エラーレジ
スタ１０３には１がセツトされる。また、ＥＯＬ検出器
１１７によりＥＯＬが検出された時には、セツトリセツ
トフリツプフロツプ１２５も１にセツトされる。このた
め、ホストＭＰＵは、セツトリセツトフリツプフロツプ
１２５の出力を監視しているのみでＥＯＬの受信を知る
ことができる。

【００３３】その時、エラービツトを読み出して、０で
あれば受信データはエラーなく正常に受信されたことが
わかる。このため、エラービツトが０の時には画像デー
タを正常に処理する。一方、エラービツトが１であつた
場合は、その１ラインの画像データに対応する受信デー
タに誤りが検出されたことになり、データ伝送途中に誤
りが生じたことになり、受信した画像データは使用せず
に前の１ラインをコピーする。あるいはそのラインはス
キツプする等の処理を行なえばよい。

【００３４】以上説明したように本実施例によれば、ホ
ストＭＰＵは、ＭＨ符号化された受信画像データについ
ては、特別の制御なしに直接画像データを得ることがで
き、１ライン毎の受信データエラーも確認することが可
能である。また、画像データの最後には、図３に示す通
り、ＥＯＬが６個連続したＲＴＣと呼ばれるデータが送
出される。しかしながら本実施例においては、このＲＴ
ＣデータにおけるＲＴＣの検出も可能である。

【００３５】図１のカウンタ１２６はクロツクが６個入
力されると、１を出力するカウンタである。このため、
ＥＯＬ検出器１１７によりＥＯＬが検出され、アキユム
レータがリセツトされると同時に、カウンタ１２６にも
クロツクが入力される。通常の場合、次のＥＯＬが検出
される前にＭＨデコーダ１１６によつてあるランレング
スがデコードされ、ダウンカウンタ１１３から出力され
る。

【００３６】このため、カウンタ１２６はリセツトさ
れ、ランレングスが検出されずに、ＥＯＬが６回連続す
ると、カウンタ１２６は１を出力することになる。従つ
て、ホストＭＰＵはこの出力を監視するのみで、画像デ
ータの終了を知ることができる。次に、ＭＲ符号化（１
次元符号化＋２次元符号化）の場合の受信動作を説明す
る。

【００３７】図２に示す伝送制御手順において、ＭＲ符
号化が指示された場合は、受信側ホストＭＰＵはＭＨ／
ＭＲ選択レジスタ１０１に０を書き込んでおく。する
と、ＯＲゲート１１２の一方の入力は０であるため、他
方の入力端子が１のとき、すなわち図４に示すシフトレ
ジスタ１１９の右端のビツトが１のときのみ１１２の出
力は１となる。

【００３８】従つて、ＡＮＤゲート１１１の出力は、Ｅ
ＯＬが検出され、次のビツトが１のとき、すなわち１次
元符号化のラインの前のＥＯＬが検出された時に１とな
り、アキユムレータの内容がリセツトされる。次のＥＯ
Ｌが検出された時には、ＭＨ符号化の場合と同様に、受
信データのエラーの有無に応じてコンパレータ１０４に
よりエラービツト１０３に１又は０がセツトされる。

【００３９】その後は２次元符号化となるので、ホスト
ＭＰＵは従来通りの復号を行なう。そのためには復調部
１２０で復調された受信データを直接読み採る必要があ
る。その際には、シフトレジスタ１１９のシリアル出力
を復調部１２０からのデータクロツクで直接読み込むか
又はシフトレジスタ１１９から８ビツト毎に書き込まれ
る出力レジスタ１２１の値をセツトリセツトフリツプフ
ロツプ１２３の出力が１になる毎に読み出せばよい。

【００４０】すなわち、本実施例によれば、ＭＲ符号化
である場合においても、一次元符号化部分についてラン
レングスのデコード及び画像データの復号、ライン毎の
エラーの有無のチエツクを行うことができる。また、Ｒ
ＴＣについても、ＥＯＬ＋１が６回連続して受信される
ため、カウンタ１２６が１となり、上述同様に本実施例
で検出が可能である。

【００４１】また、以上の説明においては、出力レジス
タ１０８や出力レジスタ１２１を８ビツト構成とした例
について説明したが、以上の例に限定されるものでは無
く、任意のビツト数でよい。その際、分周器１０７及び
分周器１２２の分周比及びシリアルパラレル変換器１０
９のビツト数をそのビツト数に合わせて変更すればよ
い。また、図３に示す１ライン中のフイルビツトは、１
ラインの最小伝送時間を保証するための０のビツト列で
あるため、ＭＨデコーダ１１６によりデコードされるデ
ータはなく、影響はない。

【００４２】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによつて達成される場合にも適用で
きることは言うまでもない。以上説明したように本実施
例によれば、上述した変復調装置を用いてフアクシミリ
装置を構成することにより、１次元復号化された画像デ
ータ受信時に、ホストＭＰＵは白及び黒のランレングス
の値を読み取ることが可能となる。

【００４３】また、白及び黒の画像データのビツト列と
して直接読み込むことも可能となる。更に１ライン毎の
受信データエラーについてもＥＯＬが検出されたことを
示すあるビツトを監視して、ＥＯＬが検出される毎にエ
ラーを示すビツトをチエツクするだけで、確認が可能と
なる。更にまた、ＲＴＣの検出についてもそれを示すビ
ツトを監視するだけでよい。

【００４４】以上のように、画像データ受信時にホスト
ＭＰＵのソフトウエア処理の負担が大幅に軽減されるた
め、他の処理を並列に行なつたり、より安価なＭＰＵに
よつてフアクシミリ装置を構成できる効果がある。

【００４５】

【発明の効果】以上説明したように本発明によれば、復
調装置において、クロツク出力手段はデコード手段でデ
コードされたランレングスの個数分のクロツクをシリア
ルパラレル変換手段のシフトクロツク入力に出力し、シ
リアルパラレル変換手段はデコード手段でデコードされ
た白又は黒を表わすデータをシリアル入力から入力し
て、デコード手段でデコードされたランレングスの値だ
け、該白又は黒を表わすデータをシフトし、パラレル出
力手段はシリアルパラレル変換手段の出力を出力するこ
とにより、ランレングスからの展開の済んだ画像データ
を復調装置から出力することができる。更に、所定出力
手段は、シリアルパラレル変換手段のビツト数のクロツ
クがクロツク出力手段から出力される毎に所定の出力を
出力し、パラレル出力手段からデータが読み出される
と、前記所定の出力をリセツトするので、パラレル出力
手段から画像データを読み出すべきタイミングを簡明に
表わすことができる。又、装置の全体制御を司る制御用
コンピユータの負担が大幅に軽減されるため、制御用コ
ンピユータに高性能のものを使用する必要が無くなり、
装置を廉価に構成することが出来る。

【００４６】更に、全体制御を司る制御用コンピユータ
の負担が大幅に軽減されることにより、他の処理を行う
こともでき、性能の良い装置を提供することのできる復
調装置とすることが出来る。

【図面の簡単な説明】

【図１】本発明に係る一実施例の構成を示す図である。

【図２】本実施例におけるフアクシミリ通信における伝
送制御手順を示す図である。

【図３】本実施例の通信における画像信号の詳細構成を
示す図である。

【図４】図１に示すシフトレジスタＳＲの詳細構成を示
す図である。

【図５】１ラインの画素構成例を示す図である。

【図６】メイクアツプ符号を示す図である。

【図７】メイクアツプ符号（追加）を示す図である。

【図８】ターミネイテイング符号を示す図である。

【図９】一般的なフアクシミリ装置の構成例を示す図で
ある。

【符号の説明】

１０１ ＭＨ／ＭＲ選択レジスタ １０２ ラインビツト設定レジスタ １０３ エラーレジスタ １０４ コンパレータ １０５ アキユムレータ １０８，１２１ 出力レジスタ １０９ シリアル−パラレル変換器 １１３ ダウンカウンタ １１４ 発振器 １１５ ランレングスレジスタ １１６ ＭＨデコーダ １１７ ＥＯＬ検出器 １１８ Ｗ／Ｂレジスタ １１９ シフトレジスタ １２０ 復調部 １２２ 分周器 １２６ カウンタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 変調波を復調する復調手段と、 前記復調手段で復調されたデータを白又は黒のランレン
   グスにデコードするデコード手段と、 前記デコード手段でデコードされた白又は黒を表わすデ
   ータをシリアル入力から入力可能なシリアルパラレル変
   換手段と、 前記デコード手段でデコードされた前記白又は黒を表わ
   すデータを前記シリアルパラレル変換手段がシリアル入
   力から入力して、前記デコード手段でデコードされたラ
   ンレングスの値だけ前記白又は黒を表わすデータをシフ
   トする様に前記デコード手段でデコードされたランレン
   グスの個数分のクロツクを前記シリアルパラレル変換手
   段のシフトクロツク入力に出力するクロツク出力手段
   と、前記シリアルパラレル変換手段の出力を出力するパラレ
   ル出力手段と、 前記シリアルパラレル変換手段のパラレル出力ビツト数
   分のクロツクが前記クロツク出力手段から出力される毎
   に所定の出力を出力し、前記パラレル出力手段からデー
   タが読み出されると、前記所定の出力をリセツトする所
   定出力手段とを備えることを特徴とする復調装置。
2. 【請求項２】 前記シリアルパラレル変換手段はパラレ
   ル８ビツトのパラレル出力を有し、 前記所定出力手段は前記クロツク出力手段から出力され
   るクロツクを８分周することを特徴とする請求項１記載
   の復調装置。
3. 【請求項３】 前記クロツク出力手段は、クロツクをカ
   ウントするカウント手段を含み、前記デコード手段でデ
   コードされたランレングスの数のクロツクを前記カウン
   ト手段がカウントするまでクロツクを出力することを特
   徴とする請求項１又は請求項２記載の復調装置。
4. 【請求項４】 前記パラレル出力手段は、前記シリアル
   パラレル変換手段のビツト数のクロツクが前記クロツク
   出力手段から出力される毎に前記シリアルパラレル変換
   手段の出力が書き込まれるレジスタを含むことを特徴と
   する請求項１乃至請求項３のいずれかに記載の復調装
   置。