JP2003087575A

JP2003087575A - 画像表示装置

Info

Publication number: JP2003087575A
Application number: JP2001280647A
Authority: JP
Inventors: Mikio Miura; 幹夫三浦
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-07-06
Filing date: 2001-09-14
Publication date: 2003-03-20
Also published as: US20030020722A1; US20040246264A1; US6771273B2; US7085415B2

Abstract

(57)【要約】【課題】ビデオメモリを有効活用するために符号化復
号化処理を従来方式に比べて迅速に実行できる符号化復
号化処理手段を設け、即時符号化が可能な画像データ変
換方式を有する画像表示装置を提供すること。【解決手段】図３のコード決定回路２２０４にライン
バッファ２２０９、ＢＭ判定回路２２０３、ランレング
ス判定回路２２０２、ブランク行決定回路２２０５、ブ
ランクランレングス判定前処理部２２０６、ブランク数
決定回路２２０８の各出力、また、コードレジスタ２２
１０の設定データを入力し、最終的な符号化データＣＯ
ＤＥ１〜ＣＯＤＥ８を得る。このようにラインバッファ
２２０９の画像データＬＤ１〜ＬＤ８が確定するとコー
ド決定回路２２０４の入力信号までの全てが組合わせ回
路で決定することができ、１クロックで最終的な符号化
データＣＯＤＥ１〜ＣＯＤＥ８を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置、画
像形成装置などが有するＣＲＴ（ＣａｔｈｏｄｅＲａｙ
ＴｕｂｅＤｉｓｐｌａｙ）やＬＣＤなどを使用した画
像表示装置に関する。

【０００２】

【従来の技術】一般的に、ファクシミリ装置、ディジタ
ル複写機、プリンタ装置などの画像処理装置や画像形成
装置が有する画像表示装置には、表示用の画像データを
蓄積するビデオメモリが備えられている。このビデオメ
モリは、表示データをビットマップデータとして格納す
ることにより、エントロピー的冗長度の影響でメモリを
浪費する。例えば、６４０×４８０ｄｏｔのＶＧＡ（Ｖ
ｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ）画面のモノ
クロ表示であれば、背景色となる白データまたは黒デー
タが何ラインも続く場合、そのままビットマップデータ
として格納すると６４０×ライン数のメモリを占有する
ことになる。

【０００３】このような表示用に限らず、一般に画像デ
ータは情報量が膨大であり、そのままの状態で取り扱っ
て画像データを格納しようとすると、ビデオメモリに格
納する量が膨大となり、多くのメモリを必要とするので
コスト的に負担がかかってしまうことになる。そこで、
画像データを格納する場合、符号化圧縮して画像データ
量を削減し、その符号化した状態で画像データを取り扱
う符号化方式が提案されている。例えば、ＭＨ符号化方
式またはＭＭＲ符号化方式、自然画像用としてＪＰＥ
Ｇ、ＪＢＩＧなどの変換符号化方式や算術符号化方式を
含んだ圧縮方式などがある。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
符号化圧縮方式は符号化の処理が複雑であり、判断処理
や演算処理を行うので、例えば、算術符号化方式である
ＱＭ−Ｃｏｄｅｒはプロセスが複雑で処理速度が遅いと
いうように、符号化あるいは復号化の際に多くの処理時
間を必要としていた。また、従来の符号化圧縮方式は、
ファクシミリなどで画像を伝送する分野での利用頻度が
高く、圧縮率を改善するためにページ単位の処理を前提
としている傾向がある。これにより、格納した画像デー
タを部分的に取り出して復号化したり、さらに編集して
格納する場合などに目的の画像データ以外に多くの画像
データを復号化する必要が生じ、無駄な時間を費やすこ
とになってしまい、任意の部分を復号化したり編集する
のには適していなかった。

【０００５】さらに、従来の冗長度を改善する符号化方
式では、パターンコンパレータの出力および各段のＡＮ
Ｄ出力の同じパターンの連なり（ラン）の長さであるラ
ンレングスを逐次計数して符号化を行うため、ハードウ
ェア化した符号化復号化装置であっても、１つのランレ
ングスを出力するのに数クロックあるいは数十クロック
もの時間を必要とする。このような従来の符号化復号化
方式をビデオメモリへの表示データ（画像データ）の格
納に適用すると、ビットマップデータとして格納して編
集する方式に比べると何十倍あるいは何千倍もの処理時
間が必要となり、描画速度を遅らせることになる。

【０００６】また、２値化された画像データを対象とす
る表示装置の符号化復号化装置において、画像データを
固定長データごとに分割してパターン一致比較処理を並
列処理し、一致比較結果からランレングスを判定してエ
ントロピー符号化する即時符号化方式によってビデオメ
モリに表示画像を格納し、復号化時には画像情報を上記
並列処理と逆変換によって元の画像データに復号化し、
表示データを形成することを特徴とする画像表示装置も
提案されているが、得られたランレングスを表わす符号
を迅速に並べ替えてビデオメモリに格納する方式に関す
る具体的な方法は提案されていない。また、得られたラ
ンレングスコードとビットマップデータとを識別する方
式に関しても具体的な方法は提案されていなかった。

【０００７】さらには、パターン一致比較処理の際に参
照されるパターンは、アプリケーションの種類によって
最適となるパターンが異なる。換言すると、あるアプリ
ケーションにおいてはその表示内容の傾向に最適と思わ
れるパターンでも、表示内容の傾向が異なる他のアプリ
ケーションでは最適でないこともある。このような場合
は、画像データの圧縮率が低下してしまうことがあっ
た。

【０００８】よって本発明は、表示画面に表示する表示
データをビデオメモリに格納し、適宜表示内容を変更し
て使用する画像表示装置において、ビデオメモリを有効
活用するときに符号化復号化処理を従来方式に比べて迅
速に実行できる符号化復号化処理手段を設け、即時符号
化が可能な画像データ変換方式を有する画像表示装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明による画像表示装
置は、受領した画像データを２値化する２値化手段と、
２値化手段によって２値化された画像データを格納する
画像データ格納手段と、画像データ格納手段に格納され
ている画像データを復号化して表示する画像表示手段
と、２値化手段によって２値化された画像データを所定
のデータ長である固定長データに分割し、この分割した
各固定長データに複数並列接続されており、この各固定
長データのデータパターンと所定のデータパターンとが
一致するかどうかを判断するデータパターン判断手段
と、データパターン判断手段によって固定長データのデ
ータパターンと所定のデータパターンとが一致すると判
断された場合に真（１）を、それ以外の場合に偽（０）
を判断結果として出力するパターン結果出力手段と、パ
ターン結果出力手段から出力される複数の固定長データ
のデータパターンの判断結果のうち、真が何回連続する
か、または真が単独で存在するかどうかを判定する判定
手段と、を備え、判定手段は、パターン結果出力手段に
よって出力された判断結果に真が何回連続するかまたは
単独で存在するかの判定を収束連鎖型論理積回路を用い
た組み合わせ回路によって行い、画像データ格納手段
は、真が何回か連続するまたは単独で存在すると判断さ
れた各固定長データを同じデータパターンの連なりであ
るランレングスを表す符号として格納することにより、
上記目的を達成する。

【００１０】また、本発明による画像表示装置は、デー
タパターンによって分割される画像データの所定のデー
タ長および画像データ格納手段が格納するランレングス
を表す符号の長さの設定を変更する変更手段をさらに備
えることにより、ランレングスを表わす符号および画像
データの区切りを表わす符号をレジスタ設定によって変
更可能な構造とできる。これにより、格納データの機密
を保持することができる画像表示装置を提供できる。

【００１１】さらに本発明による画像表示装置は、判定
手段の判定結果に基づいて、画像データ格納手段に格納
される２値化された画像データが固定長データであるか
ランレングスの符号であるかを識別するデータを、２値
化された画像データに付加する手段をさらに有すること
により、得られたランレングスコードとビットマップデ
ータとを容易に識別できる画像表示装置を提供できる。

【００１２】また本発明による画像表示装置は、所定の
データパターンを設定する手段をさらに有することによ
り、パターン一致比較処理に用いる比較パターンを外部
からのソフトウェア処理によって変更可能にできる。こ
れにより、ビデオメモリに格納する画像データの圧縮率
を向上させた画像表示装置を提供できる。

【００１３】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図１ないし図３７を参照して詳細に説明する。

【００１４】〔第１の実施形態〕本発明を好適に実施し
た第１の実施形態による画像表示装置について説明す
る。図１は、本実施形態に係る画像表示装置のラインバ
ッファを示した図である。また、図２は、パターンコン
パレータを示した図、図３は、本実施形態に係る画像表
示装置の全体構成を示したブロック図である。なお、Ｖ
ＧＡ表示画面での画面サイズは一般的に水平６４０ｄｏ
ｔ、垂直４８０ｄｏｔであるが、本実施形態では説明を
簡略化するために一例として、一度に扱うデータ幅を図
１に示したように６４ｂｉｔとし、符号化の最小単位を
８ｂｉｔとして説明する。画像表示装置のソフトウェア
処理によって外部のホストＣＰＵ（中央処理装置）によ
って描画され、２値化された画像データは一旦、図１に
示す６４ｂｉｔのラインバッファ２２０９に格納され
る。６４ｂｉｔの画像データは符号化の最小単位である
８ｂｉｔに区切られてＬＤ１〜ＬＤ８として、図２に示
すようにパターンコンパレータ２０１〜２０４にそれぞ
れ並列接続される。

【００１５】本実施形態では、図２に示したように４種
類のパターンコンパレータ２０１〜２０４を使用してお
り（なお、図３では画像表示装置の全体構成としてパタ
ーンコンパレータ２０１〜２０４は、パターンコンパレ
ータ２２１２として１つのみ示してある）、パターンコ
ンパレータ２０１は８ｂｉｔが全て“０”であるパター
ンとの比較、パターンコンパレータ２０２は８ｂｉｔが
全て“１”であるパターンとの比較、パターンコンパレ
ータ２０３は８ｂｉｔが“１０”の繰り返しであるパタ
ーンとの比較、パターンコンパレータ２０４は８ｂｉｔ
が“０１”の繰り返しであるパターンとの比較を行う。
なお、各パターンコンパレータが画像データを比較する
基準となるパターン（例えば、パターンコンパレータ２
０１の場合は、８ｂｉｔ全て“０”であるパターン）を
参照パターンと定義する。各ＬＤ１〜ＬＤ８が並列接続
されたパターンコンパレータ２０１からの出力ＰＣ０１
〜ＰＣ０８、パターンコンパレータ２０２からの出力Ｐ
Ｃ１１〜ＰＣ１８、パターンコンパレータ２０３からの
出力ＰＣ２１〜ＰＣ２８、パターンコンパレータ２０４
からの出力ＰＣ３１〜ＰＣ３８は、入力パターンが一致
した場合に真（１）となり、それ以外は偽（０）とな
る。

【００１６】各パターンコンパレータ２０１〜２０４か
らの出力は、図３のランレングス判定前処理部２２０１
に接続される。図４〜図７は、各パターンコンパレータ
２０１〜２０４からの出力が入力されるランレングス判
定前処理部２２０１の回路構成を示した図である。図４
のランレングス判定前処理部２２０１には、全て“０”
のパターンとの比較結果ＰＣ０１〜ＰＣ０８が入力され
る。図５のランレングス判定前処理部２２０１には、全
て“１”のパターンとの比較結果ＰＣ１１〜ＰＣ１８が
入力される。図６のランレングス判定前処理部２２０１
には、“１０”の繰り返しであるパターンとの比較結果
ＰＣ２１〜ＰＣ２８が入力される。図７のランレングス
判定前処理部２２０１には、“０１”の繰り返しである
パターンとの比較結果ＰＣ３１〜ＰＣ３８が入力され
る。

【００１７】図４〜図７に示すように、隣接する行のコ
ンパレータ出力のＡＮＤ（論理積）をとり、さらにこの
ＡＮＤ出力と隣接する出力とのＡＮＤをとる。このＡＮ
Ｄ回路は１段階進む毎に１つ減少し、最後に１つのＡＮ
Ｄ出力であるＲＬ８０１、ＲＬ８１１、ＲＬ８２１、Ｒ
Ｌ８３１を得るようになっている。例えば、ＰＣ０１〜
ＰＣ０８までの各隣接する行のコンパレータ出力のＡＮ
Ｄを段階的にとっていくと、最後にＲＬ８０１が得られ
る（図４参照）。本実施形態では、図４〜図７に示すよ
うな接続のＡＮＤ回路を「収束連鎖型論理積回路」とい
うことにする。また、収束連鎖型論理積回路と同様に接
続されたＯＲ回路を「収束連鎖型論理和回路」というこ
とにする。なお、パターンコンパレータ２０１〜２０４
の出力および各段のＡＮＤ出力は、同じパターンの連な
り（ラン）が存在することを意味するが、図４〜図７の
段階ではそのパターンの連なりであるランの長さ（ラン
レングス）を判別することはできない。

【００１８】次に、以上のようにして得られたランの存
在を意味するパターンコンパレータ２０１〜２０４の出
力と図４〜図７の各段のＡＮＤ出力は、図３のランレン
グス判定回路２２０２に入力される。図８〜図１１は、
ランレングス判定回路２２０２の内部回路を示した図で
ある。図８のランレングス判定回路２２０２は、全て
“０”のパターンとの比較結果ＰＣ０１〜ＰＣ０８が入
力され、図４のランレングス判定前処理部２２０１から
出力される信号２Ｌ０１〜２Ｌ０７、３Ｌ０１〜３Ｌ０
６、４Ｌ０１〜４Ｌ０５、５Ｌ０１〜５Ｌ０４、６Ｌ０
１〜６Ｌ０３、７Ｌ０１〜７Ｌ０２が入力される回路で
ある。

【００１９】図９のランレングス判定回路２２０２は、
全て“１”のパターンとの比較結果ＰＣ１１〜ＰＣ１８
が入力され、図５のランレングス判定前処理部２２０１
から出力される信号２Ｌ１１〜２Ｌ１７、３Ｌ１１〜３
Ｌ１６、４Ｌ１１〜４Ｌ１５、５Ｌ１１〜５Ｌ１４、６
Ｌ１１〜６Ｌ１３、７Ｌ１１〜７Ｌ１２が入力される回
路である。図１０のランレングス判定回路２２０２は、
“１０”の繰り返しであるパターンとの比較結果ＰＣ２
１〜ＰＣ２８が入力され、図６のランレングス判定前処
理部２２０１から出力される信号２Ｌ２１〜２Ｌ２７、
３Ｌ２１〜３Ｌ２６、４Ｌ２１〜４Ｌ２５、５Ｌ２１〜
５Ｌ２４、６Ｌ２１〜６Ｌ２３、７Ｌ２１〜７Ｌ２２が
入力される回路である。図１１のランレングス判定回路
２２０２は、“０１”の繰り返しであるパターンとの比
較結果ＰＣ３１〜ＰＣ３８が入力され、図７のランレン
グス判定前処理部２２０１から出力される信号２Ｌ３１
〜２Ｌ３７、３Ｌ３１〜３Ｌ３６、４Ｌ３１〜４Ｌ３
５、５Ｌ３１〜５Ｌ３４、６Ｌ３１〜６Ｌ３３、７Ｌ３
１〜７Ｌ３２が入力される回路である。

【００２０】ランレングス判定回路２２０２は、入力さ
れたランの存在を意味する信号の中から同一パターンの
一致出力が何回連続するかを判定する。この判定は、単
独で真である部分を判別することにより行われ、基本的
に３入力のＡＮＤ回路で注目する同じパターンの連なり
（ラン）が真であり、隣接するランが偽であるときに同
じパターンの連なりであるランの長さ（ランレングス）
が確定するようになっている。ここで、図８〜図１１の
ランレングス判定出力ＲＬ１０１〜ＲＬ１３１、ＲＬ２
０１〜ＲＬ２３１、ＲＬ３０１〜ＲＬ３３１、ＲＬ４０
１〜ＲＬ４３１、ＲＬ５０１〜ＲＬ５３１、ＲＬ６０１
〜ＲＬ６３１、ＲＬ７０１〜ＲＬ７３１および図４〜図
７の出力ＲＬ８０１〜ＲＬ８３１を「１行目のランレン
グス判定結果」とする。

【００２１】同様に、図８〜図１１のランレングス判定
出力ＲＬ１０２〜ＲＬ１３２、ＲＬ２０２〜ＲＬ２３
２、ＲＬ３０２〜ＲＬ３３２、ＲＬ４０２〜ＲＬ４３
２、ＲＬ５０２〜ＲＬ５３２、ＲＬ６０２〜ＲＬ６３
２、ＲＬ７０２〜ＲＬ７３２を「２行目のランレングス
判定結果」、図８〜図１１のランレングス判定出力ＲＬ
１０３〜ＲＬ１３３、ＲＬ２０３〜ＲＬ２３３、ＲＬ３
０３〜ＲＬ３３３、ＲＬ４０３〜ＲＬ４３３、ＲＬ５０
３〜ＲＬ５３３、ＲＬ６０３〜ＲＬ６３３を「３行目の
ランレングス判定結果」、図８〜図１１のランレングス
判定出力ＲＬ１０４〜ＲＬ１３４、ＲＬ２０４〜ＲＬ２
３４、ＲＬ３０４〜ＲＬ３３４、ＲＬ４０４〜ＲＬ４３
４、ＲＬ５０４〜ＲＬ５３４を「４行目のランレングス
判定結果」、図８〜図１１のランレングス判定出力ＲＬ
１０５〜ＲＬ１３５、ＲＬ２０５〜ＲＬ２３５、ＲＬ３
０５〜ＲＬ３３５、ＲＬ４０５〜ＲＬ４３５を「５行目
のランレングス判定結果」、図８〜図１１のランレング
ス判定出力ＲＬ１０６〜ＲＬ１３６、ＲＬ２０６〜ＲＬ
２３６、ＲＬ３０６〜ＲＬ３３６を「６行目のランレン
グス判定結果」、図８〜図１１のランレングス判定出力
ＲＬ１０７〜ＲＬ１３７、ＲＬ２０７〜ＲＬ２３７を
「７行目のランレングス判定結果」、図８〜図１１のラ
ンレングス判定出力ＲＬ１０８〜ＲＬ１３８を「８行目
のランレングス判定結果」とする。

【００２２】この「任意の行のランレングス判定結果」
の中で同時に真となるランレングス判定出力は存在する
ことはない。すなわち、任意の行の唯一の種類の中の唯
一のランレングス判定出力が真になるか、あるいは全て
偽になるかの場合にはその行がランレングスに含まれ
ず、ランレングスが確定することになる。「その行がラ
ンレングスに含まれない」というのは、全ての種類のパ
ターンコンパレータ出力が偽であるような行（ブロッ
ク）をいう。ランレングスで表わす符号に属さない画像
データとは例えば、ＬＤ１のパターンコンパレータ出力
ＰＣ０１、ＰＣ１１、ＰＣ２１、ＰＣ３１が全て偽の場
合、すなわちＬＤ１の画像データがどのパターンとも一
致しなかった場合などが該当し、本実施形態ではこのよ
うな画像データは、ビットマップデータとしてそのまま
ビデオメモリ２２１１（図３参照）に格納することにな
る。

【００２３】このようにして得られたランレングス判定
出力は、ランレングスは判定回路２２０２に接続されて
いるコード決定回路２２０４およびブランク行決定回路
２２０５に入力される（図３参照）。また、ＢＭ判定回
路２２０３は、ビットマップデータを検出する目的で設
けられている。ここで、ＢＭ判定回路２２０３について
説明する。図１２は、ＢＭ判定回路２２０３の内部回路
を示した図である。例えば、１行目がビットマップデー
タであるときＢＭ１が真になる。ＢＭ１〜ＢＭ８は、ラ
ンレングス判定結果の各行に対応しており、ＢＭ１が真
のときは「１行目のランレングス判定結果」は全て偽で
あり、「１行目のランレングス判定結果」のどれかが真
のときはＢＭ１は偽である。従って、ＢＭ１が真の場合
にはＬＤ１（図１参照）の画像データはそのままビット
マップデータとしてビデオメモリ２２１１に格納され
る。

【００２４】任意のｊ行に対応する画像データＬＤｊが
それより上位の行のランレングス判定結果に含まれる場
合、「ｊ行のランレングス判定結果」およびＢＭｊは全
て偽となり、ｊ行に対応する符号はなくブランクという
ことになる。ビデオメモリ２２１１に符号化された画像
データを格納する場合、このブランクを除いてビットマ
ップコードとランレングスコードを抽出して格納しなけ
ればならない。符号化した結果が何ｂｙｔｅ（バイト）
のコードになるか決定されていないので、符号化する段
階で毎回ブランク行を除外してビットマップコードとラ
ンレングスコードを抽出することになる。このブランク
行の分布を示す信号は、図３のコード決定回路２２０４
に入力される。

【００２５】図１３〜図１７は、ブランク行決定回路２
２０５の回路構成を示した図である。まず、図３のラン
レングス判定回路２２０２の出力は、接続されているブ
ランク行決定回路２２０５に入力される。すなわち、ラ
ンレングス判定回路２２０２の出力は、図１３〜図１６
の各回路に接続される。この図１３〜図１６の各回路か
らの出力は、各行にランレングスコードが存在する場合
に真となり、図１３〜図１６の各回路が接続されている
図１７の各回路に入力される。また、図３に示してある
ように、ＢＭ判定回路２２０３の出力ＢＭ１〜ＢＭ８も
図１７の各回路に入力される。図１７の出力ｎＢＭＲＬ
２〜ｎＢＭＲＬ８は、各行にランレングスコードが存在
せず、かつ、その行の画像データがビットマップデータ
でもない場合に真となる。すなわち、その行は上位のラ
ンレングスコードに含まれていてブランクであることを
示している。ｎＢＭＲＬ２〜ｎＢＭＲＬ８が偽の場合、
その行にはランレングスコードまたはビットマップデー
タが存在することを意味している。

【００２６】次に、図１７の出力ｎＢＭＲＬ２〜ｎＢＭ
ＲＬ８は、図３のブランクランレングス判定前処理部２
２０６に入力される。図１８は、ブランクランレングス
判定前処理部２２０６の回路構成を収束連鎖型論理積回
路で示した図である。また、図１９は、ブランクランレ
ングス判定前処理部２２０６の回路構成を収束連鎖型論
理和回路で示した図である。図１８の出力はランレング
ス判定前処理部２２０１と同様にブランクの連なり（ラ
ン）が存在することを意味している。この収束連鎖型論
理積回路の出力は、ブランクランレングス判定前処理部
２２０６に接続されている図３のブランクランレングス
判定回路２２０７に入力される。

【００２７】また、図１９の出力のうちＮＣＯＲ２２
は、２〜３行目にブランクが存在することを示してお
り、同様にＮＣＯＲ３２は２〜４行目、ＮＣＯＲ４２は
２〜５行目、ＮＣＯＲ５２は２〜６行目、ＮＣＯＲ６２
は２〜７行目、ＮＣＯＲ７２は２〜８行目にブランクが
存在することを示している。これらの収束連鎖型論理和
回路の出力は、ブランクランレングス判定前処理部２２
０６に接続されている図３のコード決定回路２２０４に
入力される。図２０は、ブランクランレングス判定回路
２２０７の内部回路を示した図である。このブランクラ
ンレングス判定回路２２０７は、ランレングス判定回路
２２０２と同様に入力されたブランクランの存在を意味
する信号の中から、ブランクが何回連続するかを判定す
る。

【００２８】次に、図３のブランク数決定回路２２０８
にブランク行決定回路２２０５の出力とブランクランレ
ングス判定前処理部２２０６の出力とブランクランレン
グス判定回路２２０７の出力を接続し、最終的な符号の
並びを確定するための処理を行う。図２１は、ブランク
数決定回路２２０８の構造を示した図である。また、図
２２〜図２６は、図２１のブランク数決定回路２２０８
に入力される各信号に基づいて出力される２行目から該
当行までに何行のブランクが存在するかを表わす信号Ｎ
ＣＯＤＥ３＿１〜ＮＣＯＤＥ７＿６を決定する内部回路
を示した図である。

【００２９】図２２は、３行目までのブランクを調べる
内部回路ＮＣＯＤＥ３ＳＥＬ２３０１の構成および各
信号の真理値表を、図２３は、４行目までのブランクを
調べる内部回路ＮＣＯＤＥ４ＳＥＬ２４０１の構成お
よび各信号の真理値表を、図２４は、５行目までのブラ
ンクを調べる内部回路ＮＣＯＤＥ５ＳＥＬ２５０１の
構成および各信号の真理値表を、図２５は、６行目まで
のブランクを調べる内部回路ＮＣＯＤＥ６ＳＥＬ２６
０１の構成および各信号の真理値表を、図２６は、７行
目までのブランクを調べる内部回路ＮＣＯＤＥ７ＳＥ
Ｌ２７０１の構成および各信号の真理値表を示した図で
ある。図２１〜図２６で示したブランク数決定回路２２
０８は、２行目から該当行までに何行のブランクが存在
するかを表わす信号ＮＣＯＤＥ３＿１〜ＮＣＯＤＥ７＿
６を出力する。例えば、ＮＣＯＤＥ３＿１は３行目まで
に１行だけブランクが存在することを意味しており、Ｎ
ＣＯＤＥ７＿６では７行目までに６行のブランクが存在
することを表わしている。

【００３０】次に、図３のコード決定回路２２０４に以
上説明したラインバッファ２２０９、ＢＭ判定回路２２
０３、ランレングス判定回路２２０２、ブランク行決定
回路２２０５、ブランクランレングス判定前処理部２２
０６、ブランク数決定回路２２０８の各出力を入力す
る。そして、さらにランレングスを表わす符号および画
像データの区切りを表わす符号をレジスタ設定によって
ソフトウェアで変更できるように格納データの機密保持
を目的とする用途に適用するコードレジスタ２２１０の
設定データを入力し、最終的な符号化データＣＯＤＥ１
〜ＣＯＤＥ８を得る。

【００３１】図２７は、コード決定回路２２０４の構造
を示した図である。図２８は、ＣＯＤＥ１を決定する内
部回路ＥＮＣＯＤＥ１ＳＥＬ２８０１およびＥＮＣＯ
ＤＥ１ＬＡＴＣＨ２８０２を示した図である。図２９
は、図２８のＣＯＤＥ１を決定する内部回路の各信号の
真理値表を示した図である。図３０は、ＣＯＤＥ８を決
定する内部回路ＥＮＣＯＤＥ８ＳＥＬ２９０１および
ＥＮＣＯＤＥ８ＬＡＴＣＨ２９０２を示した図であ
る。図３１は、図３０のＣＯＤＥ８を決定する内部回路
の各信号の真理値表を示した図である。

【００３２】図３２は、ＣＯＤＥ５を決定する内部回路
ＥＮＣＯＤＥ５ＳＥＬ３００１およびＥＮＣＯＤＥ５
ＬＡＴＣＨ３００２を示した図である。図３３は、図
３２のＣＯＤＥ５を決定する内部回路の各信号の真理値
表を示した図である。また、図３４は、図３１および図
３３の真理値表の中に示されている「ＯＲ（論理和）回
路」の説明図である。図３４に示されているように、縦
点線をわけて太横線の上に表記されている２つのＡＮＤ
回路の値（Ｙ）を次の式、Ｙ＝（！Ｂ×！Ｃ）＋Ａ、を
用いてを求める。なお、真理値表が示されている各図中
の「×」は、「Ｄｏｎ’ｔｃａｒｅ」であるので、値
の対象としない。すなわち、図３４においてＹの値が真
（１）となるのは、縦点線の左側（Ａ＝×，Ｂ＝０，Ｃ
＝０）、および縦点線の右側（Ａ＝１，Ｂ＝×，Ｃ＝
×）の少なくともいずれかの条件を満たす場合である。
なお、ＣＯＤＥ２〜ＣＯＤＥ４、ＣＯＤＥ６およびＣＯ
ＤＥ７を決定する内部回路の構造は、入力される信号が
異なるだけで構成としては図３２と同様のものであるの
で省略する。

【００３３】以上のように、ラインバッファ２２０９の
画像データＬＤ１〜ＬＤ８が確定するとコード決定回路
２２０４の入力信号までの全てが組合せ回路で決定する
ことができるため、１クロックで最終的な符号化データ
ＣＯＤＥ１〜ＣＯＤＥ８を得ることができる。なお、コ
ード決定回路２２０４に入力される信号には、ビデオメ
モリ２２１１上に格納された１ライン分の画像データを
識別するために、最後にＥＯＤ（ＥｎｄＯｆＤａｔ
ａ）符号を代入するようになっている。本実施形態で
は、符号化された１ライン分の画像データが８ｂｙｔｅ
として説明してきたので、１ライン分の画像データの終
わりが判別できる（９ｂｙｔｅ以上になることがない）
のでＥＯＤを付加する必要はない。

【００３４】なお本発明は、本実施形態において示した
８ｂｙｔｅの表示データを８ｂｉｔ単位でパターン比較
し符号化する実施に限定されることはない。例えば、１
ライン分の画像データを１２８ｂｉｔ、２５６ｂｉｔま
たはそれ以外のｂｉｔ数にしたり、符号化の最小単位を
１６ｂｉｔ、３２ｂｉｔまたはそれ以外のｂｉｔ数にし
ても全く同じ方法で符号化することができる。このよう
な場合には１ライン分のｂｉｔ数と符号化の最小単位の
ｂｉｔ数は、ビデオメモリ２２１１の構成や編集方法
（図示しないホストＣＰＵからのアクセス方法）、扱う
表示データの特性などに合わせて最適化する必要があ
る。また、１ライン分の画像データを識別するための符
号であるＥＯＤを付加する必要がある。また、本実施形
態では画像データの符号化復号化方式を画像表示装置に
適用する場合について説明してきたが、これに限られる
ものではなく、他の画像処理装置、画像形成装置の画像
表示画面や画像表示部においての画像処理や画像形成の
際の画像データの符号化復号化に適用してもよい。

【００３５】以上のように本実施形態の画像表示装置
は、２値化された画像データを対象とし、画像データを
固定長データごとに分割してパターン一致比較処理を並
列処理し、パターン一致比較結果からランレングスを判
定してエントロピー符号化を行い、ビデオメモリに表示
画像を格納し、復号化時に画像情報を並列処理の逆変換
によって元の画像データに復号化し、表示データを形成
する画像表示装置であり、得られたランレングスを表わ
す符号を組み合わせ回路のみで並べ替えを行う即時符号
化方式を利用することができる。また、本実施形態の画
像表示装置は、ランレングスを表わす符号および画像デ
ータの区切りを表わす符号をレジスタ設定によって変更
可能である。

【００３６】また、本実施形態の画像表示装置による
と、表示画面に表示する画像データをビデオメモリに格
納し、表示内容を変更する際は適宜ビデオメモリの画像
データを編集して使用する画像表示装置において、収束
連鎖型論理積回路を用いて組合せ回路のみでランレング
スを判定し、さらに画像データを並べ替える処理を組合
せ回路で構成し、順序回路は最終段のみであるので、符
号化処理を設けてビデオメモリを有効活用しようとする
ときに、処理を迅速に実行することができる。また、符
号化復号化処理を行わない従来方式と同等の描画処理が
可能であり、符号化圧縮によるビデオメモリを有効活
用、各装置のビデオメモリ容量を削減することができ
る。さらに、本実施形態の画像表示装置によると、ラン
レングスを表わす符号および画像データの区切りを表わ
す符号をレジスタ設定によってソフトウェアで変更でき
るので、格納データの機密保持を目的とする用途にも適
用することができる。

【００３７】〔第２の実施形態〕図３５に、本発明を好
適に実施した第２の実施形態による画像表示装置を示
す。本実施形態による画像表示装置は、第１の実施形態
による画像表示装置の構成に加えさらに識別データ付加
回路２２１３を有する。

【００３８】図３６に示すように、本実施形態ではビデ
オメモリ２２１１に格納する画像データに対して、ラン
レングスを表す符号（ランレングスコード）とビットマ
ップコードとを識別するための識別データ２２１５をＭ
ＳＢ（最上位ビット）に１ｂｉｔ付加している。よっ
て、格納するデータは各行９ｂｉｔになる。識別データ
２２１５は、識別データ付加回路２２１３によって、コ
ード決定回路２２０４の出力に対して付加される。識別
データ付加回路２２１３にはＢＭ判定回路２２０３から
の出力信号ＢＭ１〜ＢＭ８が入力されており、例えばＢ
Ｍ１が真のときＬＤ１のデータのＭＳＢ側に“１”が付
加される。反対に、ＢＭ１が偽のときは、ランレングス
コードのＭＳＢ側に“０”が付加される。

【００３９】本実施形態では識別データ付加回路２２１
３を設けたことにより、ビデオメモリに格納されている
データを復号する際に、ランレングスコードであるかビ
ットマップデータであるかを識別データに基づいて直ち
に識別できる。

【００４０】本実施形態による画像表示装置は、表示画
面に表示するデータをビデオメモリに格納し、適宜表示
内容を変更して使用する目的で、画像データの即時符号
化が可能なランレングス判定回路を備え、表示画面に表
示するデータを即時符号化してビデオメモリに格納し、
表示内容を変更する際は適宜ビデオメモリのデータを編
集して使用する画像表示装置において、ビデオメモリに
格納されたデータを読み出して復号化する際に、ランレ
ングスコードとビットマップとを直ちに識別できる。す
なわち、ビデオメモリに格納されたデータを読み出して
符号化する際に、ランレングスコードとビットマップデ
ータとを即座に識別できる。

【００４１】〔第３の実施形態〕図３７に、本発明を好
適に実施した第３の実施形態による画像表示装置を示
す。本実施形態による画像表示装置は、第２の実施形態
による画像表示装置の構成に加えて、さらに、参照パタ
ーンレジスタ２２１４を有する。参照パターンレジスタ
２２１４は、パターン一致比較処理を行う際に最小単位
に分割された画像データを比較する対象となる参照パタ
ーンを記憶している。参照パターンレジスタ２２１４に
設定保持されている参照パターンの内容は、ソフトウェ
ア処理等によって外部から変更できる。

【００４２】例えば、千鳥格子（チェック模様）のよう
なパターンを多用する場合、あるラインの表示データは
“０”と“１”とが繰り返しであり、このラインと隣接
するラインの表示データは“１”と“０”との繰り返し
である。しかし、同じ千鳥格子であっても格子のピッチ
が倍である場合、すなわち、表示データが“００”と
“１１”との繰り返しである場合は、“０１”の繰り返
しパターンと一致しないため、これを参照パターンとし
てもランレングスコードに変換できない。本実施形態で
は、表示データのパターンの傾向に合わせて参照パター
ンをフレキシブルに設定できる。よって、どのような画
像データでも最適な参照パターンを用いることができる
ため、画像データの圧縮率を向上できる。

【００４３】本実施形態による画像表示装置は、データ
パターンを判定する際にパターンコンパレータが参照す
る所定のデータパターンをユーザが設定できる。すなわ
ち、あらゆるアプリケーションでその表示内容に適する
ように、所定のデータパターンを外部からソフトウェア
等の処理によって変更可能とできる。よって、比較参照
する所定のパターンを最適化して、ビデオメモリに格納
する画像データの圧縮率を向上できる。

【００４４】なお、本発明は上記各実施形態に限定され
るものではない。例えば、パターンコンパレータの数を
変更してもよいし、各パターンコンパレータにおける参
照パターンを変更してもよい。このように、本発明は様
々な変形が可能である。

【００４５】

【発明の効果】請求項１記載の発明では、判定手段は、
パターン結果出力手段によって出力された判断結果に真
が何回連続するかまたは単独で存在するかの判定を収束
連鎖型論理積回路を用いた組み合わせ回路によって行
い、画像データ格納手段は、真が何回か連続するまたは
単独で存在すると判断された各固定長データを同じデー
タパターンの連なりであるランレングスを表す符号とし
て格納するので、符号化処理を設けてビデオメモリを有
効活用しようとする場合に符号化処理を迅速に実行で
き、符号化復号化処理を行わない従来方式と同等の描画
処理が可能でありながら、符号化圧縮によってビデオメ
モリを有効活用することができ、装置のビデオメモリ容
量を削減することができる。

【００４６】請求項２記載の発明では、データパターン
によって分割される画像データの所定のデータ長および
画像データ格納手段が格納するランレングスを表す符号
の長さの設定を変更する変更手段をさらに備えたので、
レジスタ設定により変更することができ、格納データの
機密保持に適用することができる。

【００４７】請求項３記載の発明では、表示画面に表示
するデータを画像データ格納手段に格納し、適宜表示内
容を変更して使用する目的で、画像データの即時符号化
が可能なデータパターン判断手段を備え、表示画面に表
示するデータを即時符号化して画像データ格納手段に格
納し、表示内容を変更する際は適宜画像データ格納手段
のデータを編集して使用する画像表示装置において、画
像データ格納手段に格納されたデータを読み出して復号
化する際に、ランレングスを表す符号と固定長データと
を直ちに識別できる。すなわち、画像データ格納手段に
格納されたデータを読み出して符号化する際に、ランレ
ングスコードとビットマップデータとを即座に識別でき
る。

【００４８】請求項４記載の発明では、データパターン
を判定する際にデータパターン判断手段が参照する所定
のデータパターンをユーザが設定できる。すなわち、あ
らゆるアプリケーションでその表示内容に適するよう
に、所定のデータパターンを外部からソフトウェア等の
処理によって変更可能とできる。よって、比較参照する
所定のパターンを最適化して、画像データ格納手段に格
納する画像データの圧縮率を向上できる。

【図面の簡単な説明】

【図１】本発明を好適に実施した第１の実施形態に係る
画像表示装置のラインバッファを示した図である。

【図２】パターンコンパレータの構成を示した図であ
る。

【図３】第１の実施形態に係る画像表示装置の全体構成
を示したブロック図である。

【図４】ランレングス判定前処理部の回路構成を示した
図である。

【図５】ランレングス判定前処理部の回路構成を示した
図である。

【図６】ランレングス判定前処理部の回路構成を示した
図である。

【図７】ランレングス判定前処理部の回路構成を示した
図である。

【図８】ランレングス判定回路の内部回路を示した図で
ある。

【図９】ランレングス判定回路の内部回路を示した図で
ある。

【図１０】ランレングス判定回路の内部回路を示した図
である。

【図１１】ランレングス判定回路の内部回路を示した図
である。

【図１２】ＢＭ判定回路の内部回路を示した図である。

【図１３】ブランク行決定回路の回路構成を示した図で
ある。

【図１４】ブランク行決定回路の回路構成を示した図で
ある。

【図１５】ブランク行決定回路の回路構成を示した図で
ある。

【図１６】ブランク行決定回路の回路構成を示した図で
ある。

【図１７】ブランク行決定回路の回路構成を示した図で
ある。

【図１８】ブランクランレングス判定前処理部の回路構
成を収束連鎖型論理積回路で示した図である。

【図１９】ブランクランレングス判定前処理部の回路構
成を収束連鎖型論理和回路で示した図である。

【図２０】ブランクランレングス判定回路の内部回路を
示した図である。

【図２１】ブランク数決定回路の構造を示した図であ
る。

【図２２】３行目までのブランクを調べる内部回路ＮＣ
ＯＤＥ３ＳＥＬの構成および各信号の真理値表を示し
た図である。

【図２３】４行目までのブランクを調べる内部回路ＮＣ
ＯＤＥ４ＳＥＬの構成および各信号の真理値表を示し
た図である。

【図２４】５行目までのブランクを調べる内部回路ＮＣ
ＯＤＥ５ＳＥＬの構成および各信号の真理値表を示し
た図である。

【図２５】６行目までのブランクを調べる内部回路ＮＣ
ＯＤＥ６ＳＥＬの構成および各信号の真理値表を示し
た図である。

【図２６】７行目までのブランクを調べる内部回路ＮＣ
ＯＤＥ７ＳＥＬの構成および各信号の真理値表を示し
た図である。

【図２７】コード決定回路の構造を示した図である。

【図２８】ＣＯＤＥ１を決定する内部回路ＥＮＣＯＤＥ
１ＳＥＬおよびＥＮＣＯＤＥ１ＬＡＴＣＨを示した図
である。

【図２９】図２８のＣＯＤＥ１を決定する内部回路の各
信号の真理値表を示した図である。

【図３０】ＣＯＤＥ８を決定する内部回路ＥＮＣＯＤＥ
８ＳＥＬおよびＥＮＣＯＤＥ８ＬＡＴＣＨを示した図
である。

【図３１】図３０のＣＯＤＥ８を決定する内部回路の各
信号の真理値表を示した図である。

【図３２】ＣＯＤＥ５を決定する内部回路ＥＮＣＯＤＥ
５ＳＥＬおよびＥＮＣＯＤＥ５ＬＡＴＣＨを示した図
である。

【図３３】図３２のＣＯＤＥ５を決定する内部回路の各
信号の真理値表を示した図である。

【図３４】ＯＲ（論理和）回路の説明図である。

【図３５】本発明を好適に実施した第２の実施形態に係
る画像表示装置の構成を示すブロック図である。

【図３６】第２の実施形態においてビデオメモリに格納
されるデータを示す図である。

【図３７】本発明を好適に実施した第３の実施形態に係
る画像表示装置の構成を示すブロック図である。

【符号の説明】

２２０１ランレングス判定前処理部２２０２ランレングス判定回路２２０３ＢＭ判定回路２２０４コード決定回路２２０５ブランク行決定回路２２０６ブランクランレングス判定前処理部２２０７ブランクランレングス判定回路２２０８ブランク数決定回路２２０９ラインバッファ２２１０コードレジスタ２２１１ビデオメモリ２２１２パターンコンパレータ２２１３識別データ付加回路２２１４参照パターンレジスタ２２１５識別データ

Claims

【特許請求の範囲】

【請求項１】受領した画像データを２値化する２値化
手段と、前記２値化手段によって２値化された画像データを格納
する画像データ格納手段と、前記画像データ格納手段に格納されている画像データを
復号化して表示する画像表示手段と、前記２値化手段によって２値化された画像データを所定
のデータ長である固定長データに分割し、この分割した
各固定長データに複数並列接続されており、この各固定
長データのデータパターンと所定のデータパターンとが
一致するかどうかを判断するデータパターン判断手段
と、前記データパターン判断手段によって前記固定長データ
のデータパターンと前記所定のデータパターンとが一致
すると判断された場合に真（１）を、それ以外の場合に
偽（０）を判断結果として出力するパターン結果出力手
段と、前記パターン結果出力手段から出力される複数の固定長
データのデータパターンの判断結果のうち、真が何回連
続するか、または真が単独で存在するかどうかを判定す
る判定手段と、を備え、前記判定手段は、前記パターン結果出力手段によって出
力された判断結果に真が何回連続するかまたは単独で存
在するかの判定を収束連鎖型論理積回路を用いた組み合
わせ回路によって行い、前記画像データ格納手段は、前
記真が何回か連続するまたは単独で存在すると判断され
た各固定長データを同じデータパターンの連なりである
ランレングスを表す符号として格納することを特徴とす
る画像表示装置。
【請求項２】前記データパターンによって分割される
画像データの所定のデータ長および前記画像データ格納
手段が格納する前記ランレングスを表す符号の長さの設
定を変更する変更手段をさらに備えたことを特徴とする
請求項１記載の画像表示装置。
【請求項３】前記判定手段の判定結果に基づいて、前
記画像データ格納手段に格納される前記２値化された画
像データが固定長データであるかランレングスの符号で
あるかを識別するデータを、前記２値化された画像デー
タに付加する手段をさらに有することを特徴とする請求
項１または２記載の画像表示装置。
【請求項４】前記所定のデータパターンを設定する手
段をさらに有することを特徴とする請求項１から３のい
ずれか１項記載の画像表示装置。