JP2002221953A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像データの即時符号化が可能なランレング
ス判定器を備えることにより、ビデオメモリを有効活用
でき、迅速に画像データを符号化／復号化することがで
きる画像表示装置を提供すること。 【解決手段】 パターンコンパレータの出力は、ランレ
ングス判定器３０１のランレングス判定前処理部３１１
に接続され、隣接するコンパレータ出力のＡＮＤ（論理
積）がとられる。各段のＡＮＤ出力とパターンコンパレ
ータ出力は、ランレングス判定回路３１２に入力され、
同一パターンが一致する出力が何回連続するかの判定が
行われ、同じパターンの連なり（ラン）が真であり、隣
接するランが偽であるとき同じパターンのランレングス
が確定する。全ての種類のパターンコンパレータ出力が
偽であり、ランレングスで表わす符号に属さない画像デ
ータはＢｉｔＭａｐデータとしてビデオメモリ３０３に
格納される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置、画
像形成装置が有するＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ
Ｔｕｂｅ Ｄｉｓｐｌａｙ）やＬＣＤなどを使用した表
示画面に表示する画像データの符号化／復号化を行う画
像表示装置に関する。

【０００２】

【従来の技術】一般的に、ファクシミリ装置、ディジタ
ル複写機、プリンタ装置などの画像処理装置が有する画
像表示装置には、表示用の画像データを蓄積するビデオ
メモリが備えられている。このビデオメモリは、表示デ
ータをＢｉｔＭａｐデータとして格納し、エントロピー
的冗長度の影響でメモリを消費することになる。例え
ば、６４０×４８０ｄｏｔのＶＧＡ（Ｖｉｄｅｏ Ｇｒ
ａｐｈｉｃｓ Ａｒｒａｙ）画面のモノクロ表示であれ
ば、背景色となる白データまたは黒データが何ラインも
続く場合、そのままＢｉｔＭａｐデータとして格納する
と６４０×ライン数のメモリを占有することになる。こ
のような表示用に限らず、一般に画像データの情報量は
膨大であり、そのままの状態で取り扱って画像データを
格納しようとすると、ビデオメモリに格納する量が膨大
となり、多くのメモリを必要とするのでコスト的に負担
がかかってしまうことになる。

【０００３】そこで、画像データを格納する場合、符号
化圧縮してデータ量を削減し、その符号化した状態で画
像データを取り扱う符号化方式が提案されている。例え
ば、ＭＨ符号化方式またはＭＭＲ符号化方式、自然画像
用としてＪＰＥＧ、ＪＢＩＧなどの変換符号化方式、算
術符号化方式を含んだ圧縮方式などがある。また、２値
化された画像データを対象とする画像表示装置の符号化
複合化装置において、画像データを固定長データごとに
分割して、パターン一致比較処理を並列処理し、エント
ロピー符号化する即時符号化方式で、ビデオメモリに表
示画像を描画して複合化時には画像情報を上記並列処理
と逆変換によって元のデータに複合化し、表示データを
形成する画像表示装置も提案されている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
符号化圧縮方式は符号化の処理が複雑であり、判断処理
や演算処理を行うので、例えば、算術符号化方式である
ＱＭ−Ｃｏｄｅｒはプロセスが複雑で処理速度が遅いと
いうように、符号化あるいは複合化の際に多くの処理時
間を必要としていた。また、従来の符号化圧縮方式は、
ファクシミリ装置などで画像を伝送する分野での利用頻
度が高く、圧縮率を改善するためにページ単位の処理を
前提としている傾向がある。これにより、格納した画像
データを部分的に取り出して復号化したり、さらに編集
して格納する場合などに目的のデータ以外に多くの画像
データを復号化する必要が生じ、無駄な時間を費やすこ
とになってしまい、任意の部分を復号化したり編集する
のには適していなかった。

【０００５】さらに、従来の冗長度を改善する符号化方
式では、パターンコンパレータの出力および各段のＡＮ
Ｄ出力の同じパターンの連なり（ラン）の長さであるラ
ンレングスを逐次計数して符号化を行うため、ハードウ
ェア化した符号化復号化装置であっても、１つのランレ
ングスを出力するのに数クロックあるいは数十クロック
もの時間を必要とする。このような従来の符号化複合化
方式をビデオメモリへの表示データ（画像データ）の格
納に適用すると、ＢｉｔＭａｐデータとして格納し、編
集する方式に比べると何十倍あるいは何千倍もの処理時
間が必要となり、描画速度を遅らせることとなる。な
お、従来の符号化方式では、並列処理で得られたパター
ン一致比較結果からランレングスを判定することは提案
されていなかった。

【０００６】そこで、本発明の第１の目的は、表示画面
に表示する表示データをビデオメモリに格納し、適宜表
示内容を変更して使用する画像表示装置の符号化複合化
処理において、画像データの即時符号化が可能なランレ
ングス判定器を備えることにより、ビデオメモリを有効
活用でき、迅速に画像データを符号化／復号化すること
ができる画像表示装置を提供することである。本発明の
第２の目的は、複数種類の画像パターンのパターン一致
比較処理を行うことにより、データメモリに格納する画
像データの圧縮率を改善することができる画像表示装置
を提供することである。

【０００７】

【課題を解決するための手段】請求項１記載の発明で
は、画像データを受領する画像データ受領手段と、前記
画像データ受領手段によって受領された画像データを符
号化して格納する画像データ格納手段と、前記画像デー
タ格納手段に格納されている画像データを復号化して表
示する画像表示手段と、前記画像データ受領手段によっ
て受領した画像データを２値化する２値化手段と、前記
２値化手段によって２値化された画像データを所定のデ
ータ長の複数の固定長データに分割し、この分割した各
固定長データに複数並列接続されており、この各固定長
データのデータパターンと所定のデータパターンとが一
致するかどうか判断するデータパターン判断手段と、前
記データパターン判断手段によって前記固定長データの
データパターンと前記所定のデータパターンとが一致す
ると判断された場合に真（１）を、それ以外の場合に偽
（０）を判断結果として出力するパターン結果出力手段
と、前記パターン結果出力手段から出力される複数の固
定長データのデータパターンの判断結果のうち、真が何
回連続するか、または真が単独で存在するかどうかを判
定する判定手段と、を備え、前記判定手段が前記パター
ン結果出力手段によって出力された判断結果に真が何回
か連続または単独で存在すると判断した場合、前記画像
データ格納手段は、前記真が何回か連続または単独で存
在すると判断された各固定長データを同じデータパター
ンの連なりであるランレングスとして格納することによ
り、前記第１の目的を達成する。

【０００８】請求項２記載の発明では、請求項１記載の
発明において、前記データパターン判断手段が前記固定
長データと比較して判断する前記所定のデータパターン
は複数種類存在することにより、前記第２の目的を達成
する。

【０００９】

【発明の実施の形態】以下、本発明の好適な実施の形態
について図１ないし図５を参照して詳細に説明する。図
１は、本実施の形態に係る画像表示装置のラインバッフ
ァを示した図である。また、図２は、パターンコンパレ
ータを示した図である。なお、本実施の形態の画像表示
装置の画像データの符号化方式は、１水平ライン分のＨ
ｂｉｔのデータを一括して符号化するものとする。画像
表示装置のソフトウェア処理によって外部のホストＣＰ
Ｕ（中央処理装置）によって描画され、２値化された画
像データは一旦、図１に示すＨｂｉｔのラインバッファ
１０１に格納される。なお、本実施の形態では一例とし
て、このＨｂｉｔの画像データは、画面サイズが水平６
４０ｄｏｔ、垂直４８０ｄｏｔのＶＧＡ表示画面の表示
データのうち、水平方向のｄｏｔ数をＨとした場合の１
水平ラインの画像データ数をいうものとする。このＨｂ
ｉｔの画像データは、符号化の最小単位であるＭｂｉｔ
に区切られてＬＤ１、ＬＤ２、・・・ＬＤｎとして図２
に示すパターンコンパレータに並列接続される。

【００１０】本実施の形態では４種類のパターンコンパ
レータ２０１〜２０４を使用しており、パターンコンパ
レータ２０１はＭｂｉｔが全て０の場合のパターンとの
比較、パターンコンパレータ２０２は全て１の場合のパ
ターンとの比較、パターンコンパレータ２０３は１０の
繰り返しの場合のパターンとの比較、パターンコンパレ
ータ２０４は０１の繰り返しの場合のパターンとの比較
を行っている。各パターンコンパレータ２０１〜２０４
の出力ＰＣ０１、ＰＣ１１、ＰＣ２１、ＰＣ３１は、入
力パターンが全て一致した場合に真（１）となり、それ
以外は偽（０）となる。図２に示すパターンコンパレー
タの構成は、符号化の最小単位であるＭｂｉｔのデータ
であるＬＤ１のパターンを対象とするブロックであり、
同様のブロック構成のパターンコンパレータがラインバ
ッファ１０１に格納されているＬＤ１、ＬＤ２、・・・
ＬＤｎに対応して接続されている。従って、パターンコ
ンパレータの出力は、ＰＣ０１、ＰＣ１１、ＰＣ２１、
ＰＣ３１、ＰＣ０２、ＰＣ１２、・・・・、ＰＣ３２〜
ＰＣ０ｎ、ＰＣ１ｎ、・・・、ＰＣ３ｎというようにな
る。

【００１１】図３は、符号化処理の構成を示した図であ
る。各パターンコンパレータの出力は、図３に示すよう
なランレングス判定器３０１のランレングス判定前処理
部３１１に接続される。図４は、図３のランレングス判
定前処理部３１１の回路構成を示しており、一例とし
て、このランレングス判定前処理部３１１は１つの種類
のパターンコンパレータ出力を入力するようになってい
る。ここではランレングス判定前処理部３１１は、全て
０のパターンとの比較出力ＰＣ０１〜ＰＣ０ｎを入力す
る回路である。このランレングス判定前処理回路３１１
は、複数設けるようにしてもよく、他の３種類のパター
ンコンパレータ出力ＰＣ１１〜ＰＣ１ｎ、ＰＣ２１〜Ｐ
Ｃ２ｎ、ＰＣ３１〜ＰＣ３ｎを同様に入力するランレン
グス判定前処理部３１１の回路を設けることができる。

【００１２】図４に示すようにランレングス判定前処理
部３１１は、隣接するコンパレータ出力のＡＮＤ（論理
積）をとり、そのＡＮＤ出力の隣接する出力のＡＮＤを
とる。このＡＮＤ回路は１段階進む毎に１つ減少し、最
後に１つのＡＮＤ出力であるｎＬ０１を得るようになっ
ている。なお、本実施の形態では図４に示すようなＡＮ
Ｄ回路を収束連鎖型論理積回路ということにする。パタ
ーンコンパレータ出力および各段のＡＮＤ出力は、同じ
パターンの連なり（ラン）が存在することになるが、図
４の段階ではそのパターンの連なりであるランの長さ
（ランレングス）を判別することはできない。

【００１３】以上のようにして得られた図４の各段のＡ
ＮＤ出力とパターンコンパレータ出力は、図３のランレ
ングス判定回路３１２に入力される。図５は、ランレン
グス判定回路３１２の内部回路構成を示した図である。
図５のランレングス判定回路３１２も図４のランレング
ス判定前処理部３１１と同様に１つの種類のパターンコ
ンパレータ出力を入力するようになっている。ここでは
ランレングス判定回路３１２は、全て０のパターンとの
パターンコンパレータ出力ＰＣ０１〜ＰＣ０ｎを入力
し、図４のランレングス判定前処理部３１１から出力さ
れる信号である２Ｌ０１〜２Ｌ０ｎ−１、３Ｌ０１〜３
Ｌ０ｎ−２、・・・、ｎ−１Ｌ０１、ｎ−１Ｌ０２を入
力する回路である。このランレングス判定回路３１２
は、複数設けるようにしてもよく、他の３種類のランレ
ングス判定前処理部３１１の出力である２Ｌ１１〜ｎ−
１Ｌ１２、２Ｌ２１〜ｎ−１Ｌ２２、２Ｌ３１〜ｎ−１
Ｌ３２を同様に入力するランレングス判定回路３１２を
設けることができる。

【００１４】ランレングス判定回路３１２は、入力され
た信号の中から同一パターンが一致する出力が何回連続
するかを判定する。この判定は、単独で真である部分を
判別することにより行われ、基本的に３入力のＡＮＤ回
路で注目する同じパターンの連なり（ラン）が真であ
り、隣接するランが偽であるとき同じパターンの連なり
であるランの長さ（ランレングス）が確定するようにな
っている。図５のランレングス判定出力ＲＬ１０１、Ｒ
Ｌ２０１、・・・、ＲＬｎ−１０１および図４のｎＬ０
１を「１行目のランレングス判定結果」とする。同様に
ランレングス判定出力ＲＬ１０２、ＲＬ２０２、・・
・、ＲＬｎ−１０２を「２行目のランレングス判定結
果」、というように同様に順次のランレングス判定出力
ＲＬ１０ｎ−１、ＲＬ２０ｎ−１を「ｎ−１行目のラン
レングス判定結果」、ＲＬ１０ｎを「ｎ行目のランレン
グス判定結果」とする。

【００１５】この「任意の行のランレングス判定結果」
の中で同時に真となるランレングス判定出力は存在せ
ず、また、他の３種類のパターンコンパレータ出力に対
する「同一行のランレングス判定結果」も同時に真とな
ることはない。すなわち、任意の行の唯一の種類の中の
唯一のランレングス判定出力が真になるか、またはその
行がランレングスに含まれないかによって、ランレング
スが確定することになる。「その行がランレングスに含
まれない」というのは、全ての種類のパターンコンパレ
ータ出力が偽であるようなブロックをいう。ランレング
スで表わす符号に属さない画像データとは例えば、ＬＤ
１のパターンコンパレータ出力ＰＣ０１、ＰＣ１１、Ｐ
Ｃ２１、ＰＣ３１が全て偽の場合、すなわちＬＤ１の画
像データがどのパターンとも一致しなかった場合などが
該当し、本実施の形態ではこのような画像データはＢｉ
ｔＭａｐデータとしてそのままビデオメモリ３０３に格
納することになる。

【００１６】このようにして得られたランレングス判定
出力は、符号選択信号として符号変換器３０２に接続さ
れる。符号変換器３０２には、ＢｉｔＭａｐデータをビ
デオメモリ３０３に出力するためにＬＤ１〜ＬＤｎのデ
ータも入力する。ＬＤ１のデータをチェックするパター
ンコンパレータ２０１の出力ＰＣ０１、ＰＣ１１、ＰＣ
２１、ＰＣ３１が全て偽の場合、ＬＤ１のデータがどの
パターンとも一致しなかった場合を示す信号であり、Ｐ
Ｃ０１の反転信号であるＢＭ１が真となる。同様にＬＤ
２に対してＢＭ２、・・・、ＬＤｎに対してＢＭｎが出
力される。ＢＭ１〜ＢＭｎは、ランレングス判定結果の
各行に対応しており、例えばＢＭ１が真のときは１行目
のランレングス判定結果は全て偽であり、１行目のラン
レングス判定結果のどれかが真のときはＢＭ１は偽であ
る。従って、ＢＭ１が真の場合にはＬＤ１のデータはラ
ンレングスを表す符号と区別するためのデータが付加さ
れ、そのままＢｉｔＭａｐデータとしてビデオメモリ３
０３に格納される。

【００１７】任意のｊ行目のラインに対応するデータＬ
Ｄｊがそれより上位の行のランレングス判定結果に含ま
れる場合、ｊ行のランレングス判定結果およびＢＭｊは
全て偽となり、ｊ行に対応する符号はないことになる。
このようにして、ランレングスの存在する行とＢｉｔＭ
ａｐデータの存在する行の符号のみがビデオメモリ３０
３に格納される。ビデオメモリ３０３にはランレングス
符号とＢｉｔＭａｐデータが混在して格納されるが、Ｂ
ｉｔＭａｐデータには、ランレングスを表す符号と区別
するためのデータが付加されるので、復号化するときに
判別することができる。符号化されたラインデータは、
ビデオメモリ３０３に格納された状態でデータ長が様々
な値となるので、このデータを読み出すときのため最後
にエンド・オブ・ライン（ＥＯＬ）符号が付加される。

【００１８】ビデオメモリ３０３に格納されているデー
タを複合化する場合、目的の符号化されたラインデータ
はビデオメモリ３０３からバッファに一旦読み込まれ
る。そして、ＬＤ１側から符号化処理とは逆に復号器に
よって、ラインバッファ１０１０に画像データが展開さ
れるようになっている。なお、本実施の形態では画像デ
ータの符号化復号化方式を画像表示装置に適用する場合
について説明してきたが、これに限られるものではな
く、他の画像処理装置、画像形成装置の画像表示画面や
画像表示部においての画像処理や画像形成の際の画像デ
ータの符号化／復号化に適用してもよい。

【００１９】以上のように、本実施の形態の画像表示装
置によると、表示画面に表示する画像データをビデオメ
モリに格納し、表示内容を変更する際に適宜ビデオメモ
リのデータを編集して使用する画像表示装置において、
収束連鎖型論理積回路を用いた組み合わせ回路のみでラ
ンレングスを判定するので、符号化処理を設けてビデオ
メモリを有効活用しようとするときに、符号化処理を迅
速に実行することができる。また、符号化複合化処理を
行わない従来と同等の描画処理が可能であり、符号化圧
縮によるビデオメモリの有効活用、各装置のビデオメモ
リ容量を削減することができる。また、本実施の形態の
画像表示装置によると、複数種類の画像パターンのラン
レングスを符号化することができるので、符号化処理を
設けてビデオメモリを有効活用しようとするときに符号
化処理を迅速に実行することができ、ビデオメモリに格
納する画像データの圧縮率を改善することができる。

【００２０】さらに、本実施の形態の画像表示装置によ
ると、２値化された画像データを固定長データごとに分
割し、この固定長データをパターン一致比較処理で並列
処理してエントロピー符号化する符号化方式を用い、ビ
デオメモリに表示画像を描画する復号化時には画像情報
を上記並列処理と逆変換によっての画像データに複合化
して表示画像データとして画像形成を行う際、並列処理
で得られた複数のパターン一致比較結果から収束連鎖型
論理積回路によりランレングスを決定するので符号化処
理を迅速に実行することができ、符号化圧縮によるビデ
オメモリの有効活用、各装置のビデオメモリ容量を削減
することができる。

【００２１】

【発明の効果】請求項１記載の発明では、判定手段がパ
ターン結果出力手段によって出力された判断結果に真が
何回か連続または単独で存在すると判断した場合、真が
何回か連続または単独で存在すると判断された各固定長
データを同じデータパターンの連なりであるランレング
スとして画像データ格納手段に格納するので、符号化処
理を迅速に実行することができ、符号化圧縮によってビ
デオメモリを有効活用し、画像表示装置のビデオメモリ
容量を削減することができる。請求項２記載の発明で
は、データパターン判断手段が固定長データと比較して
判断する所定のデータパターンは複数種類存在するの
で、複数種類の画像パターンのランレングスを符号化す
ることにより、符号化処理を迅速に実行することがで
き、迅速な処理速度で画像データの圧縮率を改善するこ
とができる。

【図面の簡単な説明】

【図１】本実施の形態に係る符号化復号化装置のライン
バッファを示した図である。

【図２】パターンコンパレータを示した図である。

【図３】符号化処理の構成を示した図である。

【図４】ランレングス判定前処理部の回路構成を示した
図である。

【図５】ランレングス判定回路の内部回路構成を示した
図である。

【符号の説明】

１０１ ラインバッファ ２０１〜２０４ パターンコンパレータ ３０１ ランレングス判定器 ３１１ ランレングス判定前処理部 ３１２ ランレングス判定回路 ３０２ 符号変換器 ３０３ ビデオメモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画像データを受領する画像データ受領手
   段と、 前記画像データ受領手段によって受領された画像データ
   を符号化して格納する画像データ格納手段と、 前記画像データ格納手段に格納されている画像データを
   復号化して表示する画像表示手段と、 前記画像データ受領手段によって受領した画像データを
   ２値化する２値化手段と、 前記２値化手段によって２値化された画像データを所定
   のデータ長の複数の固定長データに分割し、この分割し
   た各固定長データに複数並列接続されており、この各固
   定長データのデータパターンと所定のデータパターンと
   が一致するかどうか判断するデータパターン判断手段
   と、 前記データパターン判断手段によって前記固定長データ
   のデータパターンと前記所定のデータパターンとが一致
   すると判断された場合に真（１）を、それ以外の場合に
   偽（０）を判断結果として出力するパターン結果出力手
   段と、 前記パターン結果出力手段から出力される複数の固定長
   データのデータパターンの判断結果のうち、真が何回連
   続するか、または真が単独で存在するかどうかを判定す
   る判定手段と、を備え、 前記判定手段が前記パターン結果出力手段によって出力
   された判断結果に真が何回か連続または単独で存在する
   と判断した場合、前記画像データ格納手段は、前記真が
   何回か連続または単独で存在すると判断された各固定長
   データを同じデータパターンの連なりであるランレング
   スとして格納することを特徴とする画像表示装置。
2. 【請求項２】 前記データパターン判断手段が前記固定
   長データと比較して判断する前記所定のデータパターン
   は複数種類存在することを特徴とする請求項１記載の画
   像表示装置。