JPH1065549A - 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法 - Google Patents

可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法

Info

Publication number
JPH1065549A
JPH1065549A JP9076170A JP7617097A JPH1065549A JP H1065549 A JPH1065549 A JP H1065549A JP 9076170 A JP9076170 A JP 9076170A JP 7617097 A JP7617097 A JP 7617097A JP H1065549 A JPH1065549 A JP H1065549A
Authority
JP
Japan
Prior art keywords
length
encoded data
data values
value
shift control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9076170A
Other languages
English (en)
Other versions
JP3737599B2 (ja
Inventor
Richard Sita
シタ リチャード
Edward M Brosz
エム． ブロズ エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of JPH1065549A publication Critical patent/JPH1065549A/ja
Application granted granted Critical
Publication of JP3737599B2 publication Critical patent/JP3737599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 データストリーム内に含まれる複数の可変長
符号化データ値の長さを１クロックサイクル内に決定す
る。 【解決手段】 複数の可変長符号化データ値のうち１サ
ブセットを伝送するシフト手段２０６と、サブセットに
おける複数のデータ値のうちの第１のデータ値の長さを
決定する第１の長さ復号化手段２１０と、第２のデータ
値の長さを個別に決定する第２の長さ復号化手段であっ
て、サブセットにおいて第１の符号化データ値の直後に
続いており、復号化動作が同時に行われる第２の長さ復
号化手段２１２と、第１、第２のデータ値の長さに応答
して、両データ値の組合わせの長さを出力する復号化手
段と、組合わせの長さに応答してシフト制御信号２３５
を形成し、次に符号化されたデータ値の位置を識別し、
次の符号化データ値が、第２の符号化データ値の直後に
続いており、シフト制御信号をシフト手段２０６に伝送
する手段２１８，２２２，２３４，２３６を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、可変長デコーダ
（ＶＬＤ）に関しており、具体的には、圧縮されたイメ
ージデータを復号化するのに適した可変長符号用のデコ
ーダに関している。
【０００２】
【従来の技術】近年、イメージデータ圧縮技術には目覚
ましい進歩が見られる。このような技術の目的は、符号
化されていないイメージデータに必要となるビットレー
トよりも低いビットレートでイメージデータを符号化す
ることにより、例えばディジタル送信や記録の能率を高
めることにある。このような符号化能率を得るために用
いられている技術としては、例えば、予測符号化や変換
符号化などがある。
【０００３】また、圧縮された符号に対して可変長符号
化をおこなうことによって、さらなるイメージデータ圧
縮が達成される。可変長符号化は、符号化されたビット
幅を、符号化される値の出現頻度に従って変化させるこ
とを含む。典型的には、より高い頻度で出現する値に
は、より低い頻度で出現する値よりも短い符号が割り当
てられる。よって、固定長符号化の場合に比べて、より
低いビットレートが得られる。可変長符号としては、例
えば、ハフマン符号がある。
【０００４】可変長コードワード（ＶＬＣ）は、典型的
には、ルックアップテーブル（ＬＵＴ）を用いて復号化
される。ｎビットのパラメータデータ信号が、ＬＵＴに
結合される。このｎビット信号は、ＬＵＴに格納されて
いるデータに対するアドレスとして用いられる可変長コ
ードワード（その長さはｎビットでよい）を含んでい
る。ＬＵＴに格納されているデータは、符号長および符
号値に対応している。符号長は、ｎビット信号において
識別された可変長コードワードの長さを具体的に示す。
符号値は、可変長符号の復号化された（つまり固定長
の）値である。ＬＵＴの出力は、符号長および符号値で
ある。
【０００５】米国では、ディジタル的に符号化された高
精細度テレビジョン信号についてある規格が提案されて
いる。この規格は、国際標準化機構（ＩＳＯ）のムービ
ング・ピクチャ・エキスパート・グループ（ＭＰＥＧ）
により提案されているＭＰＥＧ−２規格と本質的には同
じである。以下、この規格を「ＭＰＥＧ規格」と称す
る。この規格は、「情報技術−動画およびそれに付随す
る音声の生成符号化、勧告Ｈ．２６２」（ＩＳＯ／ＩＥ
Ｃ１３８１８−２、１９９５年（Ｅ））と題された国際
規格案（ＤＩＳ）公報中に記載されている。この公報は
ＩＳＯから入手可能であり、本願明細書も、そのＭＰＥ
Ｇ−２ディジタルビデオ符号化規格に関する教示につい
ては参考として援用している。
【０００６】ＭＰＥＧ規格が可変長符号化をどのように
用いているかを知るための例として、ＭＰＥＧ−２規格
の付録Ｂで規定されているコードテーブルＢ−１４およ
びＢ−１５を考える。このコードテーブルでは、最大１
７ビットのサイズの可変長コードワードが復号化される
ことになる。それぞれの符号は、「ラン」値と「レベ
ル」値との互いに異なる組み合わせに対応している。こ
こで、ランは、スキャンオーダーにおける非ゼロ係数に
先行するゼロ係数の個数であり、レベルは、非ゼロ係数
の絶対値である。
【０００７】ＭＰＥＧ−２高精細度テレビジョン（ＨＤ
ＴＶ）ビデオデコーダは、非常に高い復号化レートを必
要とする。圧縮されたビットストリーム内の多数のフィ
ールドは可変長符号化されてはいるものの、このビット
ストリームのうちのおよそ８５％は、離散コサイン変換
（ＤＣＴ）係数復号化を含んでいる。ＨＤＴＶビットス
トリームは、１秒当たり１憶個のオーダーの可変長符号
の復号化を必要とする。よって、ある時刻における１個
の符号は、１００ＭＨｚのクロックを必要とする。この
ような高クロックレートは、現在利用可能な高密度ＡＳ
ＩＣの実用的限界を超えている。その代わりに用いられ
る手段としては、１クロックサイクルにつき多数の符号
を復号化することが挙げられる。
【０００８】
【発明が解決しようとする課題】多数の符号を復号化す
るためのある方法では、互いに協調して動作する２つの
ＶＬＤを使用することが要求される。このようなアプロ
ーチの欠点としては、データはスライスフォーマットで
あり、それぞれのスライスの長さは復号化の前には分か
っていないので、２つのパラレルパスが別々のスライス
を対象として動作しなければならないことがある。この
ような場合には、１個１個のスライスを分離するための
前処理とメモリとが必要になる。
【０００９】本願明細書は、所定の優先順位のつけられ
た復号化構成を用いたＶＬＤに関するその教示について
は、Ｏｚａｋｉに付与された米国特許第５，４２８，３
５６号を明示的に参考として援用する。ＯｚａｋｉのＶ
ＬＤは、ハフマン符号列の先頭ハフマン符号を復号化す
る第１のデコーダ回路と、ハフマン符号列の先頭部分か
ら選択された２つの所定のハフマン符号からなる連続符
号列を復号化する第２のデコーダ回路とを備えている。
第１のデコーダは、上述したようにＬＵＴを用いる。第
２のデコーダは、一定数の所定のコードワードペアのそ
れぞれ１つのペアが、ＬＵＴに格納されているデータに
対するアドレスとして用いられる、ＬＵＴを用いる。Ｌ
ＵＴに格納されているデータは、符号長と符号値のシー
ケンスのペアに対応している。入力ストリームにおいて
所定のコードワードペアのうちのあるペアに遭遇したと
き、対応する符号値ペアおよび符号値ペアは、第２のデ
コーダにより出力される。第２のデコーダが２つの復号
化された値を出力するとき、選択器は第２のデコーダの
出力を選択する。第２のデコーダが２つの復号化された
値を生成できなかったとき、選択器は、第１のデコーダ
の出力を選択する。
【００１０】Ｏｚａｋｉの特許のＶＬＤは、第２のデコ
ーダが限られた数の所定の２列の組み合わせしか復号化
できないという点で限定されたものである。より詳細に
は、第２のデコーダは、選択された符号ペアしか復号化
できない。そのため、そのペアは、全長が短くなる。よ
り大きな長さの列に遭遇した時には、多数のクロックサ
イクルが必要になる。ハフマン符号は、一般に、低い周
波数の符号がより大きな長さをもつように選択されるの
で、Ｏｚａｋｉの第２のデコーダは、概略的には、より
低い周波数の符号を含む符号ペアを復号化できない。よ
って、多数のクロックサイクルが必要になる。
【００１１】さらに、ＯｚａｋｉのＶＬＤは、大きなメ
モリを必要とする。なぜなら、ｎビットアドレスが、Ｌ
ＵＴに対する入力として供給されなければならないから
である。また、ＬＵＴにおけるそれぞれのメモリ位置
は、ｚビットの符号長とｖビットの符号値とを格納す
る。その結果、符号長および符号値とを格納するために
は、合計ｚ＋ｖビットが必要になる。１個のＬＵＴに必
要とされる合計ビット数は、２n×（ｚ＋ｖ）となる。
【００１２】よって、変換テーブルのサイズを制限する
ことによって、その変換テーブルに必要とされるメモリ
サイズを小さくしようとする提案がなされている。しか
し、このような技術によれば、復号化処理の速度が遅く
なってしまう。
【００１３】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、データスト
リーム内に含まれる複数の可変長符号化されたデータ値
の長さを１クロックサイクル内に決定する装置および方
法を提供することにある。
【００１４】
【課題を解決するための手段】本発明による装置は、デ
ータストリーム内に含まれる複数の可変長符号化された
データ値の長さを１クロックサイクル内に決定する装置
であって、該データストリームを受け取り、シフト制御
信号に応答して、該複数の可変長符号化されたデータ値
のうちの１サブセットを伝送するシフト手段と、該複数
の符号化されたデータ値の該サブセットを受け取るよう
に結合されており、第１の復号化動作をおこなうことに
よって、該サブセットにおける該複数の符号化されたデ
ータ値のうちの第１のデータ値の長さを決定する、第１
の長さ復号化手段と、該複数の符号化されたデータ値の
該サブセットを受け取るように結合されており、第２の
復号化動作をおこなうことによって、該サブセットにお
ける該複数の符号化されたデータ値のうちの第２のデー
タ値の長さを個別に決定する、第２の長さ復号化手段で
あって、該サブセットにおいて、該第２の符号化された
データ値が、該第１の符号化されたデータ値の直後に続
いており、該第１および該第２の復号化動作が同時にお
こなわれる、第２の長さ復号化手段と、該第１および該
第２の符号化されたデータ値の該長さに応答して、該第
１および該第２のデータ値の組み合わされた長さを出力
する、組み合わされた長さ復号化手段と、該第１および
該第２のデータ値の該組み合わされた長さに応答して該
シフト制御信号を形成し、それにより、該シフト手段内
で次に符号化されたデータ値の位置を識別するシフト制
御手段であって、該次の符号化されたデータ値が、該第
２の符号化されたデータ値の直後に続いており、該シフ
ト制御信号を該シフト手段に伝送する、シフト制御手段
と、を備えており、そのことにより上記目的が達成され
る。
【００１５】ある実施形態では、前記第２の長さ復号化
手段が、複数の長さデコーダであって、それぞれが、前
記第１の符号化されたデータ値の可能なさまざまな長さ
の１つに対応しており、前記複数の符号化されたデータ
値の前記サブセットの互いに異なる部分を同時に復号化
する、複数の長さデコーダを備えている、装置であっ
て、該複数の長さデコーダのそれぞれが、該第１の符号
化されたデータ値の該対応する可能な長さの１つに基づ
いて、前記第２の符号化されたデータ値の長さの対応す
るそれぞれの値を決定する。
【００１６】ある実施形態では、前記第１の長さ復号化
手段が、前記第１の符号化されたデータ値の前記長さを
示す第１の長さ信号を発生して伝送し、かつ前記第２の
長さ復号化手段の前記複数の長さデコーダのそれぞれ
が、それぞれに対応する出力信号を発生して伝送する、
装置であって、該第１の長さ信号に応答して、該第１の
長さ信号により示された該第１の符号化されたデータ値
の該長さに対応する、該長さデコーダの１つの出力信号
を選択する手段であって、該選択された出力信号が、前
記第２の符号化されたデータ値の長さを示している、手
段をさらに備えている。
【００１７】ある実施形態では、前記第１の長さ復号化
手段が、前記第１の符号化されたデータ値の前記可能な
さまざまなの長さに対応する複数のビットを出力し、該
第１の長さ復号化手段により出力された該複数のビット
のうちの単一のビットが設定され、該設定されたビット
は、該第１の長さ復号化手段により決定された該第１の
符号化されたデータ値の該長さに対応しており、前記第
２の長さ復号化手段の前記複数の長さデコーダがそれぞ
れ、該それぞれの長さデコーダにより決定される前記第
２の符号化されたデータ値の長さを表す対応する対応す
る出力信号を発生し、かつ、前記組み合わされた長さ復
号化手段が、該単一の設定されたビットに応答して、該
ビットが該第１の長さ復号化手段により設定される対象
である、該第１の符号化されたデータ値の該長さに対応
する、該複数の長さデコーダの１つによる該出力信号の
伝送をイネーブルする。
【００１８】ある実施形態では、前記シフト制御手段
が、前記第１および前記第２の符号化されたデータ値の
前記組み合わされた長さの可能なさまざまな値に対応す
る複数の加算器を備えており、該複数の加算器のそれぞ
れが、候補シフト制御信号を形成し、前記組み合わされ
た長さ復号化手段が、該第１および該第２の符号化され
たデータ値の該組み合わされた長さの該可能なさまざま
な値に対応する複数のビットを出力し、該組み合わされ
た長さ復号化手段により出力された該複数のビットの１
つが設定され、該設定されたビットは、該第１および該
第２の符号化されたデータの該組み合わされた長さに対
応しており、かつ該シフト制御手段が、該組み合わされ
た長さ復号化手段により出力された該設定されたビット
を用いて、該複数の加算器の１つにより出力された該候
補シフト制御信号の伝送をイネーブルし、該１つの加算
器が、該第１および該第２の符号化されたデータ値の該
組み合わされた長さに対応している。
【００１９】ある実施形態では、前記シフト手段が、前
記データストリームを受け取り、固定された数のデータ
ビットを前記第１および前記第２の長さ復号化手段に伝
送するシフタ／マルチプレクサを備えており、かつ前記
シフト制御信号が、該シフタ／マルチプレクサ内の該固
定された数のデータビットのうちの第１のデータビット
の位置を識別する。
【００２０】ある実施形態では、前記シフト制御手段
が、前記第１および前記第２の符号化されたデータ値の
前記組み合わされた長さの前記可能なさまざまな値に対
応する複数の加算器であって、それぞれが対応する候補
シフト制御信号を同時に形成し伝送する、複数の加算器
と、該第１および前記第２の符号化されたデータ値の該
組み合わされた長さに応答して、該第１および前記第２
の符号化されたデータ値の該組み合わされた長さに対応
する該候補シフト制御信号を選択し、該選択された候補
を該シフト制御信号として前記シフト手段に伝送する、
和選択手段と、を備えている。
【００２１】ある実施形態では、前記複数の加算器がそ
れぞれ、対応するモジュロ算術演算をおこなうことによ
って、該それぞれの加算器の前記候補シフト制御信号を
形成する。
【００２２】ある実施形態では、前記シフト手段が、前
記データストリームを受け取り、固定された数の連続す
るデータビットを前記第１および前記第２の長さ復号化
手段に伝送するシフタ／マルチプレクサを備えており、
かつ前記シフト制御信号が、該シフタ／マルチプレクサ
内の該固定された数の連続するデータビットのうちの第
１のデータビットの位置を識別する。
【００２３】ある実施形態では、前記データストリーム
が符号化されたビデオ信号を含んでおり、前記第１およ
び前記第２の符号化されたデータ値が、該ビデオ信号の
離散コサイン変換係数を表現する。
【００２４】本発明による装置は、複数の可変長符号化
されたデータ値から構成されるデータストリームを１ク
ロックサイクル内に復号化する装置であって、該データ
ストリームを受け取り、シフト制御信号に応答して、該
複数の可変長符号化されたデータ値のうちのサブセット
を伝送するシフト手段と、該複数の符号化されたデータ
値の該サブセットを受け取るように結合されており、第
１の復号化動作をおこなうことによって、該サブセット
における該複数の符号化されたデータ値のうちの第１の
データ値の長さを決定する、第１の長さ復号化手段と、
該複数の符号化されたデータ値の該サブセットを受け取
るように結合されており、第２の復号化動作をおこなう
ことによって、該サブセットにおける該複数の符号化さ
れたデータ値のうちの第２のデータ値の長さを個別に決
定する、第２の長さ復号化手段であって、該サブセット
において、該第２の符号化されたデータ値が、該第１の
符号化されたデータ値の直後に続いており、該第１およ
び該第２の復号化動作が同時におこなわれる、第２の長
さ復号化手段と、該第１および該第２の符号化されたデ
ータ値の該長さに応答して、該第１および該第２のデー
タ値の組み合わされた長さを出力する、組み合わされた
長さ復号化手段と、該第１および該第２のデータ値の該
組み合わされた長さに応答して、該シフト制御信号を形
成し、それにより、該シフト手段内で次に符号化された
データ値の位置を識別するシフト制御手段であって、該
次の符号化されたデータ値が、該第２の符号化されたデ
ータ値の直後に続いており、該シフト制御信号を該シフ
ト手段に伝送する、シフト制御手段と、該複数の符号化
されたデータ値の該サブセット、該第１の符号化された
データ値の該長さ、ならびに該第１および該第２の符号
化されたデータ値の該組み合わされた長さを受け取るよ
うに結合されており、該第１および該第２の符号化され
たデータ値を第１および第２の復号化された値にそれぞ
れ変換する、値復号化手段と、を備えており、そのこと
により上記目的が達成される。
【００２５】本発明による方法は、データストリーム内
に含まれる複数の可変長符号化されたデータ値の長さを
１クロックサイクル内に決定する方法であって、該デー
タストリームおよびシフト制御信号を受け取るステップ
と、第１の復号化動作をおこなうことによって、該サブ
セットにおける該複数の符号化されたデータ値のうちの
第１のデータ値の長さを決定するステップと、第２の復
号化動作をおこなうことによって、該サブセットにおけ
る該符号化されたデータ値のうちの第２のデータ値の長
さを個別に決定するステップであって、該サブセットに
おいて、該第２の符号化されたデータ値が、該第１の符
号化されたデータ値の直後に続いており、該第１および
該第２の復号化動作が同時におこなわれる、ステップ
と、該第１および該第２のデータ値の組み合わされた長
さを出力するステップと、該シフト制御信号を形成する
ことによって、該サブセット内に含まれている該複数の
符号化されたデータ値のうちのいくつかを決定するステ
ップと、該シフト制御信号をシフト手段に伝送するステ
ップと、を含んでおり、そのことにより上記目的が達成
される。
【００２６】以下に作用を説明する。本発明によれば、
データストリーム内に含まれる複数の可変長符号化され
たデータ値の長さを１クロックサイクル内に決定する装
置および方法が提供される。
【００２７】この装置は、データストリームを受け取る
シフタを備えている。シフタは、シフト制御信号に応答
して、複数の可変長符号化されたデータ値のサブセット
を伝送する。
【００２８】第１の長さ復号化メカニズムが、複数の符
号化されたデータ値のサブセットを受け取るように結合
される。第１の長さ復号化メカニズムは、第１の復号化
動作をおこなうことによって、そのサブセットにおける
複数の符号化されたデータ値のうちの第１のデータ値の
長さを決定する。
【００２９】第２の長さ復号化メカニズムが、複数の符
号化されたデータ値のサブセットを受け取るように結合
される。第２の長さ復号化メカニズムは、第２の復号化
動作をおこなうことによって、そのサブセットにおける
複数の符号化されたデータ値のうちの第２のデータ値の
長さを決定する。第２の符号化されたデータ値は、その
サブセット内では、第１の符号化されたデータ値の直後
に続いている。第１および第２の復号化動作は、同時に
おこなわれる。
【００３０】組み合わされた長さデコーダは、第１およ
び第２の符号化されたデータ値の長さに応答して、第１
および第２のデータ値の組み合わされた長さを出力す
る。
【００３１】シフトコントローラは、第１および第２の
データ値の組み合わされた長さに応答して、シフト制御
信号をつくる。このシフト制御信号は、シフタ内で次に
符号化されるデータ値の位置を識別する。次に符号化さ
れるデータは、第２の符号化されたデータ値の直後に続
いている。シフトコントローラは、シフト制御信号をシ
フタに伝送する。
【００３２】
【発明の実施の形態】
（概観）図１は、本発明を適用可能な可変長デコーダ
（ＶＬＤ）係数デコーダ１００の一例を示すブロック図
である。本発明によれば、可能なあらゆる組み合わせに
よる２つの連続する符号化されたデータ値を１クロック
サイクル内に復号化できる、改善された可変長デコーダ
（ＶＬＤ）長さ復号化ループ１１０が実現される。図１
の例では、本発明は、ＤＣＴ係数（これらの係数は、符
号化されたデータストリームの８５％を占めている）の
長さを復号化するために用いられる。しかし、本発明が
その他の可変長符号化されたデータ値（例えば、高レベ
ルシンタクスあるいはその他の可変長符号化値）を復号
化するのにも用いることができることは、当業者には理
解できるであろう。
【００３３】図２は、図１に示されているＶＬＤ長さ復
号化ループ１１０を示すブロック図である。本実施例の
長さ復号化ループ装置１１０は、可変長符号化されたデ
ータ値を第１の長さデコーダ２１０に伝送するシフタ２
０６を備えている。第１の長さデコーダ２１０は、第１
の復号化動作をおこなうことによって、複数の符号化さ
れたデータ値のうちの第１のデータ値の長さ２１１を決
定する。
【００３４】第２の長さ復号化手段２１２は、シフタ／
マルチプレクサ２０６から複数の符号化されたデータ値
を受け取り、第２の復号化動作をおこなうことによっ
て、第１の符号化されたデータ値の直後に続く第２のデ
ータ値の長さを決定するように結合されている。第１お
よび第２の復号化動作は、同時におこなわれる。第２の
長さ復号化手段２１２は、複数のデコーダ２１２ａ〜２
１２ｐを備えている。これら複数のデコーダはそれぞ
れ、第１の符号化されたデータ値の可能なさまざまな長
さの１つに対応している。デコーダ２１２ａ〜２１２ｐ
はそれぞれ、第２の符号化されたデータ値の対応する長
さ２１３ａ〜２１３ｐを同時に決定し、それぞれは、第
１の符号化されたデータ値とは異なる長さをもつとす
る。組み合わされた長さデコーダ２１４は、第１のデー
タ値の実際に復号化された長さ２１１を用いて、デコー
ダ２１２ａ〜２１２ｐにより出力された復号化された長
さ２１３ａ〜２１３ｐのうちから１つを選択し、組み合
わされた長さ信号Ｌ３を出力する。
【００３５】ブロック２１８、２２２、２３４および２
３６を含むシフトコントローラは、組み合わされた長さ
デコーダ２１４から組み合わされた長さを受け取るよう
に結合されており、複数の符号化されたデータ値のうち
のどれが、第１および第２の長さ復号化手段に伝送され
るかを決定するのに用いられるシフト制御信号２３５を
つくる。シフト制御信号２３５は、シフタ２０６に伝送
される。
【００３６】以下に、図２を参照して、本実施例による
ＶＬＤ長さ復号化ループ１１０についてさらに詳しく説
明する。
【００３７】（詳細な説明）ここでは、「情報技術−動
画およびそれに付随する音声情報の生成符号化：ビデ
オ」の勧告Ｈ．２６２（ＩＳＯ／ＩＥＣ１３８１８−
２、１９９５年（Ｅ））（以下では、「ＭＰＥＧ規格」
と称する）の実際に用いられている知識を用いるものと
し、その詳細については割愛する。
【００３８】再び図１を参照すると、ＶＬＤ長さ復号化
ループ１１０は、４８ビットの圧縮された入力データス
トリームＤＡＴＡ＿ＩＮ １１１を受け取る。このデー
タストリームは、符号化されたデータを含んでいる。Ｖ
ＬＤ長さ復号化ループ１１０に与えられるその他の入力
信号（ＭＡＣＲＯＢＬＯＣＫ＿ＩＮＴＲＡ、ＬＵＭＡ／
ＣＨＲＯＭＡ、ＩＮＴＲＡ＿ＶＬＣ＿ＦＯＲＭＡＴ、Ｔ
ＥＳＴ＿ＭＯＤＥ、ＨＯＬＤ、ＲＥＳＴＡＲＴおよびＥ
ＸＴＥＲＮＡＬ＿ＭＵＸ＿ＰＯＳＩＴＩＯＮ）につい
て、以下に図３を参照して詳細に説明する。ＭＡＣＲＯ
ＢＬＯＣＫ＿ＩＮＴＲＡフラグは、ＭＰＥＧ規格のパラ
グラフ６．３．１７．１およびテーブルＢ−２〜Ｂ−８
に規定されている。ＬＵＭＡ／ＣＨＲＯＭＡフラグは、
受け取られたブロックが輝度ブロックであるか、あるい
はクロミナンスブロックであるかを示す。ＩＮＴＲＡ＿
ＶＬＣ＿ＦＯＲＭＡＴは、ＭＰＥＧ規格のパラグラフ
６．２．３．１の「ピクチャ符号化拡張」に詳述されて
いる。
【００３９】ＶＬＤ長さ復号化ループ１１０は、１クロ
ックサイクルのあいだに、２つの連続する符号化された
データ値の長さを決定する。第１の符号化されたデータ
値の長さは、Ｌ１で表され、第１および第２の符号化さ
れたデータ値の組み合わされた長さは、Ｌ３で表され
る。入力データ１１１のサブセット１１２ならびに復号
化された長さ値Ｌ１およびＬ３は、ＶＬＤラン／レベル
復号化ブロック１２０、ＶＬＤイントラＤＣ係数復号化
ブロック１３０および出力制御ブロック１４０に伝送さ
れる。
【００４０】ＶＬＤ長さ復号化ループ１１０は、Ｂ１４
信号およびＢ１５信号をＶＬＤラン／レベル復号化機能
１２０に与えることによって、ラン／レベル復号化にお
いてどのＬＵＴを用いるべきか識別する。Ｂ１４信号
は、ＤＣＴ係数テーブル、０、ＬＵＴ（ＭＰＥＧ規格、
付録Ｂ、テーブルＢ−１４に詳述されている）が用いら
れることを示す。Ｂ１５信号は、ＤＣＴ係数テーブル、
１、情報（ＭＰＥＧ規格、付録Ｂ、テーブルＢ−１５に
詳述されている）が用いられることを示す。これらのテ
ーブルを、本明細書では、それぞれ「テーブルＢ−１
４」および「テーブルＢ−１５」と称する。これらのＢ
−１４およびＢ−１５テーブルは、それぞれのＶＬＣに
ついてランおよびレベルを指定する（ただし、エスケー
プ符号化された値は別である。この符号の場合、ランお
よびレベルは、テーブルＢ−１６にその詳細が述べられ
ている）。
【００４１】係数（テーブルＢ−１４またはＢ−１５で
識別された）の復号化された値が、「エンドオブブロッ
ク」シーケンスであるとき、そのブロックには、それ以
上の係数はない。ＶＬＤ長さ復号化ループ１１０は、エ
ンドオブブロックシーケンスを検出すると、ＥＮＤ＿Ｏ
Ｆ＿ＢＬＯＣＫ信号を出力制御機能１４０に与える。
【００４２】ＶＬＤラン／レベル復号化ブロック１２０
は、入力データと、長さＬ１およびＬ３と、テーブルＢ
１４およびテーブルＢ１５とを受け取る。ＶＬＤラン／
レベル復号化ブロック１２０は、この情報を用いて、復
号化された値を決定する。ＤＣイントラ係数以外のＤＣ
Ｔ係数については、ＶＬＤラン／レベル復号化ブロック
１２０は、入力データにおける２つのＶＬＣのそれぞれ
について（ＭＰＥＧ規格、パラグラフ３．７９および
３．１１９に規定されているように）ランおよびレベル
を決定する。これらの値は、それぞれＲＵＮ＿１、ＬＥ
ＶＥＬ＿１、ＲＵＮ＿２およびＬＥＶＥＬ＿２と表され
る。復号化された値の決定は、テーブルＢ１４またはＢ
１５に基づいているので、ある所与のブロックに適用可
能なテーブルは、ＭＰＥＧ規格のテーブル７−３に従っ
て決定される。
【００４３】ランおよびレベルの可能な多数の組み合わ
せは、それらを表す可変長符号（ＶＬＣ）をもっていな
い。これらの統計的には稀である組み合わせを符号化す
るためには、ＭＰＥＧ規格のパラグラフ７．２．２．３
に詳述されているエスケープ符号化方法が用いられる。
この方法によれば、エスケープＶＬＣの後には、ラン値
に対応する６ビットの固定長符号が続く。そして、この
固定長符号の後には、正負の符号つきレベルの値を表す
１２ビットの固定長符号が続く。もし符号化されたデー
タが「エスケープ符号」を含んでいれば、ＶＬＤラン／
レベル復号化ブロック１２０は、ランおよびレベル値
を、ＭＰＥＧ規格、付録Ｂ、テーブルＢ−１６に規定さ
れているように与える。エスケープ符号の検出は、図１
では信号ＥＳＣ＿１およびＥＳＣ＿２により表されてお
り、復号化された値は、変数ＲＵＮ＿１＿ＥＳＣ、ＬＥ
ＶＥＬ＿１＿ＥＳＣ、ＲＵＮ＿２＿ＥＳＣおよびＬＥＶ
ＥＬ＿２＿ＥＳＣにより与えられている。なお、エスケ
ープ符号は依然としてＶＬＣであり、エスケープ符号
は、Ｂ１４およびＢ１５のＬＵＴのそれぞれに現れる。
エスケープ符号化された値のランおよびレベル値は固定
長ではあるが、ランおよびレベルに先行するエスケープ
符号は、ＶＬＣである。
【００４４】本実施例の係数デコーダでは、別個のＶＬ
ＤイントラＤＣ係数復号化機能１３０は、イントラ符号
化されたブロックの第１のＶＬＣ（すなわち、周波数が
両方の次元でゼロになるＤＣ係数）を復号化する。ある
ブロックにおける第１のＶＬＣがＶＬＤ長さ復号化ルー
プ１１０により受け取られると、ＣＯＥＦ＿１出力信号
がセットされる。ＣＯＥＦ＿１およびＭＡＣＲＯＢＬＯ
ＣＫ＿ＩＮＴＲＡが共にセットされると、ＶＬＤイント
ラＤＣ係数復号化機能１３０がイネーブルされる。ＶＬ
ＤイントラＤＣ係数復号化機能１３０は、選択されたデ
ータと、長さ復号化ループ１１０により与えられた第１
の符号化されたデータ値の長さとを用いて、ＤＣ係数を
復号化する。ＶＬＤイントラＤＣ係数復号化機能１３０
により復号化されたｄｃｔ＿ｄｃ＿ｓｉｚｅ値は、ＭＰ
ＥＧ規格、付録Ｂ、テーブルＢ−１２およびＢ−１３に
詳述されている。もしブロックが輝度ブロックであるな
ら、テーブルＢ−１２のｄｃｔ＿ｄｃ＿ｓｉｚｅ値が用
いられる。もしブロックがクロミナンスブロックである
なら、テーブルＢ−１３のｄｃｔ＿ｄｃ＿ｓｉｚｅ値が
用いられる。
【００４５】もしｄｃｔ＿ｄｃ＿ｓｉｚｅの復号化され
た値がゼロであるなら、ＶＬＣの後には、固定長符号ｄ
ｃ＿ｄｃｔ＿ｄｉｆｆｅｒｅｎｔｉａｌが続く。ｄｃ＿
ｄｃｔ＿ｄｉｆｆｅｒｅｎｔｉａｌの長さは、ｄｃ＿ｄ
ｃｔ＿ｓｉｚｅビット長である。微分値は、まず符号化
されたデータから復元される。この微分値は予測器に加
えられ、最後に復号化された係数を復元する。イントラ
ＤＣ係数復号化機能１３０は、当業者であれば容易に作
成できるであろう。
【００４６】出力コントローラ１４０は、ＶＬＤ長さ復
号化ループ１１０から、組み合わされた長さビットＬ３
（１１３）の２つと、ＥＮＤ＿ＯＦ＿ＢＬＯＣＫ信号お
よびＥＲＲＯＲ信号とを受け取る。また、出力コントロ
ーラ１４０は、ＩＮＴＲＡ＿ＶＬＣ＿ＦＯＲＭＡＴ信号
も受け取る。出力コントローラ１４０は、２つの信号Ｅ
ＮＡＢＬＥ＿１およびＥＮＡＢＬＥ＿２を発生する。こ
れらの信号は、いつＲＵＮ信号およびＬＥＶＥＬ信号が
有効な情報を含んでいるかを示す。出力コントローラ１
４０は、ブロックのはじめにＥＮＡＢＬＥ＿１信号およ
びＥＮＡＢＬＥ＿２信号をセットし、ブロックの終わり
にＥＮＡＢＬＥ＿１信号およびＥＮＡＢＬＥ＿２信号を
リセットする。どちらのテーブル（Ｂ１４かＢ１５か）
が用いられる（ＩＮＴＲＡ＿ＶＬＣ＿ＦＯＲＭＡＴによ
り示される）か、また、ＥＮＤ＿ＯＦ＿ＢＬＯＣＫが発
生する時にＬ３（０）がセットされるか、Ｌ３（２）が
セットされるかによって、出力コントローラ１４０は、
ブロックの最後の符号が、ＲＵＮ＿１／ＬＥＶＥＬ＿１
であるか、あるいはＲＵＮ＿２／ＬＥＶＥＬ＿２である
か判定する。もしエラーが検出されれば（ＥＲＲＯＲ信
号が論理ハイに設定されると）、ＥＮＡＢＬＥ＿１およ
びＥＮＡＢＬＥ＿２はリセットされる。
【００４７】ＶＬＤラン／レベル復号化ブロック１２０
およびイントラＤＣ係数復号化機能１３０からの出力信
号は、出力ｍｕｘ１５０に与えられる。出力ｍｕｘ１５
０は、ＥＳＣ＿１信号を用いて、ＲＵＮ＿１およびＬＥ
ＶＥＬ＿１の値（１２１および１２２）か、または、Ｒ
ＵＮ＿１＿ＥＳＣおよびＬＥＶＥＬ＿１＿ＥＳＣの値
（１２３および１２４）のいずれかを選択する。同様
に、出力ｍｕｘ１５０は、ＥＳＣ＿２信号を用いて、Ｒ
ＵＮ＿２およびＬＥＶＥＬ＿２の値（１２５および１２
６）か、または、ＲＵＮ＿２＿ＥＳＣおよびＬＥＶＥＬ
＿２＿ＥＳＣの値（１２７および１２８）のいずれかを
選択する。選択された値は、ＲＵＮ＿１値１５１、ＬＥ
ＶＥＬ＿１値１５２、ＲＵＮ＿２値１５３、およびＬＥ
ＶＥＬ＿２値１５４として出力される。また、ＦＣ＿Ｆ
ＬＡＧおよびＭＡＣＲＯＢＬＯＣＫ＿ＩＮＴＲＡ信号
は、イントラ符号化されたブロックの係数が第１の係数
の場合（つまり、ＤＣ係数であるとき）、ＤＣ＿ＬＥＶ
ＥＬを選択する。出力ｍｕｘ１５０は、ＤＣ係数をＲＵ
Ｎ＿１／ＬＥＶＥＬ＿１チャネル上に伝送する。
【００４８】図２は、ＶＬＤ長さ復号化ループ１１０の
一実施形態を示すブロック図である。
【００４９】シフトメカニズムが、データストリームＤ
ＡＴＡ＿ＩＮを受け取るように設けられている。この実
施形態例では、シフトメカニズムは、シフタ／マルチプ
レクサ２０６と、２つのレジスタ２０２および２０４と
を備えている。シフタ／マルチプレクサ２０６は、シフ
ト制御信号２３５に応答して、複数の可変長符号化され
たデータ値のサブセットを伝送し、長さを復号化する。
【００５０】レジスタ２０２および２０４はそれぞれ、
可能な最大長のＶＬＣを２つ格納できるサイズである。
この実施形態例では、最大長のＶＬＣは、２４ビット長
である。よって、各レジスタは４８ビットを保持でき
る。シフタ／マルチプレクサ２０６は、レジスタ２０２
と２０４とを合わせた（１未満）ビットと同数のビット
を保持する。本実施例のレジスタ２０２は、新しいデー
タの４８ビットを受け取り、受け取ったデータをレジス
タ２０４とシフタ／マルチプレクサ２０６とに出力す
る。よって、レジスタ２０４は、レジスタ２０２よりも
常に１サイクルだけ遅れている。レジスタ２０２および
２０４の内容がレジスタ２０６に伝えられると、レジス
タ２０２の内容は、レジスタ２０４にシフトダウンさ
れ、新しい４８ビットがレジスタ２０２に伝えられ、そ
れらの両方がシフタ／マルチプレクサ２０６に伝えられ
る。その結果、レジスタ２０２および２０４がイネーブ
ルされ、新しい４８ビットワードをシフトすると、これ
らのレジスタは、シフタ／マルチプレクサ２０６の内容
の４８ビットの下向きのシフトをおこなう。このこと
は、現在シフタ／マルチプレクサ２０６に格納されてい
る９５ビットのうちの４８ビット以上が、既に長さ復号
化機能２０８に伝えられて（おり、後述するように、
「４８よりも大きい」信号２３８を伝送して、レジスタ
２０２および２０４をイネーブルして）いる時に起こ
る。本実施例のシフタ／マルチプレクサ２０６は、その
内容の４８ビットのサブセットを、デュアル長さ復号化
機能２０８に伝送する。
【００５１】長さ復号化機能２０８は、第１および第２
の符号長復号化手段の両方を備えている。本実施形態例
では、第１の長さ復号化手段は、複数の符号化されたデ
ータ値のサブセットをシフタ／マルチプレクサ２０６か
ら受け取るように結合された従来のデコーダ回路２１０
である。デコーダ２１０は、第１の復号化動作をおこな
うことによって、そのサブセットにおける複数の符号化
されたデータ値のうちの第１のデータ値の長さを決定す
る。
【００５２】これらの係数が、テーブルＢ−１４および
Ｂ−１５で符号化されるやりかたが原因で、ＶＬＣの長
さを決定するには、（少なくとも１ビットは必要である
が）最高でも１２ビットが必要になるだけである（２４
ビット長の符号の場合でも同様である）。よって、第１
の符号が２４ビット符号であり、第２の符号が１７ビッ
ト符号である場合、両方の長さを決定するのには、３６
ビットを処理することが必要である。この場合、最初の
６ビットが第１の符号の長さを識別し、第２５〜第３６
のビットが、第２の符号の長さを識別する。本実施形態
例では、符号がＬＳＢからＭＳＢへと復号化されるよう
に、レジスタはロードされる。また、それぞれのＶＬＣ
のうち（最高でも）１２個のＬＳＢが、ＶＬＣの長さを
識別するのに用いられる。
【００５３】デコーダ回路２１０は、例えば、読み出し
専用メモリ（ＲＯＭ）、プログラマブル論理アレイ（Ｐ
ＬＡ）、論理ゲート（不図示）などを備えていてもよ
い。第１の符号化された値を構成する入力列内のｍビッ
トのうち、最初のｎビット（ただし、ｎ＜ｍ。ｎおよび
ｍは共に整数）が符号の長さを決定するのに用いられ
る。例えば、もしｍが２４に等しく、ｎが１２に等しい
のなら、最初の１２ビットが符号の長さを示し、残りの
ビットが符号および正負を規定するようにすることがで
きる。
【００５４】デコーダ２１０は、ＤＣ係数およびＡＣ係
数の両方の長さを復号化する。ＤＣ係数の長さは、Ｂ１
２（輝度）ＬＵＴまたはＢ１３（クロミナンス）ＬＵＴ
のいずれかを用いて復号化され、ＡＣ係数は、Ｂ１４の
ＬＵＴ（非イントラ符号化されたブロックおよびｉｎｔ
ｒａ＿ｖｌｃ＿ｆｏｒｍａｔを有するイントラ符号化さ
れたブロックがゼロに等しい場合）またはＢ１５のＬＵ
Ｔ（ｉｎｔｒａ＿ｖｌｃ＿ｆｏｒｍａｔを有するイント
ラ符号化されたブロックが１に等しい場合）のいずれか
を用いて復号化される。したがって、デコーダ２１０
は、いずれの係数が現在復号化されているにせよ、その
係数に対して用いるべきルックアップテーブルを決定す
るためには、制御ロジック２１６からの信号Ｂ１２、Ｂ
１３、Ｂ１４、Ｂ１５、Ｂ１４−Ｂ１５、ＣＯＥＦ＿１
を必要とする。これらの信号は、適切なＬＵＴを用いる
ようにデコーダ２１０を構成する。
【００５５】デコーダ回路２１０は、長さを決定するの
に用いられるｎビットに対応する符号を格納する。符号
化されたデータ値のサブセットの第１の部分（最高ｎビ
ット長）が、デコーダ回路２１０に格納されている符号
と一致するようになるとき、デコーダ２１０は、第１の
符号化された値の長さを識別する第１のヒット信号２１
１を出力する。
【００５６】第１の長さデコーダ２１０は、第１の符号
化されたデータ値の可能なさまざまな長さのそれぞれに
対応するビットを出力する。長さデコーダ２１０により
出力された複数のビットのうちの単一のビットが、値１
に設定される。設定されたこのビットは、第１の長さデ
コーダ２１０により決定された第１の符号化されたデー
タ値の長さに対応する。２０ビット信号２１１が、ＶＬ
Ｄ長さ復号化ループ１１０から、図２の信号Ｌ１として
出力される。
【００５７】本実施形態例では、第１の可変長符号は、
２〜２０のそれぞれの値および値２４に対応する２０種
のそれぞれ異なる長さ値を有しうる。可能なこれらの長
さは、ＭＰＥＧ規格のテーブルＢ１２〜Ｂ１５により決
定される。長さ信号２１１は、２０ビット信号であり、
それぞれのビットは、符号化された値の２０種の可能な
長さのそれぞれ１つに対応している。信号２１１におけ
る２０のビットのうちの１９のビットは、値０を有して
おり、第１の符号の復号化された長さに対応する、２０
のビットのうちの残りの１つのビットは、１に設定され
る。出力信号２１１のこのフォームの利点は、出力信号
２１１が復号化を必要としない点にある。出力信号２１
１の設定された単一のビットは、後述するように、それ
以上復号化をおこなわなくても、イネーブル信号として
用いることができる。
【００５８】本実施形態例では、２１ビット長のＤＣ係
数を復号化する必要がない。なぜなら、本実施例の装置
は、メインプロファイルＭＰＥＧ−２デコーダにおいて
用いられているので、ビットストリーム中で２１ビット
符号に遭遇することはないからである。ただし、その他
のタイプのデータストリームの場合、異なるさまざまな
符号長に遭遇する可能性があること、また、適切なＬＵ
Ｔにおいてどのような長さが追加的に必要になっても、
第１の長さデコーダはそれらの長さをすべて受け入れる
ことができることは、当業者には認識できるであろう。
【００５９】第２の長さ復号化手段２１２は、複数の符
号化されたデータ値のサブセットを受け取るように、シ
フタ／マルチプレクサ２０６に結合されている。第２の
長さ復号化手段２１２は、複数の長さデコーダ２１２ａ
〜２１２ｐを備えている。これら複数のデコーダはそれ
ぞれ、第１の符号化されたデータ値の可能なさまざまな
長さの１つに対応している。長さデコーダ２１２ａ〜２
１２ｐはそれぞれ、複数の符号化されたデータ値のサブ
セットの互いに異なる対応部分を同時に復号化する。第
２の長さ復号化手段２１２は、第２の復号化動作をおこ
なうことによって、そのサブセットにおける複数の符号
化されたデータ値のうちの第２のデータ値の長さを個別
に決定する。この第２のデータ値は、そのサブセットで
は、第１の符号化されたデータ値の直後に続いている。
第１および第２の復号化動作は、同時におこなわれる。
【００６０】なお、本願明細書で用いられている用語
「個別に識別する」とは、第２の符号を第１の符号とは
別個の符号として扱うことによって、第２の符号の長さ
が決定されることを意味する。第１の符号の長さは、第
１のデコーダ２１０により決定され、第２の符号の長さ
は、第２の長さ復号化手段２１２により決定される。よ
って、第１および第２の符号は、米国特許第５，４２
８，３５６号に記載の内容とは異なり、復号化を目的と
して１個の２倍長符号に結合されることはない。米国特
許第５，４２８，３５６号では、２倍長符号はそれぞ
れ、単一のデコーダにより単一のテーブルルックアップ
動作で復号化され、所定のペアの復号化された値を識別
する。
【００６１】例えば、本実施形態例では、第１の符号
は、２〜２０ビット長または２４ビット長である。この
サブセットにおけるビットは、通常のかたちでナンバリ
ングされた０〜４７である。デコーダ２１２ａは、デー
タ値のサブセットにおいて第３のビット（ビットＮｏ．
２）で始まる列の長さを復号化しようと試みる。このビ
ットは、第１の可変長符号の長さが２であれば（そし
て、２でありさえすれば）、第２の符号化されたデータ
値の第１のビットとなる。デコーダ２１２ｂは、データ
値のサブセットにおいて第４のビット（ビットＮｏ．
３）で始まる列を復号化しようと試みる。このビット
は、第１の可変長符号の長さが３であれば（そして、３
でありさえすれば）、第２の符号化されたデータ値の第
１のビットとなる。複数のデコーダ２１２ｃ〜２１２ｒ
は、当業者には容易に理解できるように、第１の符号化
された値の連続する複数の長さに対応している。デコー
ダ２１２ｓは、データ値のサブセットにおいて第２１の
ビット（ビットＮｏ．２０）で始まる列を復号化しよう
と試みる。このビットは、第１の可変長符号の長さが２
０であれば（そして、２０でありさえすれば）、第２の
符号化されたデータ値の第１のビットとなる。最後に、
デコーダ２１２ｐは、データ値のサブセットにおいて第
２５のビット（ビットＮｏ．２４）で始まる列を復号化
しようと試みる。このビットは、第１の可変長符号の長
さが可能な最大の長さ（つまり２４）であれば（そし
て、２４でありさえすれば）、第２の符号化されたデー
タ値の第１のビットとなる。
【００６２】図２に示す実施形態例では、第１のデコー
ダ２１０がイントラＤＣ係数を処理しているサイクルの
あいだは、１個の符号長のみが処理される。第１および
第２のＡＣ係数は、ＤＣ係数が復号化されるサイクルに
後続するサイクルで復号化される。この設計の利点は、
長さ復号化機能２０８が、同一のクロックサイクル内に
ＤＣ係数およびＡＣ係数を両方とも復号化する必要はな
いことである。よって、第２の長さ復号化手段２１２
は、１６種の可能なＡＣ係数長のそれぞれに対応するデ
コーダ２１２ａ〜２１２ｐを備えていさえすればよい。
ＤＣ係数には発生するが、ＡＣ係数には発生しない４種
の長さ（１２ビット、１８ビット、１９ビットおよび２
０ビット）についてデコーダ２１２ｑ〜２１２ｔをさら
に追加して設ける必要はない。なお、代わりに選択可能
な実施形態では（図５を参照して後述される）、復号化
機能５０８は、第１のＡＣ係数が第２の長さデコーダ５
１２で復号化されるのと同時に、イントラＤＣ係数を長
さデコーダ５１０で復号化できるが、そのような実施形
態では、第２の長さ復号化手段にデコーダを追加して設
ける必要があることは、当業者には理解できるであろ
う。
【００６３】再び図２を参照すると、このブロックに対
する第２の符号化された係数は決してＤＣ係数ではあり
えないので、デコーダ２１２ａ〜２１２ｐは、ＡＣ係数
にはＢ１４およびＢ１５のＬＵＴを用いさえすればよ
い。デコーダ２１２ａ〜２１２ｐは、制御ロジック２１
６から受け取られたＢ１４、Ｂ１５およびＢ１４−Ｂ１
５信号により（適切なＬＵＴを与えるように）構成され
る。
【００６４】本発明のある局面では、長さデコーダ２１
２ａ〜２１２ｐはそれぞれ、第１の符号化されたデータ
値の対応する可能な長さに基づいて、第２の符号化され
たデータ値の長さのそれぞれの値を同時に決定する。デ
コーダ２１２ａ〜２１２ｐにより決定されたこれらの長
さのうちの１つだけが、第２の値の正しい長さである。
従来技術では遭遇する遅延（第１の符号化された値の復
号化を待って、第２の値の復号化をどこから始めるかを
決定する）をなくすために、本発明では、第１の値の長
さの復号化をおこなうのと並行して、第２の値の可能な
すべての長さを同時に決定する（第２の符号の可能な長
さはそれぞれ、第１の符号の互いに異なる可能な長さの
うちの対応する１つに基づいている）。その後、第１の
値の復号化された長さが、既に発生されている復号化さ
れた第２の長さ値のうちの正しい１つの値を選択するの
に用いられる。
【００６５】信号２１１の単一の設定されたビットをイ
ネーブルビットとして用いることによって、組み合わさ
れた長さデコーダは、第１の長さをそれ以上復号化する
ことなく、デコーダ２１２ａ〜２１２ｐのうちの単一の
デコーダの出力の伝送をすみやかにイネーブルする。第
２の長さデコーダ２１２ａ〜２１２ｐのうちの１つを選
択する、組み合わされた長さデコーダ内の論理を構成す
ることは、当業者には容易であろう。
【００６６】第２の長さ復号化手段の長さデコーダ２１
２ａ〜２１２ｐはそれぞれ、長さデコーダ２１２ａ〜２
１２ｐにより決定された第２の符号化されたデータ値の
それぞれの長さを表す、対応する出力信号２１３ａ〜２
１３ｐを発生する。本実施形態例では、出力信号２１３
ａ〜２１３ｐはそれぞれ、１６ビット信号であり、第２
の符号化された値の１６種の可能な長さ（２〜１１、１
３〜１７および２４）に対応している。長さ１２および
１８〜２０は、ＤＣ係数についてのみ用いられ、第２の
符号化された値の長さに対応することは決してない。１
６ビット信号は、第１のデコーダ２１０により出力され
る２０ビット信号と同様に、１５個の「０」と１個の
「１」とを含んでいる。
【００６７】組み合わされた長さデコーダ２１４は、信
号２１１（第１の長さを示す信号）のこの単一のビット
を用いて、出力信号２１３ａ〜２１３ｐのうちの１つ
の、長さデコーダ２１２ａ〜２１２ｐのうちの対応する
１つによる伝送をイネーブルする。イネーブルされたこ
の１つの出力信号は、信号２１１におけるビットが設定
された対象である、第１の符号化されたデータ値の長さ
に対応するデコーダの出力信号である。換言すれば、組
み合わされた長さデコーダ２１４は、第１の長さ信号２
１１に応答して、長さデコーダ２１２ａ〜２１２ｐのう
ちの１つの出力信号を選択する。選択された出力信号
（信号２１３ａ〜２１３ｐのうちの１つ）を有する長さ
デコーダ（デコーダ２１２ａ〜２１２ｐのうちの１つ）
は、第１の長さ信号２１１により示された第１の符号化
されたデータ値の長さに対応する長さデコーダである。
選択された出力信号は、第２の符号化されたデータ値の
実際の長さを示す。
【００６８】例えば、第１の符号化された値が３ビット
長であり、第２の符号化された値が１７ビット長である
場合を考える。もし第１の符号の長さが３であるのな
ら、信号２１１の第２のビットの値は「１」に設定さ
れ、信号２１１の第１のビットおよび第３〜第２０のビ
ットはすべて、値「０」をもつことになる。第１の値が
復号化されるのと同時に、デコーダ２１２ａは、第１の
符号化された値の長さが２であると（誤って）仮定し
て、第２の符号化された値の長さを復号化しようと試
み、デコーダ２１２ｂは、第１の符号化された値の長さ
が３であると（正しく）仮定して、第２の符号化された
値の長さを復号化する。以下も同様である。組み合わさ
れた長さデコーダ２１４は、信号２１１の設定された
（第２の）ビットを用いて、デコーダ２１２ｂ（第２の
復号化手段２１２のデコーダ２１２ａ〜２１２ｐのうち
の第２のデコーダ）の出力信号の伝送をイネーブルす
る。イネーブルされた出力信号２１３ｂは、１６ビット
をもっている。この場合、第２の符号化された値の長さ
は１７に等しく、出力信号２１３ｂの第１５のビットの
値は「１」に設定され、信号２１３ｂの第１〜第１４の
ビットおよび第１６のビットの値は「０」に設定され
る。
【００６９】本実施形態例では、組み合わされた長さデ
コーダ２１４は、４０ビットの信号２１５を出力する。
第１の符号化された値の可能な長さ（図２の実施形態に
おけるＡＣ係数については、２〜１１、１３〜１７およ
び２４）は、第２の符号化された値の可能な長さ（ＭＰ
ＥＧ規格のテーブルＢ１４およびＢ１５に規定されてい
るように、２〜１１、１３〜１７および２４）と組み合
わせることができる。その結果、組み合わされた長さ２
〜３５、３７〜４１および４８に対応する４０種の異な
る組み合わされた長さができる。４０のビットのうちの
１つが設定されることによって、第１および第２の符号
化された値の組み合わされた長さを識別する。信号２１
５のその他３９のビットの値は、すべて「０」に設定さ
れる。４０ビットの出力信号Ｌ３は、２つの符号化され
たデータ値の組み合わされた長さを識別する。信号Ｌ１
およびＬ３は、ＶＬＤラン／レベル復号化機能１２０
（図１に示されている）に伝送される。
【００７０】ＶＬＤ長さ復号化ループはまた、第１およ
び第２の符号化されたデータ値の組み合わされた長さ２
１５を受け取るように結合されたシフト制御メカニズム
（機能２１８、２２２、２３４および２３６を含む）も
備えている。シフト制御メカニズムは、シフト制御信号
２３５をつくり、符号化されたデータ値のどれが、長さ
復号化機能２０８に伝送されるサブセットに含まれてい
るかを決定し、シフト制御信号２３５をシフタ／マルチ
プレクサ２０６に伝送する。シフト制御メカニズムはま
た、シフトイネーブル信号２３８をつくり、レジスタ２
０２および２０４に伝送することによって、新しいデー
タを時々刻々とシフタ／マルチプレクサ２０６にロード
し、シフタ／マルチプレクサ２０６における「パイプラ
イン」に十分な符号化されたデータを保持することによ
って、長さ復号化における割り込みを避ける。
【００７１】シフト制御メカニズムの２つのレジスタ２
３４および２３６には、シフタ／マルチプレクサ２０６
のある位置の６つの最下位ビット（ＬＳＢ）が与えられ
る。これらのＬＳＢは、第１の符号化されたデータ値の
ＬＳＢが位置している、１〜４８の間のビット位置を示
している。
【００７２】レジスタ２３４における値は、信号２３５
を介して、シフタ／マルチプレクサ２０６のｍｕｘ選択
端子２０６ａに与えられることによって、シフタ／マル
チプレクサ２０６に、信号２３５において識別されたビ
ットに始まる４８ビットを供給させる。
【００７３】レジスタ２３６における値は、信号２３７
を介して、和発生ブロック２１８の入力に与えられる。
和発生ブロック２１８の目的は、次の開始ビット位置を
シフタ／マルチプレクサ２０６内で、データストリーム
ＤＡＴＡ＿ＩＮにおける第３および第４の符号化された
データ値（つまり、第１および第２の符号化されたデー
タ値の直後に続く２つの値）について計算することにあ
る。この計算は、長さデコーダ２１０および第２の長さ
復号化手段２１２によりおこなわれる長さ復号化動作と
パラレルにおこなわれる。和発生ブロック２１８は、複
数の加算器２２０1〜２２０40を含んでいる。加算器２
２０1〜２２０40のそれぞれは、組み合わされた長さ２
１５の互いに異なる値の１つに対応している（すなわ
ち、それぞれの加算器は、組み合わされた長さの可能な
それぞれの値に対応している）。それぞれの加算器は、
それに対応する候補シフト制御信号を同時につくる。そ
れぞれの加算器は、長さデコーダ２１２ａ〜２１２ｐが
第２の符号化されたデータ値の長さを復号化するのと同
一のクロックサイクル内に、第１の符号化されたデータ
値の位置に対して、それぞれ異なる定数を加算する（こ
れにより、加算器の複雑さが緩和される。なぜなら、そ
れぞれの加算器は、単一の定数を加算するだけだからで
ある）。よって、４０種の異なる候補位置が同時に計算
される。ここで、それらの位置の１つ１つは、可能な組
み合わされた長さのそれぞれに対応している。それぞれ
の加算器における各定数は、その加算器の対応する組み
合わされた長さである。それぞれの加算器は、モジュロ
４８加算をおこなう。それぞれの加算器の出力は、７ビ
ット信号２２１1〜２２１40である。加算器出力信号の
６つのＬＳＢが、加算器により計算されたモジュロ４８
の和を識別し、最上位ビット（ＭＳＢ）は、その和が４
８以上であるときに設定されるフラグである。加算器２
２０1〜２２０40の出力信号２２１1〜２２１40は、和選
択機能２２２に伝送される。
【００７４】和選択器２２２の出力信号２２３のＭＳＢ
２３８が「１」に設定されるとき、第２の符号化された
データ値のＭＳＢは、シフタ／マルチプレクサ２０６の
４８のＭＳＢの中からその位置が特定される。シフタ／
マルチプレクサ２０６を、まだ復号化されていないデー
タで満たしたままにするために、出力信号２２３のＭＳ
Ｂ２３８が、レジスタ２０２および２０４からシフタ／
マルチプレクサ２０６への新しいデータのロードをイネ
ーブルするために用いられる。上述したように、このロ
ード演算の結果、シフタ／マルチプレクサ２０６内のデ
ータは下向きにシフトされる。その結果、以前は４７の
ＭＳＢであったものが、今では４７のＬＳＢになってい
る。新しいデータの４８の追加ビットは、シフタ／マル
チプレクサ２０６のＭＳＢ位置に移動される。
【００７５】和選択器２２２は、４０の候補位置を表す
４０の候補シフト制御信号を受け取る。和選択器２２２
はまた、レジスタ２３６から現在のｍｕｘ位置２３７を
受け取り、外部から与えられたｍｕｘ位置２４０も受け
取る。これらの位置については、共に後述する。組み合
わされた長さデコーダ２１４の出力信号２１５は、和選
択器２２２を制御するのに用いられる。組み合わされた
長さ信号２１５の単一の設定されたビットは、イネーブ
ル信号として、加算器２２０1〜２２０40の出力のうち
の１つの、和選択器２２２からの伝送をイネーブルす
る。
【００７６】図２の実施形態では、イントラＤＣ係数が
第１の長さデコーダ２１０において処理されているとき
に、組み合わされた長さデコーダ２１４は、ＤＣ係数の
長さに等しい組み合わされた長さ２１５を出力する。そ
の結果、第１および第２のＡＣ係数は、次のサイクルで
処理される。よって、イントラＤＣ係数の長さを別個の
サイクルで復号化することによって、第２の長さ復号化
手段２１２をわずか１６個のデコーダ２１２ａ〜２１２
ｐで実現することができる。
【００７７】４０の出力信号２２１1〜２２１40のうち
どれも和選択器２２２により選択されない状況は２つあ
る。第１の状況は、再開信号を制御ロジック２１６に伝
送することによりシステムが初期化される時、制御ロジ
ック２１６がロード外部信号を和選択器２２２に発し
て、和選択器２２２に、外部から供給されたｍｕｘ位置
２４０を出力させる状況である。制御ロジック２１６に
ついては、図３を参照して後でもっと詳しく説明する。
【００７８】加算器出力信号２２１1〜２２１40のうち
どれも用いられないもう１つの状況は、ブロックの処理
が完了した時に、ブロックの終わりが検出される状況で
ある。制御ロジック２１６は、バイパス信号を和選択器
２２２に発する。和選択器２２２は、バイパス入力端子
２２２ａにおいて検出されて出力値２２３として用いら
れる、現在のｍｕｘ位置２３７を選択する。よって、シ
フタ／マルチプレクサ２０６は、それ以上のインデック
スを与えなくても、現在の状態にとどまる。
【００７９】図３は、ＶＬＤ長さ復号化制御ロジック２
１６のためのロジックの一例を示すブロック図である。
制御ロジックは、外部から指定されたいくつかのパラメ
ータを受け取る。このようなパラメータとしては、例え
ば、ＢＰ＿ＯＶＲＤ（ＨＯＬＤ）、ＲＥＳＴＡＲＴ、Ｔ
ＥＳＴ＿ＭＯＤＥ、ＭＡＣＲＯＢＬＯＣＫ＿ＩＮＴＲ
Ａ、ＬＵＭＡ／ＣＨＲＯＭＡおよびＩＮＴＲＡ＿ＶＬＣ
＿ＦＯＲＭＡＴなどがある。復号化機能２０８は、制御
ロジック２１６に、ブロックの終わりまたはエラー状態
のいずれが検出されたかの表示を与える。制御ロジック
２１６は、デコーダ２１０および２１２ａ〜２１２ｐに
対する以下のパラメータを識別する。（１）係数はＤＣ
係数であるか、あるいはその他のタイプであるか、およ
び（２）第１および第２の符号化された値に対して、係
数テーブルＢ１２〜Ｂ１５のいずれが用いられている
か、の２つである。
【００８０】ＯＲゲート３１４は、もしＢＰ＿ＯＶＲＤ
（ＨＯＬＤ）信号が論理ハイの状態に設定されるか、ブ
ロックの終わりが検出される（ＥＮＤ＿ＯＦ＿ＢＬＯＣ
Ｋが論理ハイの状態にある）か、誤りが検出される（Ｅ
ＲＲ＿ＦＬＡＧが論理ハイの状態にある）か、または、
ＢＹＰＡＳＳフラグが以前に論理ハイの状態に設定され
ていたのなら、ＢＹＰＡＳＳフラグを論理ハイの状態に
設定する。いったんＢＹＰＡＳＳフラグが論理ハイの状
態に設定されると、このフラグは、ＲＥＳＴＡＲＴ信号
が論理ハイの状態に設定されるまで、その状態にとどま
る。ＢＹＰＡＳＳフラグは和選択器２２２に伝送され
（図２に示す）、ＲＥＳＥＴ信号が論理ハイの状態に設
定されるまで、シフタ／マルチプレクサ２０６を同じ状
態にとどまらせる。
【００８１】ＥＮＤ＿ＯＦ＿ＢＬＯＣＫ信号が論理ハイ
の状態であるとき、ＯＲゲート３１６は、フリップフロ
ップ３１８（出力ＥＯＢ＿ＦＬＡＧ）を論理ハイの状態
に設定し、フリップフロップ３１８は、ＲＥＳＴＡＲＴ
信号が論理ハイの状態に設定されるまでその状態にとど
まる。ＥＮＤ＿ＯＦ＿ＢＬＯＣＫ信号は、出力コントロ
ーラ１４０（図１に示す）に与えられる。
【００８２】ＯＲゲート３２４は、ＥＲＲＯＲ信号が論
理ハイの状態にあるとき、フリップフロップ３２６のＤ
端子を論理ハイに設定する（ことにより、ＥＲＲ＿ＦＬ
ＡＧ信号を論理ハイに設定する）と、ＥＮＤ＿ＯＦ＿Ｂ
ＬＯＣＫ信号もフリップフロップ３１２のＢＹＰＡＳＳ
出力も論理ハイの状態ではなくなる。ＥＲＲ＿ＦＬＡＧ
信号は、出力コントローラ１４０（図１）に与えられ
る。いったんＥＲＲ＿ＦＬＡＧが論理ハイの状態に設定
されると、このフラグは、フリップフロップ３２６がＲ
ＥＳＴＡＲＴ信号によりリセットされるまで、論理ハイ
のままとなる。
【００８３】ＯＲゲート３２８は、ＴＥＳＴ＿ＭＯＤＥ
信号またはＲＥＳＴＡＲＴ信号が論理ハイの状態にある
ときには、論理ハイの状態であるＬＯＡＤ＿ＥＸＴＥＲ
ＮＡＬ信号を出力する。ＬＯＡＤ＿ＥＸＴＥＲＮＡＬ信
号は、和選択器２２２（図２に示されている）に与えら
れる。ＬＯＡＤ＿ＥＸＴＥＲＮＡＬが論理ハイの状態に
あるとき、外部から指定されたｍｕｘ位置がシフタ／マ
ルチプレクサ２０６（図２に示されている）により用い
られる。
【００８４】ＲＥＳＴＡＲＴが論理ハイの状態にあると
き、フリップフロップ３３０のＤ端子は論理ハイの状態
に設定される（これにより、ＣＯＥＦＦ＿１信号を論理
ハイの状態に設定する）。よって、ＣＯＥＦＦ＿１信号
は、（ＤＣ係数が処理されている）ブロック処理動作の
スタート時に論理ハイの状態に設定される。ＣＯＥＦＦ
＿１信号は、長さデコーダ機能２１０に伝送され（るこ
とにより、ＤＣ係数の長さを決定するデコーダ２１０を
構成し）、ＶＬＤイントラＤＣ係数復号化機能１３０に
も与えられる。
【００８５】ＡＮＤゲート３２２は、ＲＥＳＴＡＲＴお
よびＭＡＣＲＯＢＬＯＣＫ＿ＩＮＴＲＡ信号が論理ハイ
の状態にあり、ＬＵＭＡ／ＣＨＲＯＭＡ信号が論理ロー
の状態にあるとき、フリップフロップ３３４のＤ端子を
論理ハイの状態に設定することにより、Ｂ１２出力信号
を論理ハイの状態に設定する。このことは、イントラ符
号化された輝度ブロックの最初の（ＤＣ）係数を処理す
る際に起こる。Ｂ１２信号は、長さデコーダ２１０（図
２）に伝送される。
【００８６】ＡＮＤゲート３３６は、ＲＥＳＴＡＲＴ、
ＭＡＣＲＯＢＬＯＣＫ＿ＩＮＴＲＡおよびＬＵＭＡ／Ｃ
ＨＲＯＭＡ信号がすべて論理ハイの状態にあるとき、フ
リップフロップ３３８のＤ端子を論理ハイの状態に設定
し、Ｂ１３フラグを論理ハイの状態に設定する。このこ
とは、イントラ符号化されたクロミナンスブロックの最
初の（ＤＣ）係数を処理するときに起こる。Ｂ１３信号
は、長さデコーダ２１０に伝送される（図２）。
【００８７】図３において参照番号３４０〜３５４の付
けられた論理要素は、ＭＰＥＧ規格のテーブル７−３に
詳述されている「ＤＣＴ係数ＶＬＣテーブルの選択」を
実現する。ＯＲゲート３４２は、ＭＡＣＲＯ＿ＢＬＯＣ
Ｋ＿ＩＮＴＲＡフラグが論理ローの状態にあるとき、ま
たはＭＡＣＲＯ＿ＢＬＯＣＫ＿ＩＮＴＲＡフラグが論理
ハイであり、ＲＥＳＴＡＲＴおよびＩＮＴＲＡ＿ＶＬＣ
＿ＦＯＲＭＡＴが共に論理ローの状態であるときには、
フリップフロップ３４４のＤ端子を論理ハイの状態に設
定することによって、Ｂ１４フラグを論理ハイの状態に
設定する。これにより、非イントラ符号化されたブロッ
クの係数、および、ＩＮＴＲＡ＿ＶＬＣ＿ＦＯＲＭＡＴ
値がゼロとなる、ＤＣ係数以外のイントラ符号化された
ブロックの係数については、デコーダ２１２ａ〜２１２
ｐがＢ１４テーブルを用いるように、Ｂ１４フラグを設
定する。
【００８８】ＡＮＤゲート３４６は、ＭＡＣＲＯ＿ＢＬ
ＯＣＫ＿ＩＮＴＲＡおよびＩＮＴＲＡ＿ＶＬＣ＿ＦＯＲ
ＭＡＴフラグが論理ハイの状態であり、ＲＥＳＡＲＴが
論理ローの状態であるときには、フリップフロップ３４
８のＤ端子を論理ハイの状態に設定することにより、Ｂ
１５フラグを論理ハイの状態に設定する。これにより、
ＩＮＴＲＡ＿ＶＬＣ＿ＦＯＲＭＡＴの値が１になるイン
トラ符号化されたブロックの（ＤＣ係数以外の）係数に
ついては、デコーダ２１２ａ〜２１２ｐがＢ１５テーブ
ルを用いるように、Ｂ１５フラグを設定する。
【００８９】ＯＲゲート３５２は、ＭＡＣＲＯＢＬＯＣ
Ｋ＿ＩＮＴＲＡフラグが論理ローに設定される時、また
は、ＭＡＣＲＯＢＬＯＣＫ＿ＩＮＴＲＡが論理ハイに設
定され、かつＲＥＳＴＡＲＴ信号が論理ローに設定され
る時には、フリップフロップ３５４のＤ端子を論理ハイ
の状態に設定することにより、Ｂ１４＿Ｂ１５フラグを
論理ハイの状態に設定する。よって、デコーダ２１２ａ
〜２１２ｐが（非イントラ符号化されたマクロブロック
について、さらにはイントラ符号化されたマクロブロッ
クのＡＣ係数について）Ｂ１４テーブルまたはＢ１５テ
ーブルを用いるべきときにはいつも、Ｂ１４＿Ｂ１５フ
ラグは、論理ハイの状態に設定される。
【００９０】図４は、図１に示されているＶＬＤラン／
レベルデコーダ１２０の一例を示すブロック図である。
ＤＣ係数には別個の機能（ＶＬＤイントラＤＣ係数デコ
ーダ１３０）が用いられるので、イントラ符号化された
ブロックの場合には、ブロック１２０はＤＣ係数を処理
しない。この回路は、長さ２〜１１、１３〜１７および
２４をもつ符号を処理しさえすればよい。ＶＬＤラン／
レベル復号化機能１２０内でそれぞれ第１の符号化され
たデータ値および第２の符号化されたデータ値に対応す
る各ラン／レベル復号化回路は、以下に説明する部分的
な相違点を別にすれば、非常によく似ている。よって、
Ｌ１信号（図１に示されている）の１６のビット（ビッ
ト０〜９、１１〜１５および１９）のみが用いられる。
これら１６のビットは、図４の左上隅にＬ１（１５：
０）として示されている。
【００９１】符号１／データ２選択器４１０は、第１の
符号の長さＬ１を処理する。もし長さＬ１が２４ビット
なら（すなわち、もし１６ビット信号の最後のビットが
セットされれば）、第１の値はエスケープ符号化され
る。１６ビットＬ１信号の最後のビットは、ＥＳＣ＿１
信号として出力される。エスケープ符号化された値につ
いては、最初の６ビットがエスケープ符号を示し、次の
６ビットがラン値を示し、最後の１２ビットがレベル値
を示す。よって長さが２４ビットであるとき、ＥＳＣ＿
１フラグは論理ハイの値に設定される。ＤＡＴＡ＿ＩＮ
信号のビットＮｏ．６〜１１（第７〜第１２のビット）
は、ＲＵＮ１＿ＥＳＣ値として伝送される。この値は、
ＥＳＣ＿１フラグがセットされるとき、出力ｍｕｘ１５
０（図１）により出力される。ＤＡＴＡ＿ＩＮ信号のビ
ットＮｏ．１２〜２３（第１３〜第２４のビット）は、
ＬＥＶＥＬ＿１＿ＥＳＣ値として伝送される。この値
は、ＥＳＣ＿１フラグがセットされる時に出力ｍｕｘ１
５０（図１）により出力される。
【００９２】その他すべてのＶＬＣ（非エスケープ符号
化された値）については、ＶＬＣの長さは既に（最高
で）１２のＬＳＢにより識別されているので、図４でＣ
ｏｄｅ＿１（４：０）およびＣｏｄｅ＿２（４：０）に
より示されている最高５ビットを用いてランおよびレベ
ルを決定することが可能である。例えば、テーブルＢ−
１４では、１７ビット長であるＶＬＣは１６個ある。こ
れらのＶＬＣの１６個すべてが同じ１２のＬＳＢをもっ
ており、次の５ビットは、１７ビットのＶＬＣのそれぞ
れについてランおよびレベル値の互いに異なる組み合わ
せを識別する。
【００９３】Ｃｏｄｅ＿１（４：０）の５ビットは、ラ
ンデコーダ４２０およびレベルデコーダ４３０に伝送さ
れる。デコーダ４２０および４３０は、テーブルＢ−１
４およびＢ−１５からランおよびレベルの値を格納する
ＬＵＴを含んでいる。Ｂ１４信号が論理ハイの値をもっ
ているときは、テーブルＢ１４を用いることができる。
Ｂ１５信号が論理ハイの値をもっているときは、（図２
および図３を参照して既に述べたように）テーブルＢ１
５を用いることができる。Ｃｏｄｅ＿１（４：０）のビ
ットと、Ｌ１と、Ｂ１４およびＢ１５信号とが与えられ
たとき、ランデコーダ４２０およびレベルデコーダ４３
０は、それぞれランおよびレベルを決定する。
【００９４】符号１／データ２選択器４１０はまた、第
２の符号化されたデータ値Ｄａｔａ＿２を（Ｌ１の値に
基づいて）パーシングし、（１）第２の符号化されたデ
ータ値Ｄａｔａ＿２の最初の１７ビット［Ｄａｔａ＿２
（１６：０）］を符号２選択器４５０へと伝送し、
（２）Ｄａｔａ＿２の第７〜第１２のビット［Ｄａｔａ
＿２（１１：６）］をレジスタ４８０へと、信号ＲＵＮ
＿２＿ＥＳＣとして伝送し、かつ（３）Ｄａｔａ＿２の
第１３〜第２４のビット［Ｄａｔａ＿２（２３：１
２）］をレジスタ４８０へと、信号ＬＥＶＥＬ＿２＿Ｅ
ＳＣとして伝送する。
【００９５】ＶＬＤラン／レベルデコーダ１２０は、長
さ２デコーダ４４０を備えている。このデコーダ４４０
は、Ｌ１（１５：０）信号とＬ３（３７：０）信号との
組み合わされた長さを処理することによって、第２の符
号化されたデータ値の長さを決定する。Ｌ１およびＬ３
は、それぞれ、値「１」に対して単一のビットが設定さ
れたマルチビット信号のかたちで与えられるので、長さ
２デコーダ４４０は、第２の符号化されたデータ値の長
さを効率よく識別し、その長さを、単一のビットのみが
値「１」に設定された１６ビット値のかたちで出力する
のに、除算器ではなく論理ゲーティングを用いることが
できる。符号１／データ２選択器４１０と同様に、第１
６のビットＬ２（１５）は、エスケープ符号化された２
４ビットの符号化されたデータ値について論理ローの状
態に設定される。長さ２デコーダ４４０を構成すること
は、当業者には容易であろう。
【００９６】符号２選択器は、選択器４１０と同様にＬ
２信号を処理し、非エスケープ符号化された値について
ランおよびレベルを識別するのに必要とされる５ビット
のＤａｔａ＿２（４：０）をパーシングする。符号２選
択器は、符号１選択器４１０がこの情報をデコーダ４２
０および４３０へと伝送するのと同様に、符号２（４：
０）の値をランデコーダ４６０およびレベルデコーダ４
７０へと伝送する。ランデコーダ４６０およびレベルデ
コーダ４７０は、それぞれランデコーダ４２０およびレ
ベルデコーダ４３０と同じであるので、その説明はここ
では省略する。
【００９７】図５は、長さ復号化機能５１０の別の実施
形態を示すブロック図である。図５では、図２に示され
ている要素および信号と同様の要素および信号には、同
一の参照番号を付している。そのような要素および信号
については、ここでは説明を省略する。
【００９８】長さ復号化機能５１０は、第１のＡＣ係数
が第２の長さ復号化手段５１２において復号化されてい
るのと同時に、イントラＤＣ係数の長さを長さ１デコー
ダ５１０において復号化することができる。この能力を
実現するために、デコーダ５１２ｑ〜５１２ｔがさらに
設けられる。その結果、第２の長さ復号化手段５１２
は、イントラＤＣ係数の可能な長さ（２〜４、６〜２
０）あるいはＡＣ係数の可能な長さ（２〜１１、１３〜
１７、２４）のそれぞれに対応する長さデコーダを備え
ている。すなわち、第１の値がＤＣ係数を表していよう
が、ＡＣ係数を表していようが、第１の符号化された値
のすべての可能な長さ（２〜２０、２４）に対応する２
０個のデコーダ５１２ａ〜５１２ｔがある。
【００９９】この構成では、組み合わされた長さＬ３
は、組み合わされた長さ２〜４４および４８に対応する
４４種の値をとることができる。よって、４４種の可能
な組み合わされた長さに対応する４４個の加算器５２０
1〜５２０44が（図２の４０個の加算器の代わりに）設
けられる。よって、和選択器５２２は、４６個の値（４
４種の可能な長さ、バイパス、および外部から与えられ
た位置）のうちの一つを選択しなければならない。
【０１００】以上の説明では、可変長デコーダがＤＣＴ
係数長さデコーダである例を述べた。係数デコーダ１０
０（図１）に類似した回路構成（不図示）を、ＭＰＥＧ
規格のパラグラフ６．１〜６．１３に規定されている高
レベルシンタクスエレメントを復号化するのに用いるこ
とができる。係数デコーダ１００においてブロックの終
わりに到達したとき、ＢＹＰＡＳＳフラグ（図３を参照
して既に述べた）が論理ハイに設定され、制御は、次の
符号の位置と共に、高レベルシンタクスデコーダへと転
送される。よって、高レベル符号が復号化されるとき、
ＲＥＳＴＡＲＴ信号が論理ハイの状態に設定され、次の
２つのＤＣＴ係数を復号化する。
【０１０１】また、以上の説明では、一例として、ＭＰ
ＥＧ符号化されたビデオデータビットストリームを用い
る実施形態について本発明を説明したが、本発明は、そ
の他のタイプの可変長デコーダにおいても実施可能であ
る。
【０１０２】以上に本発明を、その実施形態例に言及し
ながら説明したが、本発明はこれに限定されるわけでは
ない。逆に、添付の請求の範囲は、当業者が本発明の真
の精神および範囲からはずれることなくなしうる、本発
明のその他の変形および実施形態を含むものと解釈され
るべきものである。
【０１０３】
【発明の効果】本発明によれば、データストリーム内に
含まれる複数の可変長符号化されたデータ値の長さを１
クロックサイクル内に決定する装置および方法が提供す
ることができる。
【図面の簡単な説明】
【図１】可変長デコーダ係数デコーダの一例を示すブロ
ック図である。
【図２】図１に示されている可変長デコーダのＶＬＤ長
さ復号化ループを示すブロック図である。
【図３】図２に示されている制御ロジックを示すブロッ
ク図である。
【図４】図１に示されているラン／レベルデコーダを示
すブロック図である。
【図５】図１に示されている可変長デコーダにおいて用
いることができるＶＬＤ長さ復号化ループの別の例を示
すブロック図である。
【符号の説明】
１００ 可変長デコーダ係数デコーダ １１０ ＶＬＤ長さ復号化ループ １１１ 入力データ １１２ サブセット １２０ ＶＬＤラン／レベル復号化ブロック １２１ ＲＵＮ＿１ １２２ ＬＥＶＥＬ＿１ １２３ ＲＵＮ＿１＿ＥＳＣ １２４ ＬＥＶＥＬ＿１＿ＥＳＣ １２５ ＲＵＮ＿２ １２６ ＬＥＶＥＬ＿２ １２７ ＲＵＮ＿２＿ＥＳＣ １２８ ＬＥＶＥＬ＿２＿ＥＳＣ １３０ ＶＬＤイントラＤＣ係数復号化ブロック １４０ 出力制御ブロック １５０ 出力マルチプレクサ １５１ ＲＵＮ＿１ １５２ ＬＥＶＥＬ＿１ １５３ ＲＵＮ＿２ １５４ ＬＥＶＥＬ＿２

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 データストリーム内に含まれる複数の可
    変長符号化されたデータ値の長さを１クロックサイクル
    内に決定する装置であって、 該データストリームを受け取り、シフト制御信号に応答
    して、該複数の可変長符号化されたデータ値のうちの１
    サブセットを伝送するシフト手段と、 該複数の符号化されたデータ値の該サブセットを受け取
    るように結合されており、第１の復号化動作をおこなう
    ことによって、該サブセットにおける該複数の符号化さ
    れたデータ値のうちの第１のデータ値の長さを決定す
    る、第１の長さ復号化手段と、 該複数の符号化されたデータ値の該サブセットを受け取
    るように結合されており、第２の復号化動作をおこなう
    ことによって、該サブセットにおける該複数の符号化さ
    れたデータ値のうちの第２のデータ値の長さを個別に決
    定する、第２の長さ復号化手段であって、該サブセット
    において、該第２の符号化されたデータ値が、該第１の
    符号化されたデータ値の直後に続いており、該第１およ
    び該第２の復号化動作が同時におこなわれる、第２の長
    さ復号化手段と、 該第１および該第２の符号化されたデータ値の該長さに
    応答して、該第１および該第２のデータ値の組み合わさ
    れた長さを出力する、組み合わされた長さ復号化手段
    と、 該第１および該第２のデータ値の該組み合わされた長さ
    に応答して該シフト制御信号を形成し、それにより、該
    シフト手段内で次に符号化されたデータ値の位置を識別
    するシフト制御手段であって、該次の符号化されたデー
    タ値が、該第２の符号化されたデータ値の直後に続いて
    おり、該シフト制御信号を該シフト手段に伝送する、シ
    フト制御手段と、を備えている、装置。
  2. 【請求項２】 前記第２の長さ復号化手段が、 複数の長さデコーダであって、それぞれが、前記第１の
    符号化されたデータ値の可能なさまざまな長さの１つに
    対応しており、前記複数の符号化されたデータ値の前記
    サブセットの互いに異なる部分を同時に復号化する、複
    数の長さデコーダを備えている、装置であって、 該複数の長さデコーダのそれぞれが、該第１の符号化さ
    れたデータ値の該対応する可能な長さの１つに基づい
    て、前記第２の符号化されたデータ値の長さの対応する
    それぞれの値を決定する、請求項１に記載の装置。
  3. 【請求項３】 前記第１の長さ復号化手段が、前記第１
    の符号化されたデータ値の前記長さを示す第１の長さ信
    号を発生して伝送し、かつ前記第２の長さ復号化手段の
    前記複数の長さデコーダのそれぞれが、それぞれに対応
    する出力信号を発生して伝送する、装置であって、 該第１の長さ信号に応答して、該第１の長さ信号により
    示された該第１の符号化されたデータ値の該長さに対応
    する、該長さデコーダの１つの出力信号を選択する手段
    であって、該選択された出力信号が、前記第２の符号化
    されたデータ値の長さを示している、手段をさらに備え
    ている、請求項２に記載の装置。
  4. 【請求項４】 前記第１の長さ復号化手段が、前記第１
    の符号化されたデータ値の前記可能なさまざまなの長さ
    に対応する複数のビットを出力し、 該第１の長さ復号化手段により出力された該複数のビッ
    トのうちの単一のビットが設定され、該設定されたビッ
    トは、該第１の長さ復号化手段により決定された該第１
    の符号化されたデータ値の該長さに対応しており、 前記第２の長さ復号化手段の前記複数の長さデコーダが
    それぞれ、該それぞれの長さデコーダにより決定される
    前記第２の符号化されたデータ値の長さを表す対応する
    対応する出力信号を発生し、かつ、 前記組み合わされた長さ復号化手段が、該単一の設定さ
    れたビットに応答して、該ビットが該第１の長さ復号化
    手段により設定される対象である、該第１の符号化され
    たデータ値の該長さに対応する、該複数の長さデコーダ
    の１つによる該出力信号の伝送をイネーブルする、請求
    項２に記載の装置。
  5. 【請求項５】 前記シフト制御手段が、前記第１および
    前記第２の符号化されたデータ値の前記組み合わされた
    長さの可能なさまざまな値に対応する複数の加算器を備
    えており、該複数の加算器のそれぞれが、候補シフト制
    御信号を形成し、 前記組み合わされた長さ復号化手段が、該第１および該
    第２の符号化されたデータ値の該組み合わされた長さの
    該可能なさまざまな値に対応する複数のビットを出力
    し、 該組み合わされた長さ復号化手段により出力された該複
    数のビットの１つが設定され、該設定されたビットは、
    該第１および該第２の符号化されたデータの該組み合わ
    された長さに対応しており、かつ該シフト制御手段が、
    該組み合わされた長さ復号化手段により出力された該設
    定されたビットを用いて、該複数の加算器の１つにより
    出力された該候補シフト制御信号の伝送をイネーブル
    し、該１つの加算器が、該第１および該第２の符号化さ
    れたデータ値の該組み合わされた長さに対応している、
    請求項４に記載の装置。
  6. 【請求項６】 前記シフト手段が、前記データストリー
    ムを受け取り、固定された数のデータビットを前記第１
    および前記第２の長さ復号化手段に伝送するシフタ／マ
    ルチプレクサを備えており、かつ前記シフト制御信号
    が、該シフタ／マルチプレクサ内の該固定された数のデ
    ータビットのうちの第１のデータビットの位置を識別す
    る、請求項１に記載の装置。
  7. 【請求項７】 前記シフト制御手段が、 前記第１および前記第２の符号化されたデータ値の前記
    組み合わされた長さの前記可能なさまざまな値に対応す
    る複数の加算器であって、それぞれが対応する候補シフ
    ト制御信号を同時に形成し伝送する、複数の加算器と、 該第１および前記第２の符号化されたデータ値の該組み
    合わされた長さに応答して、該第１および前記第２の符
    号化されたデータ値の該組み合わされた長さに対応する
    該候補シフト制御信号を選択し、該選択された候補を該
    シフト制御信号として前記シフト手段に伝送する、和選
    択手段と、 を備えている、請求項１に記載の装置。
  8. 【請求項８】 前記複数の加算器がそれぞれ、対応する
    モジュロ算術演算をおこなうことによって、該それぞれ
    の加算器の前記候補シフト制御信号を形成する、請求項
    ７に記載の装置。
  9. 【請求項９】 前記シフト手段が、前記データストリー
    ムを受け取り、固定された数の連続するデータビットを
    前記第１および前記第２の長さ復号化手段に伝送するシ
    フタ／マルチプレクサを備えており、かつ前記シフト制
    御信号が、該シフタ／マルチプレクサ内の該固定された
    数の連続するデータビットのうちの第１のデータビット
    の位置を識別する、請求項８に記載の装置。
  10. 【請求項１０】 前記データストリームが符号化された
    ビデオ信号を含んでおり、前記第１および前記第２の符
    号化されたデータ値が、該ビデオ信号の離散コサイン変
    換係数を表現する、請求項１に記載の装置。
  11. 【請求項１１】 複数の可変長符号化されたデータ値か
    ら構成されるデータストリームを１クロックサイクル内
    に復号化する装置であって、 該データストリームを受け取り、シフト制御信号に応答
    して、該複数の可変長符号化されたデータ値のうちのサ
    ブセットを伝送するシフト手段と、 該複数の符号化されたデータ値の該サブセットを受け取
    るように結合されており、第１の復号化動作をおこなう
    ことによって、該サブセットにおける該複数の符号化さ
    れたデータ値のうちの第１のデータ値の長さを決定す
    る、第１の長さ復号化手段と、 該複数の符号化されたデータ値の該サブセットを受け取
    るように結合されており、第２の復号化動作をおこなう
    ことによって、該サブセットにおける該複数の符号化さ
    れたデータ値のうちの第２のデータ値の長さを個別に決
    定する、第２の長さ復号化手段であって、該サブセット
    において、該第２の符号化されたデータ値が、該第１の
    符号化されたデータ値の直後に続いており、該第１およ
    び該第２の復号化動作が同時におこなわれる、第２の長
    さ復号化手段と、 該第１および該第２の符号化されたデータ値の該長さに
    応答して、該第１および該第２のデータ値の組み合わさ
    れた長さを出力する、組み合わされた長さ復号化手段
    と、 該第１および該第２のデータ値の該組み合わされた長さ
    に応答して、該シフト制御信号を形成し、それにより、
    該シフト手段内で次に符号化されたデータ値の位置を識
    別するシフト制御手段であって、該次の符号化されたデ
    ータ値が、該第２の符号化されたデータ値の直後に続い
    ており、該シフト制御信号を該シフト手段に伝送する、
    シフト制御手段と、 該複数の符号化されたデータ値の該サブセット、該第１
    の符号化されたデータ値の該長さ、ならびに該第１およ
    び該第２の符号化されたデータ値の該組み合わされた長
    さを受け取るように結合されており、該第１および該第
    ２の符号化されたデータ値を第１および第２の復号化さ
    れた値にそれぞれ変換する、値復号化手段と、を備えて
    いる、装置。
  12. 【請求項１２】 データストリーム内に含まれる複数の
    可変長符号化されたデータ値の長さを１クロックサイク
    ル内に決定する方法であって、 該データストリームおよびシフト制御信号を受け取るス
    テップと、 第１の復号化動作をおこなうことによって、該サブセッ
    トにおける該複数の符号化されたデータ値のうちの第１
    のデータ値の長さを決定するステップと、 第２の復号化動作をおこなうことによって、該サブセッ
    トにおける該符号化されたデータ値のうちの第２のデー
    タ値の長さを個別に決定するステップであって、該サブ
    セットにおいて、該第２の符号化されたデータ値が、該
    第１の符号化されたデータ値の直後に続いており、該第
    １および該第２の復号化動作が同時におこなわれる、ス
    テップと、 該第１および該第２のデータ値の組み合わされた長さを
    出力するステップと、 該シフト制御信号を形成することによって、該サブセッ
    ト内に含まれている該複数の符号化されたデータ値のう
    ちのいくつかを決定するステップと、 該シフト制御信号をシフト手段に伝送するステップと、
    を含む方法。
JP07617097A 1996-03-29 1997-03-27 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法 Expired - Fee Related JP3737599B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/623,651 1996-03-29
US08/623,651 US5841380A (en) 1996-03-29 1996-03-29 Variable length decoder and method for decoding two codes per clock cycle

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005209307A Division JP4023548B2 (ja) 1996-03-29 2005-07-19 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法

Publications (2)

Publication Number Publication Date
JPH1065549A true JPH1065549A (ja) 1998-03-06
JP3737599B2 JP3737599B2 (ja) 2006-01-18

Family

ID=24498899

Family Applications (2)

Application Number Title Priority Date Filing Date
JP07617097A Expired - Fee Related JP3737599B2 (ja) 1996-03-29 1997-03-27 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法
JP2005209307A Expired - Fee Related JP4023548B2 (ja) 1996-03-29 2005-07-19 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005209307A Expired - Fee Related JP4023548B2 (ja) 1996-03-29 2005-07-19 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法

Country Status (6)

Country Link
US (1) US5841380A (ja)
EP (1) EP0798931B1 (ja)
JP (2) JP3737599B2 (ja)
KR (1) KR100276037B1 (ja)
CN (1) CN1135846C (ja)
DE (1) DE69735835T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166444A (ja) * 2009-01-16 2010-07-29 Canon Inc 復号装置及びその制御方法
JP2010166445A (ja) * 2009-01-16 2010-07-29 Canon Inc 復号装置及びその制御方法
JP2011139128A (ja) * 2009-12-25 2011-07-14 Samsung Electronics Co Ltd 可変長符号復号装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU728882B2 (en) * 1997-04-30 2001-01-18 Canon Kabushiki Kaisha Compression
US6215424B1 (en) * 1998-12-16 2001-04-10 Thomson Licensing S.A. System for variable length codeword processing suitable for video and other applications
US6771824B1 (en) * 1999-12-28 2004-08-03 Lucent Technologies Inc. Adaptive variable length decoding method
US6411229B2 (en) * 2000-04-28 2002-06-25 Matsushita Electric Industrial Co., Ltd. Variable length decoder
GB0124882D0 (en) * 2001-10-17 2001-12-05 Koninkl Philips Electronics Nv Improved variable length decoder
KR100486251B1 (ko) * 2002-08-03 2005-05-03 삼성전자주식회사 가변 길이 코드 복호화 장치 및 방법
US7283591B2 (en) * 2003-03-28 2007-10-16 Tarari, Inc. Parallelized dynamic Huffman decoder
JP4617644B2 (ja) * 2003-07-18 2011-01-26 ソニー株式会社 符号化装置及び方法
US6956511B2 (en) * 2004-01-06 2005-10-18 Sharp Laboratories Of America, Inc. Multi-symbol/coefficient decode operation for Huffman codes
US7830964B2 (en) * 2004-11-24 2010-11-09 Lsi Corporation Method and/or apparatus for parsing compressed video bitstreams
US8630354B2 (en) * 2006-06-16 2014-01-14 Intel Corporation Hardware accelerated compressed video bitstream escape code handling
US20110149338A1 (en) * 2009-12-22 2011-06-23 Holley Michael J Parallel decode for run length limited encoded datastreams
CN102740066B (zh) * 2011-04-01 2015-06-17 富士通株式会社 Cavlc解码方法和系统
JP2013016897A (ja) 2011-06-30 2013-01-24 Toshiba Corp 可変長符号復号装置、符号システムおよび可変長符号復号方法
US9252805B1 (en) * 2015-03-28 2016-02-02 International Business Machines Corporation Parallel huffman decoder
WO2019227323A1 (zh) * 2018-05-30 2019-12-05 深圳市大疆创新科技有限公司 变长解码方法与装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145223A (ja) * 1989-10-30 1991-06-20 Toshiba Corp 可変長符号復調装置
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
US5225832A (en) * 1992-02-13 1993-07-06 Industrial Technology Research Institute High speed variable length decoder
US5245338A (en) * 1992-06-04 1993-09-14 Bell Communications Research, Inc. High-speed variable-length decoder
US5325092A (en) * 1992-07-07 1994-06-28 Ricoh Company, Ltd. Huffman decoder architecture for high speed operation and reduced memory
JP3136796B2 (ja) * 1992-09-24 2001-02-19 ソニー株式会社 可変長符号デコーダ
JP2746109B2 (ja) * 1994-03-09 1998-04-28 日本電気株式会社 ハフマン符号復号化回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166444A (ja) * 2009-01-16 2010-07-29 Canon Inc 復号装置及びその制御方法
JP2010166445A (ja) * 2009-01-16 2010-07-29 Canon Inc 復号装置及びその制御方法
JP2011139128A (ja) * 2009-12-25 2011-07-14 Samsung Electronics Co Ltd 可変長符号復号装置

Also Published As

Publication number Publication date
JP2006042336A (ja) 2006-02-09
JP3737599B2 (ja) 2006-01-18
EP0798931A2 (en) 1997-10-01
KR100276037B1 (ko) 2000-12-15
JP4023548B2 (ja) 2007-12-19
CN1171699A (zh) 1998-01-28
DE69735835T2 (de) 2006-10-19
EP0798931B1 (en) 2006-05-10
EP0798931A3 (en) 2000-11-15
CN1135846C (zh) 2004-01-21
DE69735835D1 (de) 2006-06-14
KR970068648A (ko) 1997-10-13
US5841380A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
JP4023548B2 (ja) 可変長符号化データ値の長さを決定する装置、可変長符号化データ値のデータストリームを復号化する装置および可変長符号化データ値の長さを決定する方法
US6219457B1 (en) Method and system for decoding data encoded in a variable length code word
JP3224164B2 (ja) デコーダ
US5675332A (en) Plural-step chunk-at-a-time decoder for variable-length codes of Huffman type
US6008745A (en) Variable length decoding using lookup tables
US5675382A (en) Spatial compression and decompression for video
JP4886755B2 (ja) コンテキスト適応バイナリ算術符号化と復号化のシステム及び方法
JPH06252775A (ja) 復号化装置
JPH0818460A (ja) ハフマンデコーダー
KR100748485B1 (ko) 가변 길이 코드워드 디코더 및 가변 길이 코드워드 디코딩 방법
US7343542B2 (en) Methods and apparatuses for variable length encoding
EP0683568B1 (en) Decoding of Huffman Codes with MSB and LSB look-up tables
JP3688297B2 (ja) ビデオ画像カラーエンコーディング
US6546053B1 (en) System and method for decoding signal and method of generating lookup table for using in signal decoding process
JPH1075181A (ja) ハフマン・デコーダ
US5767799A (en) Low power high speed MPEG video variable length decoder
JP4098187B2 (ja) 可変長コード復号化装置及び方法
US5621405A (en) Variable-length decoding apparatus using relative address
US6094151A (en) Apparatus and method for finite state machine coding of information selecting most probable state subintervals
US6781528B1 (en) Vector handling capable processor and run length encoding
US6707398B1 (en) Methods and apparatuses for packing bitstreams
JPH0946237A (ja) 可変長コードの符号化及び分割装置
JP2000261324A (ja) ハフマン復号化回路
KR0152035B1 (ko) 가변장복호화방법 및 그 장치
US6707397B1 (en) Methods and apparatus for variable length codeword concatenation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees