JPH07111461A - 可変長符号復号化装置 - Google Patents
可変長符号復号化装置Info
- Publication number
- JPH07111461A JPH07111461A JP25582393A JP25582393A JPH07111461A JP H07111461 A JPH07111461 A JP H07111461A JP 25582393 A JP25582393 A JP 25582393A JP 25582393 A JP25582393 A JP 25582393A JP H07111461 A JPH07111461 A JP H07111461A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- length
- bits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 ルックアップ・テーブルを小さくする。
【構成】 ビット・シフタ２０は、連続して入力するＢ
２コードをワード単位で並列出力する。ビット長デコー
ダ２２は、ビット・シフタ２０の継続ビット出力（８ビ
ット）のどのビット位置に’０’があるかを調べ、これ
によりＢ２コードのビット長を判別し、４ビットのビッ
ト長データを出力する。ルックアップ・テーブル２４
は、ビット・シフタ２０からの情報ビット（１０ビッ
ト）とデコーダ２２からのＢ２コード長（４ビット）を
入力として、復号データ（１１ビット）、ノンゼロ／ゼ
ロラン識別フラグ、ＥＯＢ識別フラグ及びＥＯＢ０／Ｅ
ＯＢ１識別フラグを出力する。加算器２６及びラッチ２
８は、前のステップまでに処理したＢ２コードの長さの
累積分だけのシフト量の情報をビット・シフタ２０に印
加する。
２コードをワード単位で並列出力する。ビット長デコー
ダ２２は、ビット・シフタ２０の継続ビット出力（８ビ
ット）のどのビット位置に’０’があるかを調べ、これ
によりＢ２コードのビット長を判別し、４ビットのビッ
ト長データを出力する。ルックアップ・テーブル２４
は、ビット・シフタ２０からの情報ビット（１０ビッ
ト）とデコーダ２２からのＢ２コード長（４ビット）を
入力として、復号データ（１１ビット）、ノンゼロ／ゼ
ロラン識別フラグ、ＥＯＢ識別フラグ及びＥＯＢ０／Ｅ
ＯＢ１識別フラグを出力する。加算器２６及びラッチ２
８は、前のステップまでに処理したＢ２コードの長さの
累積分だけのシフト量の情報をビット・シフタ２０に印
加する。
Description
【０００１】
【産業上の利用分野】本発明は、可変長符号の復号化装
置に関する。
置に関する。
【０００２】
【従来の技術】可変長符号の代表的なものとしてＢ２コ
ードが知られている。ＣＭＴＴ／１０１６−Ｅにまとめ
られているＢ２コード符号の生成方法を、図２を参照し
て説明する。図２において、ｘ０〜ｘ９はデータの情報
ビットである。情報ビットｘ０〜ｘ８に先行する’０’
又は’１’は継続ビットという。継続ビットと情報ビッ
トはその二つが１セットとなって伝送されるが、連続し
て伝送されてくる継続ビットが’０’の時、次の１ビッ
トの情報ビットでＢ２コードの１ワードが終了すること
を示し、Ｂ２コードの継続ビットが’１’の時、１ワー
ドが終了せず情報が継続することを示す。この法則には
特例があり、Ｂ２コードの最長ワードである１８ビット
・データの場合、最後の継続ビットと情報ビットの組み
合わせのみ変形させ、最後の継続ビットは情報ビットｘ
９として使用する。図２では、ビット列としては、ｃ０
〜ｃ７はＢ２コードの継続ビットであり、ｉ１〜ｉ９が
Ｂ２コードの情報ビットである。
ードが知られている。ＣＭＴＴ／１０１６−Ｅにまとめ
られているＢ２コード符号の生成方法を、図２を参照し
て説明する。図２において、ｘ０〜ｘ９はデータの情報
ビットである。情報ビットｘ０〜ｘ８に先行する’０’
又は’１’は継続ビットという。継続ビットと情報ビッ
トはその二つが１セットとなって伝送されるが、連続し
て伝送されてくる継続ビットが’０’の時、次の１ビッ
トの情報ビットでＢ２コードの１ワードが終了すること
を示し、Ｂ２コードの継続ビットが’１’の時、１ワー
ドが終了せず情報が継続することを示す。この法則には
特例があり、Ｂ２コードの最長ワードである１８ビット
・データの場合、最後の継続ビットと情報ビットの組み
合わせのみ変形させ、最後の継続ビットは情報ビットｘ
９として使用する。図２では、ビット列としては、ｃ０
〜ｃ７はＢ２コードの継続ビットであり、ｉ１〜ｉ９が
Ｂ２コードの情報ビットである。
【０００３】従来のＢ２コード復号化装置を図６に示
す。図６において、１０は連続して伝送されてくるＢ２
コードをコードの頭で句切るためのビット・シフタ、１
２は、Ｂ２コードを復号するルックアップ・テーブル、
１４はＢ２コードのコード長を加算する加算器、１６は
前ステップでの処理ビット数を蓄積するラッチである。
す。図６において、１０は連続して伝送されてくるＢ２
コードをコードの頭で句切るためのビット・シフタ、１
２は、Ｂ２コードを復号するルックアップ・テーブル、
１４はＢ２コードのコード長を加算する加算器、１６は
前ステップでの処理ビット数を蓄積するラッチである。
【０００４】連続して伝送されてくるＢ２コードは、ビ
ット・シフタ１０に入力し、Ｂ２コードの１ワードごと
に出力データバスの最上位ビットがＢ２コードの頭とな
るように出力される。最長の１８ビットＢ２コードの場
合、ビット・シフタ１０は、図６に示すように、上位か
らｃ７，ｉ８，ｃ６，ｉ７，ｃ５，ｉ６，・・・，ｃ
０，ｉ１，ｉ９，ｉ０の順で並列に出力する。なお、次
に長い１６ビットの場合、ビット・シフタ１０は、上位
からｃ７，ｉ７，ｃ６，ｉ６，ｃ５，ｉ５，・・・，ｃ
１，ｉ１，ｃ０，ｉ０の順で並列に出力する。その次に
長い１４ビットの場合、ビット・シフタ１０は、上位か
らｃ６，ｉ６，ｃ５，ｉ５，・・・，ｃ１，ｉ１，ｃ
０，ｉ０の順で並列に出力する。以下、図２の各Ｂ２コ
ード長の欄の下段に表記した順で各ビットを並列に出力
する。最短の２ビット長の場合、上位からＣ０，ｉ０と
なる。
ット・シフタ１０に入力し、Ｂ２コードの１ワードごと
に出力データバスの最上位ビットがＢ２コードの頭とな
るように出力される。最長の１８ビットＢ２コードの場
合、ビット・シフタ１０は、図６に示すように、上位か
らｃ７，ｉ８，ｃ６，ｉ７，ｃ５，ｉ６，・・・，ｃ
０，ｉ１，ｉ９，ｉ０の順で並列に出力する。なお、次
に長い１６ビットの場合、ビット・シフタ１０は、上位
からｃ７，ｉ７，ｃ６，ｉ６，ｃ５，ｉ５，・・・，ｃ
１，ｉ１，ｃ０，ｉ０の順で並列に出力する。その次に
長い１４ビットの場合、ビット・シフタ１０は、上位か
らｃ６，ｉ６，ｃ５，ｉ５，・・・，ｃ１，ｉ１，ｃ
０，ｉ０の順で並列に出力する。以下、図２の各Ｂ２コ
ード長の欄の下段に表記した順で各ビットを並列に出力
する。最短の２ビット長の場合、上位からＣ０，ｉ０と
なる。
【０００５】ビット・シフタ１０の出力はルックアップ
・テーブル１２に入力する。ルックアップ・テーブル１
２は、２ビット長から最大符号長である１８ビット長ま
でに対応し、復号データ（１１ビット）、Ｂ２コード長
（４ビット）、ノンゼロ／ゼロラン識別フラグ、ＥＯＢ
識別フラグ及びＥＯＢ０／ＥＯＢ１識別フラグを出力す
る。
・テーブル１２に入力する。ルックアップ・テーブル１
２は、２ビット長から最大符号長である１８ビット長ま
でに対応し、復号データ（１１ビット）、Ｂ２コード長
（４ビット）、ノンゼロ／ゼロラン識別フラグ、ＥＯＢ
識別フラグ及びＥＯＢ０／ＥＯＢ１識別フラグを出力す
る。
【０００６】ビット・シフタ１０の入力からルックアッ
プ・テーブル１２の入力までの動作を１ステップの処理
とすれば、ビット・シフタ１０は、Ｂ２コードのビット
の頭出しをするには、前のステップに処理したＢ２コー
ドの長さ分だけ、ビット・シフトすればよい。更にいう
ならば、いくつものＢ２コード処理の後であるときに
は、前のステップまでに処理したＢ２コードの長さの累
積分だけシフトを行なえば、Ｂ２コードを頭出しでき
る。
プ・テーブル１２の入力までの動作を１ステップの処理
とすれば、ビット・シフタ１０は、Ｂ２コードのビット
の頭出しをするには、前のステップに処理したＢ２コー
ドの長さ分だけ、ビット・シフトすればよい。更にいう
ならば、いくつものＢ２コード処理の後であるときに
は、前のステップまでに処理したＢ２コードの長さの累
積分だけシフトを行なえば、Ｂ２コードを頭出しでき
る。
【０００７】そこで、ルックアップ・テーブル１２から
出力されるＢ２コード長データは、加算器１４に印加さ
れ、加算器１４及びラッチ１６により累積加算され、そ
の累積値がシフト量としてビット・シフタ１０に印加さ
れる。即ち、ラッチ１６が加算器１４の出力を記憶し、
加算器１４はルップアップ・テーブル１２からのＢ２コ
ード長データにラッチ１６の出力を加算する。加算器１
４及びラッチ１６は、周知の通りアキュムレータとして
機能することになる。
出力されるＢ２コード長データは、加算器１４に印加さ
れ、加算器１４及びラッチ１６により累積加算され、そ
の累積値がシフト量としてビット・シフタ１０に印加さ
れる。即ち、ラッチ１６が加算器１４の出力を記憶し、
加算器１４はルップアップ・テーブル１２からのＢ２コ
ード長データにラッチ１６の出力を加算する。加算器１
４及びラッチ１６は、周知の通りアキュムレータとして
機能することになる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来例
では、可変長符号であるＢ２コードを復号するルックア
ップ・テーブル１２の入力信号として、最長１８ビット
のＢ２コードに対応できるように、１８ビット（２５６
Ｋ）のアドレス幅が必要であった。
では、可変長符号であるＢ２コードを復号するルックア
ップ・テーブル１２の入力信号として、最長１８ビット
のＢ２コードに対応できるように、１８ビット（２５６
Ｋ）のアドレス幅が必要であった。
【０００９】ルックアップ・テーブル１２は、通常、Ｒ
ＯＭやＲＡＭなどの記憶手段によって構成されるが、１
８ビットものビット幅をＲＯＭやＲＡＭなどに要求した
場合、高速素子を使用しなければならないばかりか、ハ
ードウエアが大きくなるという欠点がある。
ＯＭやＲＡＭなどの記憶手段によって構成されるが、１
８ビットものビット幅をＲＯＭやＲＡＭなどに要求した
場合、高速素子を使用しなければならないばかりか、ハ
ードウエアが大きくなるという欠点がある。
【００１０】本発明は、このような問題点を解決する可
変長符号復号化装置を提示することを目的とする。
変長符号復号化装置を提示することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る可変長符号
復号化装置は、連続して入力する入力可変長符号を所定
符号長単位で出力する符号切出し手段と、当該符号切出
し手段の出力から可変長符号の符号長を検出する符号長
検出手段と、当該符号切出し手段の出力の内の情報部分
と、当該符号長検出手段の出力から可変長符号を復号す
る復号化手段とからなることを特徴とする。
復号化装置は、連続して入力する入力可変長符号を所定
符号長単位で出力する符号切出し手段と、当該符号切出
し手段の出力から可変長符号の符号長を検出する符号長
検出手段と、当該符号切出し手段の出力の内の情報部分
と、当該符号長検出手段の出力から可変長符号を復号す
る復号化手段とからなることを特徴とする。
【００１２】
【作用】上記手段により、上記復号化手段の入力数を少
なくすることができる。従って、復号化手段を簡略化す
ることができ、処理速度も高速化できる。
なくすることができる。従って、復号化手段を簡略化す
ることができ、処理速度も高速化できる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１４】図１は本発明の一実施例の概略構成ブロッ
ク図を示す。図１において、２０は、連続して伝送され
てくるＢ２コードをコードの頭で区切るためのビット・
シフタ、２２はビット・シフタ２０の継続コード出力か
らＢ２コード長を復号するビット長デコーダ、２４は、
ビット・シフタ２０からの情報ビット（１０ビット）と
ビット長デコーダ２２からのビット長（４ビット）に従
い、Ｂ２コードを復号化するルックアップ・テーブル、
２６はビット長デコーダ２２から出力されるビット長を
ビット長の累積値に加算する加算器、２８は加算器２６
の出力を記憶するラッチである。
ク図を示す。図１において、２０は、連続して伝送され
てくるＢ２コードをコードの頭で区切るためのビット・
シフタ、２２はビット・シフタ２０の継続コード出力か
らＢ２コード長を復号するビット長デコーダ、２４は、
ビット・シフタ２０からの情報ビット（１０ビット）と
ビット長デコーダ２２からのビット長（４ビット）に従
い、Ｂ２コードを復号化するルックアップ・テーブル、
２６はビット長デコーダ２２から出力されるビット長を
ビット長の累積値に加算する加算器、２８は加算器２６
の出力を記憶するラッチである。
【００１５】ビット・シフタ２０は、ビット・シフタ１
０と全く同様に動作し、連続して伝送されてくるＢ２コ
ードをＢ２コードの１ワードごとに区切り、出力データ
バスの最上位ビットがＢ２コードの頭となるように出力
する。
０と全く同様に動作し、連続して伝送されてくるＢ２コ
ードをＢ２コードの１ワードごとに区切り、出力データ
バスの最上位ビットがＢ２コードの頭となるように出力
する。
【００１６】ビット・シフタ２０の出力の内、継続ビッ
ト（８ビット）は、ビット長デコーダ２２に印加され、
情報ビット（１０ビット）は、ルックアップ・テーブル
２４に印加される。ビット長デコーダ２２は、８ビット
入力のどのビット位置に’０’があるかを調べ、これに
よりＢ２コードのビット長を判別し、出力する。デコー
ダ２２には、連続して伝送されてくるＢ２コードの１ワ
ードごとに、継続ビットの最上位ビットが入力データバ
スの頭となるように入力される。最長の１８ビットのＢ
２コードの場合、図１に例示したように、上位からｃ
７，ｃ６，ｃ５，・・・，ｃ１，ｃ０の順で並列に入力
される。
ト（８ビット）は、ビット長デコーダ２２に印加され、
情報ビット（１０ビット）は、ルックアップ・テーブル
２４に印加される。ビット長デコーダ２２は、８ビット
入力のどのビット位置に’０’があるかを調べ、これに
よりＢ２コードのビット長を判別し、出力する。デコー
ダ２２には、連続して伝送されてくるＢ２コードの１ワ
ードごとに、継続ビットの最上位ビットが入力データバ
スの頭となるように入力される。最長の１８ビットのＢ
２コードの場合、図１に例示したように、上位からｃ
７，ｃ６，ｃ５，・・・，ｃ１，ｃ０の順で並列に入力
される。
【００１７】いうまでもないが、次に長い１６ビット長
の場合、ビット長デコーダ２２には、ｃ６，ｃ５，・・
・，ｃ１，ｃ０の順で並列に継続ビットが入力し、次に
長い１４ビット長の場合、ｃ５，ｃ４，・・・，ｃ１，
ｃ０の順、最短の２ビット長の場合、ｃ０のみが入力さ
れる。
の場合、ビット長デコーダ２２には、ｃ６，ｃ５，・・
・，ｃ１，ｃ０の順で並列に継続ビットが入力し、次に
長い１４ビット長の場合、ｃ５，ｃ４，・・・，ｃ１，
ｃ０の順、最短の２ビット長の場合、ｃ０のみが入力さ
れる。
【００１８】Ｂ２コード長は図２に示すように９種類で
あるから、デコーダ２２の出力は４ビットでよい。デコ
ーダ２２の入力と出力は図３に示す関係でよく、これを
実現する論理回路例を図４に示す。
あるから、デコーダ２２の出力は４ビットでよい。デコ
ーダ２２の入力と出力は図３に示す関係でよく、これを
実現する論理回路例を図４に示す。
【００１９】デコーダ２２から出力されるコード長は、
ルックアップ・テーブル２４と加算器２６に印加され
る。加算器２６及びラッチ２８は、従来例の加算器１４
及びラッチと同様に、前のステップまでに処理したＢ２
コードの長さの累積分だけのシフト量の情報をビット・
シフタ２０に印加する。
ルックアップ・テーブル２４と加算器２６に印加され
る。加算器２６及びラッチ２８は、従来例の加算器１４
及びラッチと同様に、前のステップまでに処理したＢ２
コードの長さの累積分だけのシフト量の情報をビット・
シフタ２０に印加する。
【００２０】ルックアップ・テーブル２４は、１０ビッ
トの情報ビットと４ビットのＢ２コード長を入力とし
て、復号データ（１１ビット）、ノンゼロ／ゼロラン識
別フラグ、ＥＯＢ識別フラグ及びＥＯＢ０／ＥＯＢ１識
別フラグを出力する。ルックアップ・テーブル２４はＲ
ＯＭなどの記憶装置からなるが、本実施例では、入力１
４ビット、出力１４ビットで済むので、従来例に比べ小
さな回路で実現できる。ちなみに、図６に示した従来例
では、入力１８ビット、出力１８ビットである。図５
は、ルックアップ・テーブル２４の入力信号の内容を示
す。
トの情報ビットと４ビットのＢ２コード長を入力とし
て、復号データ（１１ビット）、ノンゼロ／ゼロラン識
別フラグ、ＥＯＢ識別フラグ及びＥＯＢ０／ＥＯＢ１識
別フラグを出力する。ルックアップ・テーブル２４はＲ
ＯＭなどの記憶装置からなるが、本実施例では、入力１
４ビット、出力１４ビットで済むので、従来例に比べ小
さな回路で実現できる。ちなみに、図６に示した従来例
では、入力１８ビット、出力１８ビットである。図５
は、ルックアップ・テーブル２４の入力信号の内容を示
す。
【００２１】上記実施例では、Ｂ２コードの最大ビット
長が１８ビットの場合を説明したが、Ｂ２コードは最大
ビット長が１６ビットの場合、１４ビットの場合など様
々な場合があり、本発明は、これらのいずれにも適用で
きることは明らかである。また、Ｂ２コードに限らず可
変長符号長が検出可能なその他の可変長符号化方式に
も、本発明を適用できる。
長が１８ビットの場合を説明したが、Ｂ２コードは最大
ビット長が１６ビットの場合、１４ビットの場合など様
々な場合があり、本発明は、これらのいずれにも適用で
きることは明らかである。また、Ｂ２コードに限らず可
変長符号長が検出可能なその他の可変長符号化方式に
も、本発明を適用できる。
【００２２】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、全体の回路を小型に構成すること
ができる。その結果、処理速度の高速化も図ることがで
きる。
に、本発明によれば、全体の回路を小型に構成すること
ができる。その結果、処理速度の高速化も図ることがで
きる。
【００２３】復号化手段としてルックアップ・テーブル
方式を採用するとき、そこに使用されるＲＯＭやＲＡＭ
などの記憶手段に低価格のものを利用でき、回路パター
ンも簡略化できる。
方式を採用するとき、そこに使用されるＲＯＭやＲＡＭ
などの記憶手段に低価格のものを利用でき、回路パター
ンも簡略化できる。
【図１】 本発明の一実施例の概略構成ブロック図であ
る。
る。
【図２】 Ｂ２コード符号の構造の説明図である。
【図３】 ビット長デコーダ２２の入出力特性表であ
る。
る。
【図４】 ビット長デコーダ２２の回路例である。
【図５】 ルックアップ・テーブル２４の入力信号の内
容を示す表である。
容を示す表である。
【図６】 従来例の概略構成ブロック図である。
１０：ビット・シフタ １２：ルックアップ・テーブル
１４：加算器 １６：ラッチ ２０：ビット・シフタ
２２：ビット長デコーダ ２４：ルックアップ・テー
ブル ２６：加算器 ２８：ラッチ
１４：加算器 １６：ラッチ ２０：ビット・シフタ
２２：ビット長デコーダ ２４：ルックアップ・テー
ブル ２６：加算器 ２８：ラッチ
Claims (4)
- 【請求項１】 連続して入力する入力可変長符号を所定
符号長単位で出力する符号切出し手段と、当該符号切出
し手段の出力から可変長符号の符号長を検出する符号長
検出手段と、当該符号切出し手段の出力の内の情報部分
と、当該符号長検出手段の出力から可変長符号を復号す
る復号化手段とからなることを特徴とする可変長符号復
号化装置。 - 【請求項２】 上記可変長符号がＢ２コードである請求
項１に記載の可変長符号復号化装置。 - 【請求項３】 上記符号長検出手段は、上記符号切出し
手段の出力の内の継続ビットを入力とする請求項２に記
載の可変長符号復号化装置。 - 【請求項４】 上記復号化手段は、上記符号切出し手段
の出力の内の情報ビットと、上記符号長検出手段の出力
を入力とする請求項３に記載の可変長符号復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582393A JPH07111461A (ja) | 1993-10-13 | 1993-10-13 | 可変長符号復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582393A JPH07111461A (ja) | 1993-10-13 | 1993-10-13 | 可変長符号復号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111461A true JPH07111461A (ja) | 1995-04-25 |
Family
ID=17284120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25582393A Withdrawn JPH07111461A (ja) | 1993-10-13 | 1993-10-13 | 可変長符号復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111461A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654704A (en) * | 1995-08-02 | 1997-08-05 | Zapex Technologies, Incorporated | Video variable length code encoder with EOB insertion responsive to word length |
| US6069575A (en) * | 1997-06-09 | 2000-05-30 | Nec Corporation | Variable length code decoder |
| US8943118B2 (en) | 2012-07-31 | 2015-01-27 | Arm Limited | Data processing apparatus and method for reducing the size of a lookup table |
-
1993
- 1993-10-13 JP JP25582393A patent/JPH07111461A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654704A (en) * | 1995-08-02 | 1997-08-05 | Zapex Technologies, Incorporated | Video variable length code encoder with EOB insertion responsive to word length |
| US6069575A (en) * | 1997-06-09 | 2000-05-30 | Nec Corporation | Variable length code decoder |
| US8943118B2 (en) | 2012-07-31 | 2015-01-27 | Arm Limited | Data processing apparatus and method for reducing the size of a lookup table |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459030B2 (ja) | 符号化システム | |
| US5428356A (en) | Variable length code decoder utilizing a predetermined prioritized decoding arrangement | |
| EP0453113B1 (en) | Coding and decoding apparatus of variable length date | |
| EP0649224B1 (en) | Variable length coder and variable length decoder | |
| US5032838A (en) | Variable length code parallel decoding apparatus and method | |
| JP3294026B2 (ja) | 高速可変長復号化装置 | |
| KR930020997A (ko) | 디지탈 통신시스템용 가변길이 코드워드 디코드 | |
| JPH0916373A (ja) | 可変長コードの符号化及び分割装置 | |
| JPH0366227A (ja) | 圧縮符号化方法及びシステム並びに復号方法 | |
| US5650781A (en) | Apparatus for decoding variable length codes | |
| US5404138A (en) | Apparatus for decoding variable length codes | |
| US5572208A (en) | Apparatus and method for multi-layered decoding of variable length codes | |
| US6809665B2 (en) | Apparatus and method for decoding variable length code | |
| JP2746109B2 (ja) | ハフマン符号復号化回路 | |
| US5309156A (en) | Variable-length code decoding device | |
| US5488366A (en) | Segmented variable length decoding apparatus for sequentially decoding single code-word within a fixed number of decoding cycles | |
| EP0647034B1 (en) | A variable word length code decoding method, and a decoder for performing the same | |
| JPH07111461A (ja) | 可変長符号復号化装置 | |
| JPH0738445A (ja) | 可変長さ符号復号化装置 | |
| KR960020495A (ko) | 가변 길이 복호화 장치 | |
| US6357031B1 (en) | Serial data transmission apparatus and method with a data checking feature | |
| US5739778A (en) | Digital data formatting/deformatting circuits | |
| JPH11215008A (ja) | 復号回路 | |
| JPS58170280A (ja) | Ｍｈ符号解読方式 | |
| US5801840A (en) | Apparatus for decoding codes with less memory capacity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |