JPH06104769A

JPH06104769A - ハフマン符号復号装置

Info

Publication number: JPH06104769A
Application number: JP24812492A
Authority: JP
Inventors: Takashi Katsuyama; 隆史勝山
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-09-17
Filing date: 1992-09-17
Publication date: 1994-04-15

Abstract

(57)【要約】【目的】複数の符号長に対応する復号動作を同時に均
一な時間で実行することにより、全体として復号時間を
短縮する。【構成】ビット列選択手段１１は、複数のハフマン符
号がパックされているデータから特定のビット長のビッ
ト列を選択する。比較手段１４は、ビット列選択手段１
１で選択されたビット列と、符号語記憶手段１２に記憶
されている符号語とを比較する。符号長決定手段２０
は、複数の比較手段１４の比較結果に基づき符号長を決
定する。アドレス生成手段３０は、符号長決定手段２０
で決定されたい符号長に対応するビット列選択手段１１
で選択されたビット列、符号語記憶手段１２に記憶され
ている符号語、及びアドレス記憶手段１３に記憶されて
いるアドレスに基づき、メモリアドレスを生成する。こ
のメモリアドレスを用いて、シンボルの格納されている
メモリをアクセスして復号を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置におい
て、複数のハフマン符号がパックされているデータから
復号を行うハフマン符号復号装置に関するものである。

【０００２】

【従来の技術】従来、このような分野の技術として、例
えば次のような文献に記載されるものがある。文献；吹抜敬彦著「ＦＡＸ，ＯＡのための画像の信号処
理」初版（昭５７−１０−２０）日刊工業新聞社、Ｐ．
１６６−１６７複数のシンボル（復号データ）からなる情報源からのデ
ータを伝達する場合、発生確率の高いシンボルには短い
符号語を割り当て、発生確率の低いシンボルには長い符
号語を割り当てることにより、全体として短い符号語長
で情報の伝達が可能なことが知られている。ハフマン符
号も前記の目的を果たすための符号の１つである。従
来、複数のハフマン符号がパックされているデータを復
号するためには、まず発生確率の最も高いシンボルに割
り当てられている符号語の長さ分のビット列を読み出
し、そのビット列と符号語を比較する。一致した場合に
は、その符号語に対するシンボルが復号結果となる。一
致しなかった場合には、次に発生確率の高いシンボルに
割り当てられている符号語の長さ分のビット列を読み出
して、そのビット列と符号語を比較する。以下ビット列
の読み出しと符号語の比較結果が一致するまで繰り返さ
れる。また、前記文献に記載されているように、符号語
Ｔｒｅｅから復号用のメモリ配列を作成し、ハフマン符
号を１ビットずつ取り出してアドレスを生成し、前記の
メモリ配列を読み出しながら復号を行う方法もある。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ハフマン符号復号装置では、あるシンボルよりも高い発
生確率のシンボルに対する符号語の比較動作のために、
全体として復号に必要な時間が長くなる。また、同じ符
号長の符号語が複数ある場合に、同じ符号長の符号語を
割り当てたシンボルであっても、そのシンボルよりも高
い発生確率のシンボルに対する符号語の比較動作のため
に、全体として復号に必要な時間が長くなり、それらを
解決することが困難であった。本発明は、前記従来技術
が持っていた課題として、復号時間が長いという点につ
いて解決し、複数の符号長に対応する復号動作を同時に
均一な時間で実行することにより、あるいは同じ符号長
を割り当てたシンボルの復号を均一な時間で実行するこ
とにより、全体として復号時間を短縮することができ
る、ハフマン符号復号装置を提供するものである。

【０００４】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、複数のハフマン符号がパックされて
いるデータの復号を行うハフマン符号復号装置におい
て、特定の符号長に対応する符号語の中から特定の符号
語だけを記憶する符号語記憶手段と、前記符号語記憶手
段に記憶されている符号語に対応する復号値を記憶して
いるメモリのアドレスを記憶するアドレス記憶手段と、
前記複数のハフマン符号がパックされているデータか
ら、特定のビット長のビット列を選択するビット列選択
手段と、前記符号語記憶手段に記憶されている符号語と
前記ビット列選択手段により選択されたビット列の比較
を行う比較手段とを、異なる符号長に対応して複数組備
えている。そして、前記複数組の符号語記憶手段、アド
レス記憶手段、ビット列選択手段、及び比較手段を同時
に動作させて得られる該複数の比較手段の比較結果に基
づいて符号長を決定する符号長決定手段と、前記符号長
決定手段により決定された符号長に対応する前記符号語
記憶手段に記憶されている符号語、前記符号長決定手段
により決定された符号長に対応する前記アドレス記憶手
段に記憶されているアドレス、及び前記符号長決定手段
により決定された符号長に対応する前記ビット列選択手
段で選択したビット列に基づき、メモリアドレスを生成
するアドレス生成手段とを、設けている。

【０００５】第２の発明では、複数のハフマン符号がパ
ックされているデータの復号を行うハフマン符号復号装
置において、使用するハフマン符号の中で同じ符号長の
符号語の中の最大値を該符号長をアドレスとして格納す
る最大値記憶手段と、前記使用するハフマン符号の中で
同じ符号長の符号語の各々に対応する復号値を格納して
いるメモリ上の配列のポインタを前記符号長をアドレス
として格納するポインタ記憶手段と、符号長毎に前記最
大値記憶手段と前記ポインタ記憶手段に記憶されている
値が有効か無効かを示すフラグを前記符号長をアドレス
として格納するフラグ記憶手段と、前記複数のハフマン
符号がパックされているデータから指定したビット長の
ビット列を選択するビット列選択手段と、前記ビット列
選択手段で選択した選択ビット列と該選択ビット列のビ
ット長をアドレスとして前記最大値記憶手段から読み出
した読み出し最大値とを比較して、選択ビット列＞読み
出し最大値の場合には条件不成立を示す比較出力信号
を、選択ビット列≦読み出し最大値の場合には条件成立
を示す比較出力信号を出力する最大値比較手段と、前記
選択ビット列、該選択ビット列のビット長をアドレスと
して前記ポインタ記憶手段から読み出した配列のポイン
タ、及び前記読み出し最大値に基づき、メモリアドレス
を生成するアドレス生成手段と、制御手段とを、備えて
いる。制御手段は、前記比較出力信号が条件不成立を示
す信号である場合、あるいは前記フラグ記憶手段から前
記ビット長をアドレスとして読み出した読み出しフラグ
が無効を示している場合は今までのビット長に＋１を加
算した値を新しいビット長として再び前記動作を実行す
るように制御しさらに前記アドレス生成手段が生成した
アドレスが無効であることを示し、前記比較出力信号が
条件成立を示す信号でありかつ前記読み出しフラグが有
効を示している場合は前記アドレス生成手段が生成した
メモリアドレスが有効であることを示す信号を出力する
ように制御する機能を有している。

【０００６】第３の発明では、複数のハフマン符号がパ
ックされているデータの復号を行うハフマン符号復号装
置において、使用するハフマン符号の中で同じ符号長の
符号語の中の最大値を該符号長をアドレスとして格納す
る最大値記憶手段と、前記使用するハフマン符号の中で
同じ符号長の符号語の各々に対応する復号値を格納して
いるメモリ上の配列のポインタを前記符号長をアドレス
として格納するポインタ記憶手段と、次に処理すべき符
号長を前記符号長をアドレスとして格納する次符号長記
憶手段と、前記複数のハフマン符号がパックされている
データから前記符号長をビット長としてビット列を選択
するビット列選択手段と、前記ビット列選択手段で選択
した選択ビット列と該選択ビット列のビット長をアドレ
スとして前記最大値記憶手段から読み出した最大値とを
比較して、選択ビット列＞読み出し最大値の場合には条
件不成立を示す比較出力信号を、選択ビット列≦読み出
し最大値の場合には条件成立を示す比較出力信号を出力
する最大値比較手段と、前記選択ビット列、該選択ビッ
ト列のビット長をアドレスとして前記ポインタ記憶手段
から読み出した配列のポインタ、及び前記読み出し最大
値に基づき、メモリアドレスを生成するアドレス生成手
段と、制御手段とを、備えている。制御手段は、前記比
較出力信号が条件不成立を示す信号である場合は前記選
択したビット長をアドレスとして前記次符号長記憶手段
から読み出した符号長を新しいビット長として再び前記
動作を実行しさらに前記アドレス生成手段が生成したア
ドレスが無効であることを示し、前記比較出力信号が条
件成立を示す信号である場合は前記アドレス生成手段が
生成したメモリアドレスが有効であることを示すように
制御する機能を有している。

【０００７】

【作用】第１の発明によれば、以上のようにハフマン符
号復号装置を構成したので、ビット列選択手段により、
複数のハフマン符号がパックされているデータから特定
のビット長のビット列が選択されて比較手段へ送られ
る。比較手段では、ビット列選択手段により選択された
ビット列と、符号語記憶手段に記憶されている符号語と
を比較し、その比較結果を符号長決定手段へ送る。符号
長決定手段は、複数の比較手段の比較結果に基づいて符
号長を決定し、アドレス生成手段へ送る。アドレス生成
手段は、符号長決定手段により決定された符号長に対応
するビット列選択手段で選択したビット列、符号語記憶
手段に記憶されている符号語、及びアドレス記憶手段に
記憶されているアドレスを用いてメモリアドレスを生成
する。この生成されたアドレスを用いてシンボルの格納
されているメモリをアクセスすれば、並列処理によって
高速に復号が行える。第２の発明によれば、ビット列選
択手段は複数のハフマン符号がパックされているデータ
から指定したビット長のビット列を選択し、最大値比較
手段へ送る。最大値比較手段では、ビット列選択手段で
選択した選択ビット列と、最大値記憶手段から読み出し
た読み出し最大値とを比較し、前者の選択ビット列の方
が大きい場合には条件不成立を示す比較出力信号を、前
者の選択ビット列と後者の読み出し最大値が等しいか、
あるいは前者の方が小さい場合には条件成立を示す比較
出力信号を出力し、制御手段へ送る。アドレス生成手段
では、ビット列選択手段で選択した選択ビット列、最大
値記憶手段から読出した読み出し最大値、及びポインタ
記憶手段から読み出した読み出しポインタに基づき、ア
ドレスを生成する。制御手段は、最大値比較手段から出
力された比較出力信号が条件成立を示す信号であり、か
つフラグ記憶手段から読み出された読み出しフラグが有
効を示している場合はアドレス生成手段が生成したメモ
リアドレスが有効であることを示す信号を出力する。そ
して、このメモリアドレスを用いてシンボルの格納され
ているメモリをアクセスすれば、簡単に復号が行える。

【０００８】第３の発明によれば、ビット列選択手段
は、第２の発明と同様に、複数のハフマン符号がパック
されているデータから符号長をビット長としてビット列
を選択し、最大値比較手段へ送る。最大値比較手段で
は、ビット列選択手段で選択した選択ビット列と、最大
値記憶手段から読み出した読み出し最大値とを比較し、
前者の選択ビット列の方が大きい場合には条件不成立を
示す比較出力信号を、前者の選択ビット列と後者の読み
出し最大値が等しいか、あるいは前者の方が小さい場合
には条件成立を示す比較出力信号を出力し、制御手段へ
送る。アドレス生成手段は、ビット列選択手段で選択し
た選択ビット列、最大値記憶手段から読み出した読み出
し最大値、及びポインタ記憶手段から読み出した読み出
しポインタに基づき、アドレスを生成する。制御手段で
は、最大値比較手段から出力された比較出力信号が条件
成立を示す信号であるときにはアドレス生成手段が生成
したメモリアドレスが有効であることを示す。このメモ
リアドレスに基づき、シンボルの格納されているメモリ
をアクセスすれば、簡単に復号が行える。従って、前記
課題を解決できるのである。

【０００９】

【実施例】第１の実施例図１は、本発明の第１の実施例を示すハフマン符号復号
装置の基本構成ブロック図である。このハフマン符号復
号装置は、パックドハフマン符号供給部等から供給され
るパックドハフマン符号ＰＨをそれぞれ入力する複数の
ユニット１０₁〜１０_nを有し、その各ユニット１０₁
〜１０_nの出力側には、符号長決定手段２０及びアドレ
ス生成手段３０が接続されている。各ユニット１０₁〜
１０_nは、ビット列選択手段１１、符号語記憶手段１
２、アドレス記憶手段１３、及び比較手段１４でそれぞ
れ構成されており、取り扱うハフマン符号に現れる符号
長の種類よりも１だけ小さい数のユニットが少なくとも
必要である。例えば、１ビット長から１６ビット長まで
の１６種類のハフマン符号が現れる場合は、少なくとも
１５個のユニット１０₁〜１０₁₅が必要になる。ビット
列選択手段１１は、各ユニット１０₁〜１０_nが扱う符
号長に対応するビット列をパックドハフマン符号ＰＨか
ら選択する機能を有し、その出力側に比較手段１４が接
続されている。符号語記憶手段１２は、各ユニット１０
₁〜１０_nが取り扱う符号長に等しいハフマン符号の符
号語の中から特定の１つの符号語だけを記憶する機能を
有し、その出力側に比較手段１４が接続されている。ア
ドレス記憶手段１３は、シンボル（復号データ）が格納
されている図示しない配列メモリの特定の１つのアドレ
スだけを記憶するものである。比較手段１４は、ビット
列選択手段１１と符号語記憶手段１２の出力を比較する
機能を有している。各ユニット１０₁〜１０_n内の比較
手段１４の出力側には符号長決定手段２０が接続され、
その出力側にアドレス生成手段３０が接続されている。
また、各ユニット１０₁〜１０_n内のビット列選択手段
１１、符号語記憶手段１２、及びアドレス記憶手段１３
の各出力側が、アドレス生成手段３０に接続されてい
る。符号長決定手段２０は、各ユニット１０₁〜１０_n
内の比較手段１４の出力から符号長を決定し、その決定
した符号長をアドレス生成手段３０へ与える機能を有し
ている。アドレス生成手段３０は、各ユニット１０₁〜
１０_n内のビット列選択手段１１、符号語記憶手段１
２、及びアドレス記憶手段１３の各出力と、符号長決定
手段２０の出力とに基づき、シンボルが格納されている
図示しない配列メモリのアドレスＡＤを生成する機能を
有している。

【００１０】次に、動作を説明する。パックドハフマン
符号ＰＨが各ユニット１０₁〜１０_n内のビット列選択
手段１１に入力されると、各ビット列選択手段１１で
は、各ユニット１０₁〜１０_nが扱う符号長に対応する
ビット列をパックドハフマン符号ＰＨの上位側から選択
して比較手段１４へ出力する。比較手段１４は、ビット
列選択手段１１で選択されたビット列と、符号語記憶手
段１２に記憶されている符号語との大小の比較を行い、
その比較結果を符号長決定手段２０へ出力する。符号長
決定手段２０は、各ユニット１０₁〜１０_n内の比較手
段１４から出力された比較結果に基づき、パックドハフ
マン符号ＰＨの上位側に位置する符号語の符号長を決定
し、その決定結果をアドレス生成手段３０へ送る。アド
レス生成手段３０は、各ユニット１０₁〜１０_n内のビ
ット列選択手段１１、符号語記憶手段１２、及びアドレ
ス記憶手段１３の出力と、符号長決定手段２０で決定さ
れた符号長とに基づき、シンボルが格納されている図示
しない配列メモリのアドレスＡＤを生成し、出力する。
このアドレスＡＤに基づき、図示しない配列メモリに格
納されているシンボルが読み出される。本実施例では、
ハフマン符号の復号において、シンボルの出現確率や符
号語の符号長に関係なく、均一な時間で、シンボルの格
納されている配列メモリをアクセスして復号することが
でき、全体として復号時間を短縮することができる。特
に、各ユニット１０₁〜１０_nで並列処理できるので、
復号処理を高速化できる。

【００１１】第２の実施例図２は、本発明の第２の実施例を示すもので、図１のハ
フマン符号復号装置においてハフマン符号の符号長が２
ビットから９ビットまでに対応できる構成のハフマン符
号復号装置の構成ブロック図である。このハフマン符号
復号装置は、パックドハフマン符号供給部１を有し、そ
の出力側が、図１のビット列選択手段１１の機能を有す
る分割配線を介して、複数のユニット１０₂〜１０₉の
入力側に接続されている。これらのユニット１０₂〜１
０₉の出力側には、比較結果デコード回路２１で構成さ
れる符号長決定手段２０と、アドレス生成手段３０とが
接続されている。アドレス生成手段３０は、ビット列選
択回路３１、符号語選択回路３２、ベースアドレス選択
回路３３、及び減算器３４，３５で構成されている。パ
ックドハフマン符号供給部１は、複数のハフマン符号を
上位側からパックした９ビット長のパックドハフマン符
号ＰＨ［８：０］を生成し出力する機能を有すると共
に、比較結果デコード回路２１から供給される符号長を
受け取り、その符号長分のデータを上位側から削除して
新たに９ビット長のパックドハフマン符号を生成し、再
び各ユニット１０₂〜１０₉へ出力する機能を有してい
る。ユニット１０₂〜１０₉は、それぞれのユニット番
号が示すビット長のデータを処理するように構成されて
おり、パックドハフマン符号供給部１の出力ＰＨ［８：
０］の上位側から適応するビット長分だけのデータを符
号長決定手段２０及びアドレス生成手段３０へ供給する
機能を有している。例えば、ユニット１０₂はＰＨ
［８：７］の２ビット長のデータ、ユニット１０₃はＰ
Ｈ［８：６］の３ビット長のデータ、ユニット１０₉は
ＰＨ［８：０］の９ビット長のデータを供給する機能を
有している。

【００１２】比較結果デコード回路２１は、各ユニット
１０₂〜１０₉から送られてくる比較結果に基づき、パ
ックドハフマン符号供給部１が出力したデータの最上位
側にパックされている符号語の符号長を決定し、その決
定結果をパックドハフマン符号供給部１と、ビット列選
択回路３１、符号語選択回路３２、及びベースアドレス
選択回路３３とに、供給する回路である。ビット列選択
回路３１は、比較結果デコード回路２１で決定した符号
長と同じ番号のユニットから出力されたビット列を選択
して減算器３４に出力する回路である。符号語選択回路
３２は、比較結果デコード回路２１で決定した符号長と
同じ番号のユニットから出力された最大符号語を選択し
て減算器３４に供給する回路である。ベースアドレス選
択回路３３は、比較結果デコード回路２１で決定した符
号長と同じ番号のユニットから出力されたベースアドレ
スを選択して減算器３５へ出力する機能を有している。
減算器３４は、符号語選択回路３２の出力からビット列
選択回路３１の出力を減算してその減算結果を減算器３
５へ供給する回路である。さらに、減算器３５は、ベー
スアドレス選択回路３３の出力から減算器３４の出力を
減算し、その減算結果を、シンボルを記憶している図示
しない配列メモリをアクセスするアドレスＡＤとして出
力する機能を有している。

【００１３】図３は、図２に示す各ユニット１０₂〜１
０₉の構成ブロック図である。各ユニット１０₂〜１０
₉は、図１の符号語記憶手段１２を構成する最大符号語
レジスタ１２ａと、アドレス記憶手段１３を構成するベ
ースアドレスレジスタ１３ａと、比較手段１４を構成す
る比較器１４ａとを、備えている。図２のパックドハフ
マン符号供給部１から入力したデータは、比較器１４ａ
と図２のビット列選択回路３１に供給される。最大符号
語レジスタ１２ａは、使用するハフマン符号でそのユニ
ット番号に等しい符号長を持つ符号語の最大値を記憶し
ており、その出力を比較器１４ａと図２の符号語選択回
路３２へ供給する機能を有している。ベースアドレスレ
ジスタ１３ａは、使用するハフマン符号でそのユニット
番号に等しい符号長を持つ符号語の最大値に対応するシ
ンボルを記憶している図示しない配列メモリのアドレス
を記憶しており、その出力を図２のベースアドレス選択
回路３３へ供給する機能を有している。比較器１４ａ
は、最大符号語レジスタ１２ａから供給されたデータ
と、図２のパックドハフマン符号供給部１から供給され
たデータとの比較を行い、最大符号語レジスタ１２ａか
ら供給されたデータの方がパックドハフマン符号供給部
１から供給されたデータより大きいか、あるいは両方の
データが等しいときには１を、それ以外のときには０を
比較結果として図２の比較結果デコード回路２１へ供給
する回路である。

【００１４】次に、図４〜図８を参照しつつ、図２及び
図３のレジスタ類に記憶すべき値等を説明する。図４
は、図２で使用するハフマン符号表であり、このハフマ
ン符号はシンボル（復号データ）の発生確率順に並べら
れている。符号語『００』はシンボルの『０』に対応
し、その符号長は２である。符号語『０１０』、『０１
１』、『１００』、『１０１』、『１１０』はそれぞれ
シンボルの『１』、『８』、『７』、『９』、『６』に
対応し、その符号長は３である。符号語『１１１０』は
シンボルの『４』に対応し、その符号長は４である。以
下、『１１１１０』から『１１１１１１１１０』までの
符号についても、同様のことを示している。図５は、図
２及び図３に示す各ユニット１０₂〜１０₉内の最大符
号語レジスタ１２ａに記憶すべき値を示している。この
記憶すべき値は、図４のハフマン符号表から生成するこ
とができる。図４のハフマン符号表から、符号長２の符
号語は『００』しかないので、この符号語を符号なしの
２進数表現と考えて『０』をユニット１０₂の最大符号
語レジスタ１２ａに記憶する。符号長３の符号語は、
『０１０』、『０１１』、『１００』、『１０１』、
『１１０』の５つがあるので、これらを符号なしの２進
数表現と考えて比較し、最大値である『６』をユニット
１０₃の最大符号語レジスタ１２ａに記憶する。符号長
４の符号語は『１１１０』しかないので、この符号語を
符号なし２進数表現と考えて『１４』をユニット１０₄
の最大符号語レジスタ１２ａ記憶する。以下、『１１１
１０』から『１１１１１１１１０』までの符号語につい
ても、同様のことを示している。

【００１５】図６は、図２及び図３の各ユニット１０₂
〜１０₉内のベースアドレスレジスタ１３ａに記憶すべ
き値を示している。この記憶すべき値は、図４のハフマ
ン符号表とシンボルをその発生確率順に記憶した図７の
配列メモリのアドレスから生成することができる。図４
のハフマン符号表から、符号長が２の符号語の最大値で
ある『００』に対応するシンボル『０』が記憶されてい
る図７の配列メモリのアドレスは『０』なので、ユニッ
ト１０₂のベースアドレスレジスタ１３ａには『０』を
記憶する。符号長が３の符号語の最大値である『１１
０』に対応するシンボル『６』が記憶されている配列メ
モリのアドレスは、図７から『５』なので、ユニット１
０₃のベースアドレスレジスタ１３ａには『５』を記憶
する。符号長４の符号語の最大値である『１１１０』に
対応するシンボル『４』が記憶されている配列メモリの
アドレスは、図７から『６』なので、ユニット１０₄の
ベースアドレスレジスタ１３ａには『６』を記憶する。
以下、ユニット１０₅からユニット１０₉までのベース
アドレスレジスタ１３ａに記憶する値も同様のことを示
している。

【００１６】図７は、前述したようにこの本実施例のシ
ンボルを記憶している配列メモリのアドレスの内容を示
している。これは図４のハフマン符号表に基づき生成す
ることができる。この配列メモリには、図４に示すハフ
マン符号表のシンボルをアドレス『０』から順番に記憶
している。図８は、図２に示す比較結果デコード回路２
１の入力データと出力データを示す論理表である。比較
結果デコード回路入力は、左から順番にユニット１
０₂、ユニット１０₃、…、ユニット１０₉から出力さ
れる比較結果を示している。比較結果デコード回路２１
は、この論理表を満たすように動作する。図９及び図１
０は、図２及び図３に示すハフマン符号復号装置の動作
説明図であり、これらの図２、図９、図１０を参照しつ
つ、本実施例の動作を説明する。まず、図２において、
パックドハフマン符号供給部１からパックドハフマン符
号ＰＨ［８：０］＝『１０１１１１０００』が出力され
る。ユニット１０₂ではパックドハフマン符号の上位２
ビットＰＨ［８：７］＝『１０』を入力し、ユニット１
０₃ではパックドハフマン符号の上位３ビットＰＨ
［８：６］＝『１０１』を入力し、ユニット１０₄では
パックドハフマン符号の上位４ビットＰＨ［８：５］＝
『１０１１』を入力し、以下同様にユニット１０₅から
ユニット１０₉にデータを入力する。各ユニット１０₂
〜１０₉では、パックドハフマン符号供給部１から入力
されたデータと、最大符号語レジスタ１２ａに記憶され
ているデータとを、比較器１４ａで比較し、その比較結
果を比較結果デコード回路２１に供給する。この場合
は、ユニット１０₂の比較結果が０で、他のユニット１
０₃〜１０₉の比較結果が１となる。

【００１７】比較結果デコード回路２１は、入力された
データ『０１１１１１１１』をデコードして『３』を出
力する。ビット列選択回路３１は、比較結果デコード回
路２１の出力『３』を受け取り、ユニット１０₃から入
力されたビット列『１０１』つまり『５』を選択して減
算器３４に出力する。符号語選択回路３２は、比較結果
デコード回路２１の出力『３』を受け取り、ユニット１
０₃から入力された符号語『６』を選択して減算器３４
に出力する。ベースアドレス選択回路３３は、比較結果
デコード回路２１の出力『３』を受け取り、ユニット１
０₃から入力されたベースアドレス『５』を選択して減
算器３５に出力する。減算器３４の演算Ｂ−Ａにより、
『１』が出力されて減算器３５に供給される。減算器３
５の演算Ｂ−Ａにより、『４』が、シンボルが記憶され
ている配列メモリをアクセスするアドレスＡＤとして出
力される。このアドレスＡＤで配列メモリをアクセスし
てシンボル『９』を得る。また、比較結果デコード回路
２１の出力『３』がパックドハフマン符号供給部１に供
給され、パックドハフマン符号『１０１１１１０００』
の上位３ビットを削除して新たなパックドハフマン符号
『１１１０００…』が生成される。これにより、図９に
示す状態になる。図９において、パックドハフマン符号
供給部１からパックドハフマン符号ＰＨ［８：０］＝
『１１１０００…』が出力される。ユニット１０₂では
パックドハフマン符号の上位２ビットＰＨ［８：７］＝
『１１』を入力し、ユニット１０₃ではパックドハフマ
ン符号の上位３ビット［８：６］＝『１１１』を入力
し、ユニット１０₄ではパックドハフマン符号の上位４
ビットＰＨ［８：５］＝『１１１０』を入力し、以下同
様にユニット１０₅からユニット１０₉にデータを入力
する。各ユニット１０₂〜１０₉では、パックドハフマ
ン符号供給部１から入力されたデータと、最大符号語レ
ジスタ１２ａに記憶されているデータとを、比較器１４
ａで比較し、その比較結果を比較結果デコード回路２１
に供給する。この場合は、ユニット１０₂と１０₃の比
較結果が０で他のユニット１０₄〜１０₉の比較結果が
全て１となる。比較結果デコード回路２１は、入力され
たデータ『００１１１１１１』をデコードして『４』を
出力する。ビット列選択回路３１は、比較結果デコード
回路２１の出力『４』を受け取り、ユニット１０₄から
入力されたビット列『１１１０』つまり『１４』を選択
して減算器３４に出力する。符号語選択回路３２は、比
較結果デコード回路２１の出力『４』を受け取り、ユニ
ット１０₄から入力された符号語『１４』を選択して減
算器３４に出力する。ベースアドレス選択回路３３は、
比較結果デコード回路２１の出力『４』を受け取り、ユ
ニット１０₄から入力されたベースアドレス『６』を選
択して減算器３５に出力する。減算器３４の演算Ｂ−Ａ
により、『０』を出力し、減算器３５に供給する。減算
器３５の演算Ｂ−Ａにより、『６』が、シンボルが記憶
されている配列メモリをアクセスするアドレスＡＤとし
て出力される。このアドレスＡＤで配列メモリをアクセ
スしてシンボル『４』を得る。また、比較結果デコード
回路２１の出力『４』がパックドハフマン符号供給部１
に供給され、パックドハフマン符号『１１１０００…』
の上位４ビットを削除して新たなパックドハフマン符号
『００…』が生成される。これにより、図１０に示す状
態になる。

【００１８】図１０において、パックドハフマン符号供
給部１からパックドハフマン符号ＰＨ［８：０］＝『０
０…』が出力される。ユニット１０₂ではパックドハフ
マン符号の上位２ビットＰＨ［８：７］＝『００』を入
力し、ユニット１０₃ではパックドハフマン符号の上位
３ビットＰＨ［８：６］＝『００…』を入力し、以下同
様にユニット１０₅からユニット１０₉にデータを入力
する。各ユニット１０₂〜１０₉では、パックドハフマ
ン符号供給部１から入力されたデータと、最大符号語レ
ジスタ１２ａに記憶されているデータとを、比較器１４
ａで比較し、その比較結果を比較結果デコード回路２１
に供給する。この場合は、全てのユニット１０₂〜１０
₉の比較結果が１となる。比較結果デコード回路２１
は、入力された『１１１１１１１１』をデコードして
『２』を出力する。ビット列選択回路３１は、比較結果
デコード回路２１の出力『２』を受け取り、ユニット１
０₂から入力されたビット列『００』つまり『０』を選
択して減算器３４に出力する。符号語選択回路３２は、
比較結果デコード回路２１の出力『２』を受け取り、ユ
ニット１０₂から入力された符号語『０』を選択して減
算器３４に出力する。ベースアドレス選択回路３３は、
比較結果デコード回路２１の出力『２』を受け取り、ユ
ニット１０₂から入力されたベースアドレス『０』を選
択して減算器３５に出力する。減算器３４の演算Ｂ−Ａ
により、『０』を出力し、減算器３５に供給する。減算
器３５の演算Ｂ−Ａにより、『０』が、シンボルが記憶
されている配列メモリをアクセスするアドレスＡＤとし
て出力される。このアドレスＡＤで配列メモリをアクセ
スしてシンボル『０』を得る。また、比較結果デコード
回路２１の出力『２』がパックドハフマン符号供給部１
に供給され、パックドハフマン符号『００…』の上位２
ビットを削除して新たなパックドハフマン符号が生成さ
れる。

【００１９】以下同様に動作してパックドハフマン符号
の復号が行われる。従って、第１の実施例と同様の効果
が得られる。

【００２０】第３の実施例図１１は、本発明の第３の実施例を示すもので、図１に
おいてハフマン符号の符号長が２ビットから９ビットま
でに対応できるハフマン符号復号装置の構成ブロック図
であり、第２の実施例を示す図２中の要素と共通の要素
には共通の符号が付されている。このハフマン符号復号
装置は、図２と同様のパックドハフマン符号供給部１、
及び比較結果デコード回路２１からなる符号長決定手段
２０を有する他に、図２とは異なる構成のユニット１０
₂〜１０₉、及びアドレス生成手段３０を備えている。
アドレス生成手段３０は、オフセット選択回路３６、ベ
ースアドレス選択回路３７、及び減算器３８より構成さ
れている。パックドハフマン符号供給部１は、複数のハ
フマン符号を上位側からパックした９ビット長のパック
ドハフマン符号ＰＨ［８：０］を生成し、それを各ユニ
ット１０₂〜１０₉へ出力すると共に、比較結果デコー
ド回路２１から供給される符号長を受け取り、その符号
長分のデータを上位側から削除して新たに９ビット長の
パックドハフマン符号を生成し、再びユニット１０₂〜
１０₉へ出力する機能を有している。複数のユニット１
０₂〜１０₉は、それぞれのユニット番号が示すビット
長のデータを処理するように構成されており、パックド
ハフマン符号供給部１の出力ＰＨ［８：０］の上位側か
ら、適応するビット長分だけのデータを符号長決定手段
２０及びアドレス生成手段３０へ供給する機能を有して
いる。例えば、ユニット１０₂はＨＰ［８：７］の２ビ
ット長のデータ、ユニット１０₃はＨＰ［８：６］の３
ビット長のデータ、ユニット１０₉はＨＰ［８：０］の
９ビット長のデータを供給する。比較結果デコード回路
２１は、各ユニット１０₂〜１０₉から送られてくる比
較結果に基づき、パックドハフマン符号供給部１から出
力されたデータの最上位側にパックされている符号語の
符号長を決定し、パックドハフマン符号供給部１、オフ
セット選択回路３６、及びベースアドレス選択回路３７
に供給する回路である。オフセット選択回路３６は、比
較結果デコード回路２１で決定された符号長と同じ番号
のユニットから出力されるオフセットを選択し、それを
減算器３８へ供給する回路である。ベースアドレス選択
回路３７は、比較結果デコード回路２１で決定された符
号長と同じ番号のユニットから出力されるベースアドレ
スを選択し、それを減算器３８へ出力する回路である。
減算器３８は、ベースアドレス選択回路３７の出力か
ら、オフセット選択回路３６の出力を減算し、その減算
結果を、シンボルを記憶している図示しない配列メモリ
をアクセスするアドレスＡＤとして出力する機能を有し
ている。

【００２１】図１２は、図１１に示す各ユニット１０₂
〜１０₉の構成ブロック図である。図１１のパックドハ
フマン符号供給部１から入力されたデータは、減算比較
器１４ｂに供給される。最大符号語レジスタ１２ａは、
使用するハフマン符号でそのユニット番号に等しい符号
長を持つ符号語の最大値を記憶しており、その出力を減
算比較器１４ｂへ供給する機能を有している。ベースア
ドレスレジスタ１３ａは、使用するハフマン符号でその
ユニット番号に等しい符号長を持つ符号語の最大値に対
応するシンボルを記憶している図示しない配列メモリの
アドレスを記憶しており、その出力を図１１のベースア
ドレス選択回路３７へ供給する機能を有している。減算
比較器１４ｂは、最大符号語レジスタ１２ａから供給さ
れたデータから、図１１のパックドハフマン符号供給部
１から供給されたデータを減算して比較を行い、最大符
号語レジスタ１２ａから供給されたデータの方が、パッ
クドハフマン符号供給部１から供給されたデータより大
きいか、あるいは両方のデータが等しいときには１を、
それ以外のときは０を、比較結果として図１１の比較結
果デコード回路２１へ供給し、さらに減算結果をオフセ
ット選択回路３６へ供給する機能を有している。

【００２２】本実施例のレジスタ類に記憶すべき値は、
図４〜図７に示した値と同じものである。また、比較結
果デコード回路２１の入力データと出力データを示す論
理表は、図８と同一であり、該比較結果デコード回路２
１はこの論理表を満たすように動作する。図１３及び図
１４は、図１１及び図１２に示すハフマン符号復号装置
の動作説明図であり、これらの図１１、図１３及び図１
４を参照しつつ、本実施例の動作を説明する。まず図１
１において、パックドハフマン符号供給部１からパック
ドハフマン符号ＰＨ［８：０］＝『１０１１１１００
０』が出力される。ユニット１０₂ではパックドハフマ
ン符号の上位２ビットＰＨ［８：７］＝『１０』を入力
し、ユニット１０₃ではパックドハフマン符号の上位３
ビットＰＨ［８：６］＝『１０１』を入力し、ユニット
１０₄ではパックドハフマン符号の上位４ビットＰＨ
［８：５］＝『１０１１』を入力し、以下同様にユニッ
ト１０₅からユニット１０₉にデータを入力する。各ユ
ニット１０₂〜１０₉では、パックドハフマン符号供給
部１から入力されたデータと、最大符号語レジスタ１２
ａに記憶されているデータとを、減算比較器１４ｂで減
算を実行して比較を行い、その比較結果を比較結果デコ
ード回路２１へ供給し、さらに該減算結果をオフセット
選択回路３６へ供給する。この場合は、ユニット１０₂
の比較結果が０で、他のユニット１０₃〜１０₉の比較
結果が全て１となる。

【００２３】比較結果デコード回路２１は、入力された
データ『０１１１１１１１』をデコードして『３』を出
力する。オフセット選択回路３６は、比較結果デコード
回路２１の出力『３』を受け取り、ユニット１０₃から
入力された減算結果『１』を選択して減算器３８へ出力
する。ベースアドレス選択回路３７は、比較結果デコー
ド回路２１の出力『３』を受け取り、ユニット１０₃か
ら入力されたベースアドレスレ『５』を選択して減算器
３８へ出力する。減算器３８の演算Ｂ−Ａにより、
『４』が、シンボルが記憶されている図示しない配列メ
モリをアクセスするアドレスＡＤとして出力される。こ
のアドレスＡＤで配列メモリをアクセスしてシンボル
『９』を得る。また、比較結果デコード回路２１の出力
『３』がパックドハフマン符号供給部１に供給され、パ
ックドハフマン符号『１０１１１１０００』の上位３ビ
ットを削除して新たなパックドハフマン符号『１１１０
００…』が生成される。これにより、図１３に示す状態
になる。図１３において、パックドハフマン符号供給部
１からパックドハフマン符号ＰＨ［８：０］＝『１１１
０００…』が出力される。ユニット１０₂ではパックド
ハフマン符号の上位２ビットＰＨ［８：７］＝『１１』
を入力し、ユニット１０₃ではパックドハフマン符号の
上位３ビットＰＨ［８：６］＝『１１１』を入力し、ユ
ニット１０₄ではパックドハフマン符号の上位４ビット
ＰＨ［８：５］＝『１１１０』を入力し、以下同様にユ
ニット１０₅からユニット１０₉にデータを入力する。
各ユニット１０₂〜１０₉では、パックドハフマン符号
供給部１から入力されたデータと、最大符号語レジスタ
１２ａに記憶されているデータとを、減算比較器１４ｂ
で減算を実行して比較を行い、その結果を比較結果デコ
ード回路２１へ供給し、さらに該減算結果をオフセット
選択回路３６へ供給する。この場合は、ユニット１０₂
と１０₃の比較結果が０で、他のユニット１０₄〜１０
₉の比較結果が全て１となる。

【００２４】比較結果デコード回路２１は、入力された
データ『００１１１１１１』をデコードして『４』を出
力する。オフセット選択回路３６は、比較結果デコード
回路２１の出力『４』を受け取り、ユニット１０₄から
入力された減算結果『０』を選択して減算器３８へ出力
する。ベースアドレス選択回路３７は、比較結果デコー
ド回路２１の出力『４』を受け取り、ユニット１０₄か
ら入力されたベースアドレス『６』を選択して減算器３
８に出力する。減算器３８の演算Ｂ−Ａにより、『６』
が、シンボルが記憶されている図示しない配列メモリを
アクセスするアドレスＡＤとして出力される。このアド
レスＡＤで配列メモリをアクセスしてシンボル『４』を
得る。また、比較結果デコード回路２１の出力『４』が
パックドハフマン符号供給部１に供給され、パックドハ
フマン符号『１１１０００…』の上位４ビットを削除し
て新たなパックドハフマン符号『００…』が生成され
る。これにより、図１４に示す状態になる。

【００２５】図１４において、パックドハフマン符号供
給部１からパックドハフマン符ＰＨ［８：０］＝『００
…』が出力される。ユニット１０₂ではパックドハフマ
ン符号の上位２ビットＰＨ［８：７］＝『００』を入力
し、ユニット１０₃ではパックドハフマン符号の上位３
ビットＰＨ［８：６］＝『００…』を入力し、以下同様
にユニット１０₅からユニット１０₉にデータを入力す
る。各ユニット１０₂〜１０₉では、パックドハフマン
符号供給部１から入力されたデータと、最大符号語レジ
スタ１２ａに記憶されているデータとを、減算比較器１
４ｂで減算を実行して比較を行い、その比較結果を比較
結果デコード回路２１へ供給し、さらに該減算結果をオ
フセット選択回路３６へ供給する。この場合は、全ての
ユニット１０₂〜１０₉の比較結果が１となる。比較結
果デコード回路２１は、入力されたデータ『１１１１１
１１１』をデコードして『２』を出力する。オフセット
選択回路３６は、比較結果デコード回路２１の出力
『２』を受け取り、ユニット１０₂から入力された減算
結果『０』を選択して減算器３８へ出力する。ベースア
ドレス選択回路３７は、比較結果デコード回路２１の出
力『２』を受け取り、ユニット１０₂から入力されたベ
ースアドレス『０』を選択して減算器３８に出力する。
減算器３８の演算Ｂ−Ａにより、『０』が、シンボルが
記憶されている図示しない配列メモリをアクセスするア
ドレスＡＤとして出力される。このアドレスＡＤで配列
メモリをアクセスしてシンボル『０』を得る。また、比
較結果デコード回路２１の出力『２』がパックドハフマ
ン符号供給部１に供給され、パックドハフマン符号『０
０…』の上位２ビットを削除して新たなパックドハフマ
ン符号が生成される。以下同様に動作してパックドハフ
マン符号の復号が行われる。従って、第１の実施例と同
様の効果が得られる。

【００２６】第４の実施例図１５は、本発明の第４の実施例を示すハフマン符号復
号装置の基本構成ブロック図である。このハフマン符号
復号装置は、選択ビット列Ｓ１１０を出力するビット列
選択手段１１０、読み出し最大値Ｓ１２０を出力する最
大値記憶手段１２０、読み出しポインタＳ１３０を出力
するポインタ記憶手段１３０、及び読み出しフラグＳ１
４０を出力するフラグ記憶手段１４０を備えている。ビ
ット列選択手段１１０及び最大値記憶手段１２０の出力
側には、比較出力信号Ｓ１５０を出力する最大値比較手
段１５０が接続されている。さらに、ビット列選択手段
１１０、最大値記憶手段１２０、及びポインタ記憶手段
１３０の出力側には、メモリアドレスＳ１６０を出力す
るアドレス生成手段１６０が接続されている。最大値比
較手段１５０及びフラグ記憶手段１４０の出力側には、
制御手段１７０が接続され、その出力側にビット列選択
手段１１０が接続されると共に、該制御手段１７０及び
アドレス生成手段１６０の出力側にデータ処理部１８０
が接続されている。制御手段１７０は、符号長を示す値
をビット列選択手段１１０、最大値記憶手段１２０、ポ
インタ記憶手段１３０、及びフラグ記憶手段１４０に供
給してそれらの動作を制御すると共に、データ処理部１
８０を制御する機能を有している。データ処理部１８０
は、制御手段１７０で制御され、アドレス生成手段１６
０から出力されるメモリアドレスＳ１６０を用いて図示
しない配列メモリをアクセスし、シンボルを読み出す機
能を有している。

【００２７】次に、動作を説明する。最大値記憶手段１
２０には、符号長をアドレスとし、その同じ符号長の符
号語の中の最大値を記憶している。ポインタ記憶手段１
３０は、符号長をアドレスとし、その同じ符号長の符号
語にそれぞれに対応するシンボルを符号語の示す値の順
番に格納した図示しない配列メモリへのポインタを記憶
している。また、フラグ記憶手段１４０は、符号長をア
ドレスとし、その同じアドレスの最大値記憶手段１２０
とポインタ記憶手段１３０に値を記憶した場合には有効
を示す値を、それ以外の場合には無効を示す値を記憶し
ている。まず、制御手段１７０から符号長を示す値が出
力され、それがビット列選択手段１１０、最大値記憶手
段１２０、ポインタ記憶手段１３０、及びフラグ記憶手
段１４０へ送られる。この送出された符号長を示す値に
対応する動作が、各手段１１０，１２０，１３０，１４
０で次のようにして実行される。即ち、ビット列選択手
段１１０は、制御手段１７０から送られてくる値に等し
い長さのビット列をハフマン符号列から取り出し、選択
ビット列Ｓ１１０として最大値比較手段１５０へ出力す
る。最大値記憶手段１２０では、制御手段１７０から送
られてくる値をアドレスとして受け取り、そのアドレス
に対応する記憶内容を、読み出し最大値Ｓ１２０として
最大値比較手段１５０及びアドレス生成手段１６０へ出
力する。ポインタ記憶手段１３０では、制御手段１７０
から送られてくる値をアドレスとして受け取り、そのア
ドレスに対応する記憶内容を読み出しポインタＳ１３０
としてアドレス生成手段１６０へ出力する。さらに、フ
ラグ記憶手段１４０では、制御手段１７０から送られて
くる値をアドレスとして受け取り、そのアドレスに対応
する記憶内容を読み出しフラグＳ１４０として制御手段
１７０へ出力する。最大値比較手段１５０は、選択ビッ
ト列Ｓ１１０と読み出し最大値Ｓ１７０とを比較し、選
択ビット列Ｓ１１０の方が大きいときには条件不成立を
示す比較出力信号Ｓ１５０を送出し、それ以外のときに
は条件成立を示す比較出力信号Ｓ１５０を送出し、それ
らの比較出力信号Ｓ１５０を制御手段１７０へ送る。ア
ドレス生成手段１６０は、読み出し最大値Ｓ１２０、選
択ビット列Ｓ１１０、及び読み出しフラグＳ１４０に基
づき、所定の演算を行い、その演算結果をメモリアドレ
スＳ１６０としてデータ処理部１８０へ出力する。制御
手段１７０では、最大値比較手段１５０からの比較出力
信号Ｓ１５０と、フラグ記憶手段１４０からの読み出し
フラグＳ１４０とを受け取り、該比較出力信号Ｓ１５０
が条件不成立を示しているか、または読み出しフラグＳ
１４０が無効を示す値であったときには、前に送出した
符号長を示す値に＋１を加算した値を新たな値として、
ビット列選択手段１１０、最大値記憶手段１２０、ポイ
ンタ記憶手段１３０、及びフラグ記憶手段１４０へ供給
し、それらの各手段の動作を制御する。そして、この制
御手段１７０では、比較出力信号Ｓ１５０が条件成立を
示し、かつ読み出しフラグＳ１４０が有効を示す値であ
ったときには、データ処理部１８０を活性化する。デー
タ処理部１８０は、アドレス生成手段１６０からのメモ
リアドレスＳ１５０を用いて、図示しない配列メモリを
アクセスし、シンボルを読み出す。本実施例では、ハフ
マン符号の復号においてｎビット長の符号語に割り当て
られたシンボルへの復号のために、最大値比較手段１５
０におけるｎ回の比較動作と、アドレス生成手段１６０
における１回のメモリアドレス生成とを行うことによ
り、シンボルの格納されている配列メモリをデータ処理
部１８０でアクセスして復号ができるので、全体として
復号時間を短縮することができる。

【００２８】第５の実施例図１６は、本発明の第５の実施例を示すもので、図１５
においてハフマン符号の符号長が最大で１６ビットの場
合まで対応できるハフマン符号復号装置の構成ブロック
図であり、第４の実施例を示す図１５中の要素と共通の
要素には共通の符号が付されている。このハフマン符号
復号装置では、図２のパックドハフマン符号供給部１と
同様のパックドハフマン符号供給部１００を有し、その
出力側にビット列選択手段１１０が接続されている。パ
ックドハフマン符号供給部１００は、複数のハフマン符
号を上位側からパックしてビット列選択手段１１０へ供
給すると共に、制御手段１７０から送られてきた選択符
号長の値に等しいビット長のデータを上位側から削除し
て新たなパックドハフマン符号データをビット列選択手
段１１０へ供給する機能を有している。ビット列選択手
段１１０は、パックドハフマン符号供給部１００からの
パックドハフマン符号データの上位から、制御手段１７
０からの選択符号長の値に等しいビット長のデータを選
択して選択ビット列Ｓ１１０として出力するビット列選
択回路１１１で構成されている。最大値記憶手段１２０
は、使用するハフマン符号で同じ符号長を持つ符号語の
最大値をその符号長をアドレスとして記憶する最大値レ
ジスタ１２１で構成されている。この最大値レジスタ１
２１では、同じ符号長を持つ符号語が１つしかない場合
はその符号語の値を記憶し、使用されていない符号長に
対応するレジスタには任意値を記憶している。さらに、
この最大値レジスタ１２１は、制御手段１７０から送ら
れてきた選択符号長の値をアドレスとしてレジスタをア
クセスし、該レジスタの内容を読み出し最大値Ｓ１２０
として出力する機能を有している。ポインタ記憶手段１
３０は、使用するハフマン符号で同じ符号長を持つ符号
語の最大値に対応するシンボルを記憶している図示しな
い配列メモリのアドレスをその符号長をアドレスとして
記憶するポインタレジスタ１３１で構成されている。配
列メモリには、出現確率の高い順番にシンボルが記憶さ
れている。さらに、ポインタレジスタ１３１は、制御手
段１７０から送られてきた選択符号長の値をアドレスと
してレジスタをアクセスし、該レジスタの内容を読み出
しポインタＳ１３０として出力する機能を有している。

【００２９】フラグ記憶手段１４０は、使用するハフマ
ン符号で、ある符号長に対応する符号語が存在する場合
にはその符号長をアドレスとして『１』を記憶し、対応
する符号語が存在しない場合にはその符号長をアドレス
として『０』を記憶するフラグビット１４１で構成され
ている。ビット列選択回路１１１及び最大値レジスタ１
２１の出力側に接続された最大値比較手段１５０は、選
択ビット列Ｓ１１０が示す値と読み出し最大値Ｓ１２０
が示す値とを比較し、選択ビット列Ｓ１１０が示す値の
方が大きいときには『０』を、また選択ビット列Ｓ１１
０が示す値と読みだし最大値Ｓ１２が示す値とが等しい
か、あるいは読み出し最大値Ｓ１２０を示す値の方が大
きいときには『１』を比較出力信号Ｓ１５０として出力
する最大値比較回路１１５で構成されている。ビット列
選択回路１１１、最大値レジスタ１２１、及びポインタ
レジスタ１３１の出力側に接続されたアドレス生成手段
１６０は、読み出し最大値Ｓ１２０が示す値から選択ビ
ット列Ｓ１１０が示す値を差し引く減算器１６１と、該
減算器１６１の減算値を読み出しポインタＳ１３０の示
す値から差し引いてメモリアドレスＳ１６０として出力
する減算器１６２とを、備えたメモリアドレス生成回路
より構成されている。最大値比較回路１５１及びフラグ
ビット１４１の出力側に接続された制御手段１７０は、
パックドハフマン符号供給部１００に対してパックドハ
フマン符号データをビット列選択回路１１１へ供給する
ように制御すると同時に、ビット列選択回路１１１、最
大値レジスタ１２１、ポインタレジスタ１３１、及びフ
ラグビット１４１に対して選択符号長の初期値を供給す
る制御回路１７１で構成されている。制御回路１７１
は、供給した選択符号長の初期値に対応して最大値比較
回路１５１から出力された比較出力信号Ｓ１５１と、フ
ラグビット１４１から読み出された読み出しフラグＳ１
４０とを受け取り、読み出しフラグＳ１４０の値が
『０』のときはビット列選択回路１１１、最大値レジス
タ１２１、ポインタレジスタ１３１、及びフラグビット
１４１に対して前記供給した選択符号長の値に＋１を加
えた値を新たな選択符号長として供給し、前記動作を繰
り返し制御する。また、この制御回路１７１では、読み
出しフラグＳ１４０の値が『１』でかつ比較出力信号Ｓ
１５０の値が『１』のときは、アドレス生成手段１６０
が生成したメモリアドレスＳ１６０を使って図示しない
配列メモリをアクセスし、シンボルを読み出すようにデ
ータ処理部１８０を制御し、さらに、パックドハフマン
符号供給部１００に選択符号長の値を供給し、その後、
選択符号長を初期化して前記動作を繰り返し制御するよ
うに働く。

【００３０】次に、図４、図７、及び図１７〜図１９を
参照しつつ、本実施例のレジスタ類に記憶すべき値を説
明する。本実施例で使用するハフマン符号表は、図４に
示すように、シンボルの発生確率順に並べられている。
図１７は、図１６の最大値レジスタ１２１に記憶すべき
値を示している。この値は、図４のハフマン符号表から
生成することができる。図４のハフマン符号表から、符
号長１の符号語が存在しないので、アドレス１に対応す
るレジスタには任意値を記憶すれば良い。符号長２の符
号語は『００』だけなので、これを符号なしの２進数表
現と考えて、『０』をアドレス２に対応するレジスタに
記憶する。符号長３の符号語は『０１０』、『０１
１』、『１００』、『１０１』、『１１０』の５つがあ
るので、これらを符号なしの２進数表現と考えて比較
し、最大値である『６』をアドレス３に対応するレジス
タに記憶する。以下『１１１０』から『１１１１１１１
１０』までの符号について、同様の処理を行うことによ
り、最大値レジスタ１２１のアドレス４から９に対応す
るレジスタに対して『１４』、『３０』、『６２』、
『１２６』、『２５４』、『５１０』をそれぞれ記憶す
る。

【００３１】図１８は、図１６のポインタレジスタ１３
１に記憶すべき値を示している。この値は、図４のハフ
マン符号表と、シンボルをその発生確率順に記憶した図
７の配列メモリのアドレスとから、生成することができ
る。図４のハフマン符号表から、符号長１の符号語は存
在しないので、ポインタレジスタ１３１のアドレス１に
対応するレジスタは任意値を記憶すれば良い。符号長２
の符号語は『００』だけで、その符号語に対応するシン
ボルが記憶されている配列メモリのアドレスは図７から
『０』なので、ポインタレジスタ１３１のアドレス２に
対応するレジスタには『０』を記憶する。符号長３の符
号語の最大値である『１１０』に対応するシンボル
『６』が記憶されている配列メモリのアドレスは図７か
ら『５』なので、ポインタレジスタ１３１のアドレス３
に対応するレジスタには『５』を記憶する。以下『１１
１０』から『１１１１１１１１０』までの符号につい
て、同様の処理を行うことにより、ポインタレジスタ１
３１のアドレス４から９に対応するレジスタに対して
『６』、『７』、『８』、『９』、『１０』、『１１』
をそれぞれ記憶する。

【００３２】図１９は、図１６のフラグビット１４１に
記憶すべき値を示している。この値は、図４のハフマン
符号表から生成することができる。図４のハフマン符号
表から符号長１の符号語が存在しないので、フラグビッ
ト１４１のアドレス１に対応するビットには『０』を記
憶する。符号長２の符号は存在するので、フラグビット
１４１のアドレス２に対応するビットには『１』を記憶
する。以下符号長３から符号長９までの符号語は存在す
るので、フラグビット１４１のアドレス３から９に対応
するビットには『１』を記憶する。本実施例のフラグビ
ット１４１にはアドレス１０から１６までのビットがあ
るが、図４のハフマン符号表には符号長が１０以上の符
号語は存在しないので、フラグビット１４１のアドレス
１０から１６までのビットには『０』を記憶する。

【００３３】図２０〜図２３は、図１６に示すハフマン
符号復号装置の動作説明図であり、これらの図を参照し
つつ、本実施例の動作を説明する。まず、図１６におい
て、パックドハフマン符号供給部１００からパックドハ
フマン符号データ『０１１００１１１０…』がビット列
選択回路１１１に供給される。制御回路１７１からは、
選択符号長の初期値である『１』ビット列選択回路１１
１、最大値レジスタ１２１、ポインタレジスタ１３１、
及びフラグビット１４１に供給される。ビット列選択回
路１１１は、供給されたパックドハフマン符号データの
上位側から１ビットを選択した値『０』を選択ビット列
Ｓ１１０として出力する。最大値レジスタ１２１から
は、アドレス１に記憶されている値が読み出し最大値Ｓ
１２０として出力される。ポインタレジスタ１３１から
は、アドレス１に記憶されている値が読み出しポインタ
Ｓ１３０として出力される。フラグビット１４１から
は、アドレス１に記憶されている値の『０』が読み出し
フラグＳ１４０として出力される。読み出しフラグＳ１
４０の値が『０』なので、制御回路１７１は選択符号長
に＋１を加算した値である『２』を新しい選択符号長に
する。これにより、図２０に示す状態になる。図２０に
おいて、制御回路１７１から、選択符号長として『２』
がビット列選択回路１１１、最大値レジスタ１２１、ポ
インタレジスタ１３１、及びフラグビット１４１に供給
される。ビット列選択回路１１１は、パックドハフマン
符号供給部１００から供給されたパックドハフマン符号
データの上位から２ビットを選択した値『０１』を選択
ビット列Ｓ１１０として出力する。最大値レジスタ１２
１からは、アドレス２に記憶されている値『０』が読み
出し最大値Ｓ１２０として出力される。ポインタレジス
タ１３１からは、アドレス２に記憶されている値『０』
が読み出しポインタＳ１３０として出力される。フラグ
ビット１４１からは、アドレス２に記憶されている値の
『１』が読み出しフラグＳ１４０として出力される。最
大値比較回路１５１では、選択ビット列Ｓ１１０の『０
１』、つまり１０進数の『１』と読み出し最大値Ｓ１２
０の『０』を比較する。選択ビット列Ｓ１１０の方が大
きいので、比較出力信号Ｓ１５０として『０』を出力す
る。読み出しフラグＳ１４０の値は『１』だが、比較出
力信号Ｓ１５０が『０』なので、制御回路１７１は選択
符号長に＋１を加算した値である『３』を新しい選択符
号長にする。これにより、図２１に示す状態になる。

【００３４】図２１において、制御回路１７１から選択
符号長として『３』がビット列選択回路１１１、最大レ
ジスタ１２１、ポインタレジスタ１３１、及びフラグビ
ット１４１に供給される。ビット列選択回路１１１は、
パックドハフマン符号供給部１００から供給されたパッ
クドハフマン符号データの上位から３ビットを選択した
値『０１１』を選択ビット列Ｓ１１０として出力する。
最大値レジスタ１２１からは、アドレス３に記憶されて
いる値『６』が読み出し最大値Ｓ１２０として出力され
る。ポインタレジスタ１３１からは、アドレス３に記憶
されている値『５』が読み出しポインタＳ１３０として
出力される。フラグビット１４１からは、アドレス３に
記憶されている値の『１』が読み出しフラグＳ１４０と
して出力される。最大値比較回路１５１では、選択ビッ
ト列Ｓ１１０の『０１１』、つまり１０進数の『３』と
読み出し最大値Ｓ１２０の『６』を比較する。読み出し
最大値Ｓ１２０の方が大きいので、比較出力信号Ｓ１５
０として『１』を出力する。

【００３５】アドレス生成手段１６０では、選択ビット
列Ｓ１１０の『３』、読み出し最大値Ｓ１２０の
『６』、及び読み出しポインタＳ１３０の『５』に基づ
き、演算を行い、メモリアドレスＳ１６０として『２』
を出力する。読み出しフラグＳ１４０の値が『１』で、
比較出力信号Ｓ１５０が『１』なので、制御回路１７１
はデータ処理部１８０に対して、アドレス生成手段１６
０が出力したメモリアドレス『２』を使って図７に示す
配列メモリをアクセスするように制御し、シンボルであ
る『８』を読み出す。また、パックドハフマン符号供給
部１００に対して選択符号長である『３』を供給し、パ
ックドハフマン符号の上位３ビットを削除したデータ
『００１１１０…』を新たなパックドハフマン符号とし
て供給するようにさせる。その後、選択符号長を初期値
である『１』にする。再び、前記の様に動作させると、
選択符号長が『２』のときに図２２に示す状態になる。
図２２において、選択ビット列Ｓ１１０が『００』、つ
まり１０進数で『０』で、読み出し最大値Ｓ１２０も
『０』なので、最大値比較回路１５１の出力は『１』に
なる。また、読み出しポインタＳ１３０の値が『０』な
ので、アドレス生成手段１６０により、メモリアドレス
『０』が出力される。読み出しフラグＳ１４０の値が
『１』で、比較出力信号Ｓ１５０が『１』なので、制御
回路１７１はデータ処理部１８０に対して、アドレス生
成手段１６０が出力したメモリアドレス『０』を使っ
て、図７に示す配列メモリをアクセスするように制御
し、シンボルである『０』を読み出す。また、パックド
ハフマン符号供給部１００に対して選択符号長である
『２』を供給し、パックドハフマン符号の上位２ビット
を削除したデータ『１１１１０…』を新たなパックドハ
フマン符号として供給するようにさせる。その後、選択
符号長を初期値である『１』にする。さらに、前記の様
に動作させると、選択符号長が『４』のときに、図２３
に示す状態になる。

【００３６】図２３において、選択ビット列Ｓ１１０が
『１１１０』、つまり１０進数で『１４』で、読み出し
最大値Ｓ１２０も『１４』なので、最大比較回路１５１
の出力は『１』になる。また、読み出しポインタＳ１３
０の値が『６』なので、アドレス生成手段１６０によ
り、メモリアドレス『６』が出力される。読み出しフラ
グＳ１４０の値が『１』で、比較出力信号Ｓ１５０が
『１』なので、制御回路１７１はデータ処理部１８０に
対して、アドレス生成手段１６０が出力したメモリアド
レス『６』を使って、図７に示す配列メモリをアクセス
するように制御し、シンボルである『４』を読み出す。
また、パックドハフマン符号供給部１００に対して選択
符号長である『４』を供給し、パックドハフマン符号の
上位４ビットを削除したデータを新たなパックドハフマ
ン符号として供給するようにさせる。その後、選択符号
長を初期値である『１』にする。以上の動作を繰り返す
ることにより、複数のハフマン符号がパックされている
データの復号が行われる。従って、第４の実施例と同様
の効果が得られる。

【００３７】第６の実施例図２４は、本発明の第６の実施例を示すハフマン符号復
号装置の基本構成ブロック図であり、第４の実施例を示
す図１５中の要素と共通の要素には共通の符号が付され
ている。このハフマン符号復号装置では、図１５のフラ
グ記憶手段１４０に代えて次符号長記憶手段２４０が設
けられ、さらにその出力側に、図１５の制御手段１７０
と構成の異なる制御手段２７０が接続されている。その
他の構成は、図１５のハフマン符号復号装置と同一であ
る。次符号長記憶手段２４０は、符号長をアドレスと
し、次に処理すべき符号長の値を記憶し、さらに制御手
段２７０から送られてくる値をアドレスとして受け取
り、そのアドレスに対応する記憶内容を次符号長Ｓ２４
０として該制御手段２７０へ出力する機能を有してい
る。制御手段２７０は、最大値比較手段１５０から出力
される比較出力信号Ｓ１５０と次符号長Ｓ２４０とに基
づき、符号長を示す値を出力し、ビット列選択手段１１
０、最大値記憶手段１２０、ポインタ記憶手段１３０、
及び次符号長記憶手段２４０を制御すると共に、データ
処理部１８０に対して図示しない配列メモリへのアクセ
スを制御する機能を有している。

【００３８】次に、動作を説明する。制御手段２７０
は、符号長を示す値をビット列選択手段１１０、最大値
記憶手段１２０、ポインタ記憶手段１３０、及び次符号
長記憶手段２４０へ送出する。これらの手段１１０，１
２０，１３０，２４０では、送出された符号長を示す値
に対応する動作が行われる。即ち、ビット列選択手段１
１０では、制御手段２７０から送られてくる値に等しい
長さのビット列をハフマン符号列から取り出して、選択
ビット列Ｓ１１０として最大値比較手段１５０及びアド
レス生成手段１６０へ出力する。最大値記憶手段１２０
では、符号長をアドレスとし、その同じ符号長の符号語
の中の最大値を記憶しており、制御手段２７０から送ら
れてくる値をアドレスとして受け取り、そのアドレスに
対応する記憶内容を読み出し最大値Ｓ１２０として最大
値比較手段１５０及びアドレス生成手段１６０へ出力す
る。ポインタ記憶手段１３０では、符号長をアドレスと
し、その同じ符号長の符号語にそれぞれ対応するシンボ
ルを符号語の示す値の順番に格納した配列メモリへのポ
インタを記憶しており、制御手段２７０から送られてく
る値をアドレスとして受け取り、そのアドレスに対応す
る記憶内容を読み出しポインタＳ１３０としてアドレス
生成手段１６０へ出力する。さらに、次符号長記憶手段
２４０は、符号長をアドレスとし、次に処理すべき符号
長の値を記憶しており、制御手段２７０から送られてく
る値をアドレスとして受け取り、そのアドレスに対応す
る記憶内容を次符号長Ｓ２４０として制御手段２７０へ
出力する。

【００３９】最大値比較手段１５０では、選択ビット列
Ｓ１１０と読み出し最大値Ｓ１２０の値を比較し、選択
ビット列Ｓ１１０の方が大きいときには条件不成立を示
す比較出力信号Ｓ１５０を出力し、それ以外のときには
条件成立を示す比較信号Ｓ１５０を出力し、それらの比
較出力信号Ｓ１５０を制御手段２７０へ送る。アドレス
生成手段１６０は、読み出し最大値Ｓ１２０の値、選択
ビット列Ｓ１１０、及び読み出しポインタＳ１３０に基
づき、所定の演算を行い、その演算結果をメモリアドレ
スＳ１６０としてデータ処理部１８０へ出力する。制御
手段２７０では、比較出力信号Ｓ１５０、及び次符号長
Ｓ２４０を受け取り、該比較出力信号Ｓ１５０が条件不
成立を示しているときには次符号長Ｓ２４０を新たな符
号長としてビット列選択手段１１０、最大値記憶手段１
２０、ポインタ記憶手段１３０、及び次符号長記憶手段
２４０を前記と同様に制御し、さらにメモリアドレス生
成手段１６０が生成したメモリアドレスＳ１６０が無効
であることを示す。また、制御手段２７０は、比較出力
信号Ｓ１５０が条件成立を示しているときには、メモリ
アドレス生成手段１５０が生成したメモリアドレスＳ１
６０が有効であることを示し、データ処理部１８０を活
性化する。これにより、データ処理部１８０は、メモリ
アドレスＳ１６０に基づき、図示しない配列メモリから
シンボルを読み出す。本実施例では、ハフマン符号の復
号においてｎビット長の符号語に割り当てられたシンボ
ルへの復号のために、最大値比較手段１５０でｎ回以下
の比較動作を行うと共に、アドレス生成手段１６０で１
回のメモリアドレス生成を行うことにより、シンボルの
格納されている図示しない配列メモリをアクセスして復
号が行えるので、全体として復号時間を短縮することが
できる。

【００４０】第７の実施例図２５は、図２４においてハフマン符号の符号長が最大
で１６ビットの場合まで対応できるハフマン符号復号装
置の構成ブロック図である。このハフマン符号復号装置
は、図１６と同様に、複数のハフマン符号を上位側から
パックしてビット列選択手段１１０に供給するパックド
ハフマン符号供給部１００が設けられると共に、ビット
列選択手段１１０がビット列選択回路１１１で、最大値
記憶手段１２０が最大値レジスタ１２１で、ポインタ記
憶手段１３０がポインタレジスタ１３１で、最大値比較
手段１５０が最大値比較回路１５１で、アドレス生成手
段１６０が減算器１６１，１６２からなるメモリアドレ
ス生成回路で、それぞれ構成されている。また、次符号
長記憶手段２４０が次符号長レジスタ２４１で、制御手
段２７０が制御回路２７１で、それぞれ構成されてい
る。次符号長レジスタ２４１は、使用するハフマン符号
に存在する符号長をアドレスとしてその符号長の次に大
きい値を持つ符号長を値として記憶する機能を有してい
る。

【００４１】制御回路２７１は、パックドハフマン符号
供給部１００に対してパックドハフマン符号データをビ
ット列選択回路１１１へ供給するように制御すると同時
に、ビット列選択回路１１１、最大値レジスタ１２１、
ポインタレジスタ１３１、及び次符号長レジスタ２４１
に対して選択符号長の初期値を供給する。この初期値
は、使用するハフマン符号の符号語の符号長の中で最も
小さい値を指定する。そして、制御回路２７１では、供
給した値に対応して最大値比較回路１５１から出力され
る比較出力信号Ｓ１５０と、次符号長レジスタ２４１か
ら読み出された次符号長Ｓ２４０とを受け取り、該比較
出力信号Ｓ１５０の値が『０』のときは次符号長Ｓ２４
０を新たな選択符号長として前記動作を繰り返し、該比
較出力信号Ｓ１５０の値が『１』のときにはアドレス生
成手段１６０で生成されたメモリアドレスＳ１６０を使
って図示しない配列メモリをアクセスし、シンボルを読
み出すようにデータ処理部１８０を制御する機能を有し
ている。また、制御回路２７１では、パックドハフマン
符号供給部１００に選択符号長の値を供給し、その後、
選択符号長を初期化して前記動作を繰り返す機能を有し
ている。

【００４２】次に、図７、及び図２６〜図２９を参照し
つつ、本実施例のレジスタ類に記憶すべき値を説明す
る。図２６は、図４と同様に、本実施例で使用するハフ
マン符号表であり、シンボルの発生確率順に並べられて
いる。符号語『００』と『０１』はそれぞれシンボルの
『０』、『１』に対応し、その符号長は２である。符号
長『１０００』、『１００１』、『１０１０』、『１０
１１』、『１１００』はそれぞれシンボルの『８』、
『７』、『９』、『６』、『４』、に対応し、その符号
長は全て４である。以下『１１０１０』、『１１１１
０』までの符号についても、同様のことを示している。

【００４３】図２７は、図１７と同様、図２５の最大値
レジスタ１２１に記憶すべき値を示している。この値
は、図２６のハフマン符号表から生成することができ
る。図２６のハフマン符号表から、符号長１の符号語が
存在しないので、アドレス１に対応するレジスタには任
意値を記憶すれば良い。符号長２の符号語は『００』、
『０１』の２つがあるので、これらを符号なしの２進数
表現と考えて比較し、最大値である『１』をアドレス２
に対応するレジスタに記憶する。符号長４の符号語は
『１０００』、『１００１』、『１０１０』、『１０１
１』、『１１００』の５つがあるので、これらを符号な
しの２進数表現と考えて比較し、最大値である『１２』
をアドレス４に対応するレジスタに記憶する。符号長５
の符号語は『１１０１０』、『１１０１１』、『１１１
００』、『１１１０１』、『１１１１０』までの５つが
あるので、これらを符号なしの２進数表現と考えて比較
し、最大値である『３０』をアドレス５に記憶する。

【００４４】図２８は、図１８と同様、図２５のポイン
タレジスタ１３１に記憶すべき値を示している。この値
は、図２６のハフマン符号表と、シンボルをその発生確
率順に記憶した図７に示す配列メモリのアドレスから生
成することができる。図２６のハフマン符号表から、符
号長が１の符号語は存在しないので、ポインタレジスタ
１３１のアドレス１に対応するレジスタは任意値を記憶
すれば良い。符号長が２の符号語の最大値である『０
１』に対応するシンボル『１』が記憶されている配列メ
モリのアドレスは、図７から『１』なので、ポインタレ
ジスタ１３１のアドレス２に対応するレジスタには
『１』を記憶する。符号長が３の符号語は存在しないの
で、ポインタレジスタ１３１のアドレス３に対応するレ
ジスタには任意の値を記憶すれば良い。符号長が４の符
号語の最大値である『１１００』に対応するシンボル
『４』が記憶されている配列メモリのアドレスは、図７
から『６』なので、ポインタレジスタ１３１のアドレス
４に対応するレジスタには『６』を記憶する。符号長が
５の符号語の最大値である『１１１１０』に対応するシ
ンボル『１１』が記憶されている配列メモリのアドレス
は、図７から『１１』なので、ポインタレジスタ１３１
のアドレス５に対応するレジスタには『１１』を記憶す
る。

【００４５】図２９は、図２５の次符号長レジスタ２４
１に記憶すべき値を示している。この値は、図２６のハ
フマン符号表から生成することができる。図２６のハフ
マン符号表から、符号長が１の符号語は存在しないの
で、次符号長レジスタ２４１のアドレス１に対応するレ
ジスタには任意の値を記憶すれば良い。符号長が２の符
号語は存在し、その次に存在する符号長は『４』なの
で、次符号長レジスタ２４１のアドレス２に対応するレ
ジスタには『４』を記憶する。符号長が３の符号は存在
しないので、次符号長レジスタ２４１のアドレス３に対
応するレジスタには任意の値を記憶すれば良い。符号長
が４の符号語は存在し、その次に存在する符号長は
『５』なので、次符号長レジスタ２４１のアドレス４に
対応するレジスタには『５』を記憶する。符号長が５の
符号語は存在するが、それより大きい符号長を持つ符号
語はないので、次符号長レジスタ２４１のアドレス５以
降のレジスタには任意の値を記憶すれば良い。図３０〜
図３２は、図２５に示すハフマン符号復号装置の動作説
明図であり、これらの図を参照しつつ、図２５の動作を
説明する。まず、図２５において、パックドハフマン符
号供給部１００からパックドハフマン符号データ『１０
０１０１１１０１０…』がビット列選択回路１１１に供
給される。制御回路２７１からは、選択符号長の初期値
である『２』がビット列選択回路１１１、最大値レジス
タ１２１、ポインタレジスタ１３１、及び次符号長レジ
スタ２４１に供給される。ビット列選択回路１１１は、
供給されたパックドハフマン符号データの上位側から２
ビットを選択した値『１０』を選択ビット列Ｓ１１０と
して出力する。最大値レジスタ１２１からは、アドレス
２に記憶されている値が読み出し最大値Ｓ１２０として
出力される。ポインタレジスタ１３１からは、アドレス
２に記憶されている値が読み出しポインタＳ１３０とし
て出力される。次符号長レジスタ２４１からは、アドレ
ス２に記憶されている値の『４』が次符号長Ｓ２４０と
して出力される。最大値比較回路１５１では、選択ビッ
ト列Ｓ１１０の『１０』、つまり１０進数の『２』と読
み出し最大値Ｓ１２０の『１』とを比較する。選択ビッ
ト列Ｓ１１０の方が大きいので、比較出力信号Ｓ１５０
として『０』を出力する。比較出力信号Ｓ１５０が
『０』なので、制御回路２７１は次符号長Ｓ２４０の値
である『４』を新しい選択符号長にする。これにより、
図３０に示す状態になる。

【００４６】図３０において、制御回路２７１から選択
符号長として『４』がビット列選択回路１１１、最大値
レジスタ１２１、ポインタレジスタ１３１、及び次符号
長レジスタ２４１に供給される。ビット列選択回路１１
１は、パックドハフマン符号供給部１００から供給され
たパックドハフマン符号データの上位から４ビットを選
択した値『１００１』を選択ビット列Ｓ１１０として出
力する。最大値レジスタ１２１からは、アドレス４に記
憶されている値『１２』が読み出し最大値Ｓ１２０とし
て出力される。ポインタレジスタ１３１からは、アドレ
ス４に記憶されている値『６』が読み出しポインタＳ１
３０として出力される。次符号長レジスタ２４１から
は、アドレス４に記憶されている値の『５』が次符号長
Ｓ２４０として出力される。最大値比較回路１５１で
は、選択ビット列Ｓ１１０の『１００１』、つまり１０
進数の『９』と読み出し最大値Ｓ１２０の『１２』を比
較する。読み出し最大値Ｓ１２０の方が大きいので、比
較出力信号Ｓ１５０として『１』を出力する。アドレス
生成手段１６０では、選択ビット列Ｓ１１０の『９』、
読み出し最大値Ｓ１２０の『１２』、及び読み出しポイ
ンタＳ１３０の『６』に基づき、減算を行い、メモリア
ドレスＳ１６０として『３』を出力する。比較出力信号
Ｓ１５０が『１』なので、制御回路２７１はデータ処理
部１８０に対してアドレス生成手段１６０が出力したメ
モリアドレス『３』を使って図７に示す配列メモリをア
クセスするように制御し、シンボルである『７』を読み
出す。また、パックドハフマン符号供給部１００に対し
て選択符号長である『４』を供給し、パックドハフマン
符号の上位『４』ビットを削除したデータ『０１１１０
１０…』を新たなパックドハフマン符号として供給する
ようにさせる。その後、選択符号長を初期値である
『２』にする。これにより、図３１に示す状態になる。
図３１において、制御回路２７１から選択符号長として
『２』がビット列選択回路１１１、最大レジスタ１２
１、ポインタレジスタ１３１、及び次符号長レジスタ２
４１に供給される。ビット列選択回路１１１は、パック
ドハフマン符号供給部１００から供給されたパックドハ
フマン符号データの上位から２ビットを選択した値『０
１』を選択ビット列Ｓ１１０として出力する。最大値レ
ジスタ１２１からは、アドレス２に記憶されている値
『１』が読み出し最大値Ｓ１２０として出力される。ポ
インタレジスタ１３１からは、アドレス２に記憶されて
いる値『１』が読み出しポインタＳ１３０として出力さ
れる。次符号長レジスタ２４１からは、アドレス２に記
憶されている値の『４』が次符号長Ｓ２４０として出力
される。

【００４７】最大値比較回路１５１では、選択ビット列
Ｓ１１０の『０１』、つまり１０進数の『１』と読み出
し最大値Ｓ１２０の『１』を比較する。選択ビット列Ｓ
１１０の値と読み出し最大値Ｓ１２０とが等しいので、
比較出力信号Ｓ１５０として『１』を出力する。アドレ
ス生成手段１６０では、選択ビット列Ｓ１１０の
『１』、読み出し最大値Ｓ１２０の『１』、及び読み出
しポインタＳ１３０の『１』に基づき、減算を行い、メ
モリアドレスＳ１６０として『１』を出力する。比較出
力信号Ｓ１５０が『１』なので、制御回路２７１は、デ
ータ処理部１８０に対して、アドレス生成手段１６０が
出力したメモリアドレス『１』を使って図７に示す配列
メモリをアクセスするように制御し、シンボルである
『１』を読み出す。また、パックドハフマン符号供給部
１００に対して選択符号長である『２』を供給し、パッ
クドハフマン符号の上位２ビットを削除したデータ『１
１０１０…』を新たなパックドハフマン符号として供給
するようにさせる。その後、選択符号長を初期値である
『２』にする。再び、前記の様に動作させると、選択符
号長が『５』のときに、図３２に示す状態になる。

【００４８】図３２において、選択ビット列Ｓ１１０が
『１１０１０』、つまり１０進数で『２６』で読み出し
最大値Ｓ１２０は『３０』なので、最大値比較回路１５
１の比較出力信号Ｓ１５０が『１』になる。また、読み
出しポインタＳ１３０の値が『１１』なので、アドレス
生成回路手段１６０によってメモリアドレス『７』が出
力される。比較出力信号Ｓ１５０の値が『１』なので、
制御回路２７１はデータ処理部１８０に対し、アドレス
生成手段１６０が出力したメモリアドレス『７』を使っ
て、図７に示す配列メモリをアクセスするように制御
し、シンボルである『２』を読み出す。また、パックド
ハフマン符号供給部１００に対して選択符号長である
『５』を供給し、パックドハフマン符号の上位５ビット
を削除したデータを新たなパックドハフマン符号として
供給するようにさせる。その後、選択符号長を初期値で
ある『２』にする。

【００４９】以上の動作を繰り返すことにより、複数の
ハフマン符号がパックされているデータの復号が行われ
る。従って、第６の実施例と同様の効果が得られる。
尚、本発明は図示の実施例に限定されず、種々の変形が
可能である。その変形例としては、例えば次のようなも
のがある。（ｉ）第２及び第３の実施例では、使用するハフマン
符号の符号長が２から９までの場合に対応するが、これ
よりも長い符号長が存在する場合はその符号長に対応す
るユニットを追加し、比較結果デコード回路２１と各選
択回路３１，３２，３３をそのユニットの追加に合わせ
て変更すればよい。また、存在しない符号長がある場合
（例えば、２ビット長から９ビット長までの符号の内、
４ビット長と７ビット長の符号が存在しない場合）は、
その符号長に対応するユニットを削減し、さらに比較結
果デコード回路２１を変更してその符号長に対応するデ
コード結果を出力しないようにしたり、あるいはユニッ
トは削除せずに、比較結果デコード回路２１を変更して
存在しない符号長に対応するデコード結果を出力しない
ようにすれば良い。（ii）第２及び第３の実施例において、複数のハフマ
ン符号表を扱う場合は、各ユニット１０₂〜１０₉内の
最大符号語レジスタ１２ａとベースアドレスレジスタ１
３ａを複数用意し、さらに比較結果デコード回路２１を
変更して複数のハフマン符号表に対応するデコード結果
を出力できるようにして、各ハフマン符号表毎に切替え
ることができるようにすれば良い。 (iii）第１及び第２の実施例において、アドレス生成
手段３０は図２及び図１１に示した構成に限定されるも
のではなく、パックドハフマン符号からビット列選択手
段１１により選択されたビット列と、符号語記憶手段１
２に記憶されている値と、アドレス記憶手段１３に記憶
されている値とを使って、一意にアドレスを生成できる
構成で、シンボルが記憶されている配列メモリとの整合
がとれるものであれば、任意の構成が採用できる。（iv）第１〜第７の実施例において、配列メモリは図
７に示されるような、全てのシンボルが連続したアドレ
スに記憶されているように限定するものではなく、アド
レス生成手段３０，１６０が生成するアドレスに対応す
るメモリにシンボルが記憶されていれば良い。（ｖ）第５の実施例では、使用するハフマン符号の符
号長が最大で１６までの場合に対応するが、これよりも
長い符号長が存在する場合は最大値レジスタ１２１やポ
インタレジスタ１３１、あるいはフラグビット１４１の
大きさを大きくすれば良い。また、符号長が１６よりも
小さい符号長しか扱わないのであれば、最大値レジスタ
１２１やポインタレジスタ１３１、あるいはフラグビッ
ト１４１の大きさを小さくすればよい。（vi）第５及び第７の実施例において、アドレス生成
手段１６０の構成は図１６及び図２５に示した構成に限
定されるものではなく、選択ビット列Ｓ１１０と読み出
し最大値Ｓ１２０と読み出しポインタＳ１３０とを使っ
て一意にアドレスを生成できる回路で、シンボルが記憶
されている配列メモリとの整合がとれるものであれば、
種々の構成に変更できる。 (vii）第７の実施例では、使用するハフマン符号の符
号長が最大で１６までの場合に対応するが、これにより
も長い符号長が存在する場合は最大値レジスタ１２１や
ポインタレジスタ１３１、あるいは次符号長レジスタ２
４１の大きさを大きくすれば良い。また、符号長が１６
よりも小さい符号長しか扱わないのであれば、最大値レ
ジスタ１２１やポインタレジスタ１３１、あるいは次符
号長レジスタ２４１の大きさを小さくすれば良い。

【００５０】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、ハフマン符号の復号においてシンボルの出現
確率や符号語の符号長に関係なく、均一な時間で、シン
ボルの格納されているメモリをアクセスして復号するこ
とができ、全体として復号時間を短縮することができ
る。特に、並列処理によって復号処理を高速化できる。
第２の発明によれば、ハフマン符号の復号において、ｎ
ビット長の符号後に割り当てられたシンボルへの復号の
ために、ｎ回の比較動作と１回のメモリアドレス生成を
行うことにより、シンボルの格納されているメモリをア
クセスして復号ができ、全体として復号時間を短縮する
ことができる。第３の発明によれば、ハフマン符号の復
号において、ｎビット長の符号語に割り当てられたシン
ボルへの復号のために、ｎ回以下の比較動作と１回のメ
モリアドレス生成を行うことにより、シンボルの格納さ
れているメモリをアクセスして復号ができ、全体として
復号時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すハフマン符号復号
装置の基本構成ブロック図である。

【図２】本発明の第２の実施例を示すハフマン符号復号
装置の構成ブロック図である。

【図３】図２に示す各ユニットの構成ブロック図であ
る。

【図４】図２のハフマン符号復号装置におけるハフマン
符号表を示す図である。

【図５】図３の最大符号語レジスタの内容を示す図であ
る。

【図６】図３のベースアドレスレジスタの内容を示す図
である。

【図７】図２のハフマン符号復号装置に用いられる配列
メモリの内容を示す図である。

【図８】図２の比較結果デコード回路の入出力の内容を
示す図である。

【図９】図２のハフマン符号復号装置の動作説明図であ
る。

【図１０】図２のハフマン符号復号装置の動作説明図で
ある。

【図１１】本発明の第３の実施例を示すハフマン符号復
号装置の構成ブロック図である。

【図１２】図１１に示す各ユニットの構成ブロック図で
ある。

【図１３】図１１のハフマン符号復号装置の動作説明図
である。

【図１４】図１１のハフマン符号復号装置の動作説明図
である。

【図１５】本発明の第４の実施例を示すハフマン符号復
号装置の基本構成ブロック図である。

【図１６】本発明の第５の実施例を示すハフマン符号復
号装置の構成ブロック図である。

【図１７】図１６の最大値レジスタの内容を示す図であ
る。

【図１８】図１６のポインタレジスタの内容を示す図で
ある。

【図１９】図１６のフラグビットの内容を示す図であ
る。

【図２０】図１６のハフマン符号復号装置の動作説明図
である。

【図２１】図１６のハフマン符号復号装置の動作説明図
である。

【図２２】図１６のハフマン符号復号装置の動作説明図
である。

【図２３】図１６のハフマン符号復号装置の動作説明図
である。

【図２４】本発明の第６の実施例を示すハフマン符号復
号装置の基本構成ブロック図である。

【図２５】本発明の第７の実施例を示すハフマン符号復
号装置の構成ブロック図である。

【図２６】図２５のハフマン符号復号装置におけるハフ
マン符号表を示す図である。

【図２７】図２５の最大値レジスタの内容を示す図であ
る。

【図２８】図２５のポインタレジスタの内容を示す図で
ある。

【図２９】図２５の次符号長レジスタの内容を示す図で
ある。

【図３０】図２５のハフマン符号復号装置の動作説明図
である。

【図３１】図２５のハフマン符号復号装置の動作説明図
である。

【図３２】図２５のハフマン符号復号装置の動作説明図
である。

【符号の説明】

１，１００パックドハフマ
ン符号供給部１０₁〜１０_n ユニット１１，１１０ビット列選択手
段１２符号語記憶手段１２ａ最大符号語レジ
スタ１３アドレス記憶手
段１３ａベースアドレス
レジスタ１４比較手段１４ａ比較器１４ｂ減算比較器２０符号長決定手段２１比較結果デコー
ド回路３０アドレス生成手
段３１，１１１ビット列選択回
路３２符号語選択回路３３，３７ベースアドレス
選択回路３４，３５，３８，１６１，１６２減算器３６オフセット選択
回路１２０最大値記憶手段１２１最大値レジスタ１３０ポインタ記憶手
段１３１ポインタレジス
タ１４０フラグ記憶手段１４１フラグビット１５０最大値比較手段１５１最大値比較回路１６０アドレス生成手
段１７０，２７０制御手段１７１，２７１制御回路１８０データ処理部２４０次符号長記憶手
段２４１次符号長レジス
タＳ１１０選択ビット列Ｓ１２０読み出し最大値Ｓ１３０読み出しポイン
タＳ１４０読み出しフラグＳ１５０比較出力信号Ｓ１６０メモリアドレスＳ２４０次符号長

Claims

【特許請求の範囲】

【請求項１】複数のハフマン符号がパックされている
データの復号を行うハフマン符号復号装置において、特定の符号長に対応する符号語の中から特定の符号語だ
けを記憶する符号語記憶手段と、前記符号語記憶手段に記憶されている符号語に対応する
復号値を記憶しているメモリのアドレスを記憶するアド
レス記憶手段と、前記複数のハフマン符号がパックされているデータか
ら、特定のビット長のビット列を選択するビット列選択
手段と、前記符号語記憶手段に記憶されている符号語と前記ビッ
ト列選択手段により選択されたビット列の比較を行う比
較手段とを、異なる符号長に対応して複数組備え、前記複数組の符号語記憶手段、アドレス記憶手段、ビッ
ト列選択手段、及び比較手段を同時に動作させて得られ
る該複数の比較手段の比較結果に基づいて符号長を決定
する符号長決定手段と、前記符号長決定手段により決定された符号長に対応する
前記符号語記憶手段に記憶されている符号語、前記符号
長決定手段により決定された符号長に対応する前記アド
レス記憶手段に記憶されているアドレス、及び前記符号
長決定手段により決定された符号長に対応する前記ビッ
ト列選択手段で選択したビット列に基づき、メモリアド
レスを生成するアドレス生成手段とを、設けたことを特徴とするハフマン符号復号装置。
【請求項２】複数のハフマン符号がパックされている
データの復号を行うハフマン符号復号装置において、使用するハフマン符号の中で同じ符号長の符号語の中の
最大値を該符号長をアドレスとして格納する最大値記憶
手段と、前記使用するハフマン符号の中で同じ符号長の符号語の
各々に対応する復号値を格納しているメモリ上の配列の
ポインタを前記符号長をアドレスとして格納するポイン
タ記憶手段と、符号長毎に前記最大値記憶手段と前記ポインタ記憶手段
に記憶されている値が有効か無効かを示すフラグを前記
符号長をアドレスとして格納するフラグ記憶手段と、前記複数のハフマン符号がパックされているデータから
指定したビット長のビット列を選択するビット列選択手
段と、前記ビット列選択手段で選択した選択ビット列と該選択
ビット列のビット長をアドレスとして前記最大値記憶手
段から読み出した読み出し最大値とを比較して、選択ビ
ット列＞読み出し最大値の場合には条件不成立を示す比
較出力信号を、選択ビット列≦読み出し最大値の場合に
は条件成立を示す比較出力信号を出力する最大値比較手
段と、前記選択ビット列、該選択ビット列のビット長をアドレ
スとして前記ポインタ記憶手段から読み出した配列のポ
インタ、及び前記読み出し最大値に基づき、メモリアド
レスを生成するアドレス生成手段と、前記比較出力信号が条件不成立を示す信号である場合、
あるいは前記フラグ記憶手段から前記ビット長をアドレ
スとして読み出した読み出しフラグが無効を示している
場合は今までのビット長に＋１を加算した値を新しいビ
ット長として再び前記動作を実行するように制御しさら
に前記アドレス生成手段が生成したアドレスが無効であ
ることを示し、前記比較出力信号が条件成立を示す信号
でありかつ前記読み出しフラグが有効を示している場合
は前記アドレス生成手段が生成したメモリアドレスが有
効であることを示す信号を出力するように制御する制御
手段とを、備えたことを特徴とするハフマン符号復号装置。
【請求項３】複数のハフマン符号がパックされている
データの復号を行うハフマン符号復号装置において、使用するハフマン符号の中で同じ符号長の符号語の中の
最大値を該符号長をアドレスとして格納する最大値記憶
手段と、前記使用するハフマン符号の中で同じ符号長の符号語の
各々に対応する復号値を格納しているメモリ上の配列の
ポインタを前記符号長をアドレスとして格納するポイン
タ記憶手段と、次に処理すべき符号長を前記符号長をアドレスとして格
納する次符号長記憶手段と、前記複数のハフマン符号がパックされているデータから
前記符号長をビット長としてビット列を選択するビット
列選択手段と、前記ビット列選択手段で選択した選択ビット列と該選択
ビット列のビット長をアドレスとして前記最大値記憶手
段から読み出した最大値とを比較して、選択ビット列＞
読み出し最大値の場合には条件不成立を示す比較出力信
号を、選択ビット≦読み出し最大値の場合には条件成立
を示す比較出力信号を出力する最大値比較手段と、前記選択ビット列、該選択ビット列のビット長をアドレ
スとして前記ポインタ記憶手段から読み出した配列のポ
インタ、及び前記読み出し最大値に基づき、メモリアド
レスを生成するアドレス生成手段と、前記比較出力信号が条件不成立を示す信号である場合は
前記選択したビット長をアドレスとして前記次符号長記
憶手段から読み出した符号長を新しいビット長として再
び前記動作を実行しさらに前記アドレス生成手段が生成
したアドレスが無効であることを示し、前記比較出力信
号が条件成立を示す信号である場合は前記アドレス生成
手段が生成したメモリアドレスが有効であることを示す
ように制御する制御手段とを、備えたことを特徴とするハフマン符号復号装置。