KR950010425B1 - 코드분류에 의한 병렬처리 가변장 부호 복호기 - Google Patents

코드분류에 의한 병렬처리 가변장 부호 복호기 Download PDF

Info

Publication number
KR950010425B1
KR950010425B1 KR1019930018315A KR930018315A KR950010425B1 KR 950010425 B1 KR950010425 B1 KR 950010425B1 KR 1019930018315 A KR1019930018315 A KR 1019930018315A KR 930018315 A KR930018315 A KR 930018315A KR 950010425 B1 KR950010425 B1 KR 950010425B1
Authority
KR
South Korea
Prior art keywords
address
decoder
code
group
output
Prior art date
Application number
KR1019930018315A
Other languages
English (en)
Other versions
KR950009042A (ko
Inventor
김성대
김이한
이상지
Original Assignee
국방과학연구소
김학옥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소, 김학옥 filed Critical 국방과학연구소
Priority to KR1019930018315A priority Critical patent/KR950010425B1/ko
Priority to US08/143,476 priority patent/US5404138A/en
Publication of KR950009042A publication Critical patent/KR950009042A/ko
Application granted granted Critical
Publication of KR950010425B1 publication Critical patent/KR950010425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Abstract

내용 없음.

Description

코드분류에 의한 병렬처리 가변장 부호 복호기
제 1 도는 종래의 가변장 부호(VLC) 복호기 구성 블럭도
제 2 도는 루카크스(LUKACS)의 코드 표
제 3 도는 본 발명의 코드분류에 의한 병렬처리 가변장 부호 복호기 구성 블럭도
제 4 도는 제 3 도 주소결정로직의 상세 구성도
제 5 도는 본 발명에 적용되는 MPEG1의 AC 계수 표
제 6 도는 본 발명에 의한 코드분류 방법을 보인 예시도
* 도면의 주요부분에 대한 부호의 설명
10 : 제어부 11 : 입력버퍼
12 : 배럴쉬프터 13 : 어드레스결정로직
14 : 복호기 룩업 테이블 14a,14b,14c : 제1, 제2, 제 3그룹
131a,131b,131c : 덧셈기 132 : 어드레스매핑로직
132a,132b : 노아게이트 133 : 멀티플렉서
본 발명은 가변장 부호(Variable length coding) 복호기에 관한 것으로, 특히 프리픽스(prefix)구조를 갖는 가변장 부호(VLC) 특성을 이용하고 간단한 논리회로만을 첨가하여, 코드길이가 긴 경우에도 코드에 어떠한 변형도 주지 않으면서 적은 메모리의 룩업 테이블(look-up-table)을 사용하여 가변장 부호를 복호할 수 있게 한 코드분류에 의한 병렬처리 가변장 부호 복호기에 관한 것이다.
가변장 부호 복호는 부호와는 달리 부호화된 비트열(bit stream)상에 코드간의 분명한 경계가 없기 때문에 상대적으로 매우 복잡하다.
따라서 상기 복잡성을 해결하기 위하여 여러가지 방법이 제안되었으며, 그중 가장 간단한 방식이 나무구조 탐색방법을 이용한 직렬처리방식이다. 그러나 이 방식에 있어서는 비트단위로 데이타를 처리하기 때문에 현재의 씨모스(CMOS) 기술는 고속의 하드웨어 구현이 어렵게 되어, 최근에는 거의 사용되지 않고 있는 실정이며, 이러한 점을 감안하여 워드단위로 데이타를 처리하는 병렬처리방식이 사용되고 있다.
병렬처리방식은 크게 프로그램 로직 어레이(Program logic array)를 이용하는 방법과 룩업 테이블을 사용하는 방법으로 분류된다.
상기 프로그램 로직 어레이를 사용하는 방법은 메모리를 사용하지 않으므로 이에 대한 장점은 있으나, 코드길이가 길어지거나 코드수가 증가할 경우 구현하기가 매우 어려우며, 코드의 변형이 있을 경우 다시 설계하여야 하는 결점이 있었다. 한편 룩업 테이블을 사용하는 방법은 단지 롬(ROM)이나 램(RAM)을 사용하므로 하드웨어 설계에 대한 부담은 없으나, 코드길이가 길어질 경우 큰 용량의 메모리를 요구하게 된다. 일예로 최대 코드길이가 m이라 하면 2m의 용량의 메모리가 필요하게 되고, 이에 따라 룩업 테이블을 사용하는 방법에 있어서는 메모리의 용량이 가장 큰 문제점으로 대두되었다.
이러한 문제점을 감안하여 루카크스(LUCACS)는 코드를 변형하였다.
제 1 도는 루카크스에 의해 제안된 종래의 가변장 부호 복호기의 구성 블럭도로서, 이에 도시된 바와같이 입력데이타(ID)를 받아들이는 버퍼제어기(2)와, 이 버퍼제어기(2)의 출력데이타를 입력받아 쉬프트 처리하는 쉬프트레지스터(1)와, 복호값(4a) 및 코드길이(4b)를 저장하고 있는 상기 쉬프트레지스터(1)의 출력데이타를 어드레스 신호로 입력받는 복호기 룩업 테이블(4)과, 상기 복호기 룩업 테이블(4)에서 읽혀져 출력되는 출력데이타를 외부로 출력하는 출력부(5)와, 상기 각 부를 제어하는 제어부(3)로 구성된 것으로 이 종래 가변장 부호 복호기의 동작과정을 설명한다.
입력데이타(ID)가 버퍼제어기(2)에 입력되면, 이 버퍼제어기(2)에서는 입력데이타(ID)를 쉬프트레지스터(1)로 출력하여 원하는 비트만큼 이동시키게 되고, 이 쉬프트레지스터(1)의 출력데이타가 복호기록업 테이블(4)에 어드레스신호로 인가됨에 따라, 그 어드레스에 저장되어 있는 복호값(4a) 및 코드길이(4b)가 읽혀져 출력부(5)로 출력되고, 제어부(3)에서는 쉬프트 레지스터(1), 복호기 룩업 테이블(4) 및 출력부(5)를 제어하게 된다.
루카크스의 알고리즘은 정확한 예측으로 차동펄스부호변조(DPCM)부호화를 하였다면 대부분의 심볼(Symbol)이 비슷한 확률분포를 갖는다고 생각하여, 낮은 확률을 갖는 심볼에 대해 코드길이를 늘리는 대신 비슷한 확률을 갖는 심볼들을 하나의 그룹으로 묶어 부호된 값이 어떤 문턱값에 도달하였을때만 코드길이를 증가시켰다. 이때 증가하는 코드는 허프만(Huffman)코드에서 계속되는 "1"의 수만을 계수하여 이진값으로 접속시킨다.
제 2 도는 루카크스의 코드 표로서, 이에 도시된 바와 같이 허프만코드에서 연속되는 "1"의 갯수를 계수하여, 그 계수값을 이진값으로 접속시킨 것이다.
이 제 2 도에서 알 수 있는 바와 같이 코드길이를 줄임으로 인하여 메모리의 용량을 크게 줄일 수 있으나, 허프만코드 보다 압축율이 떨어지므로 정해진 비트율의 시스템에서는 화질저하를 초래하게 되고, 더욱이 이 방법은 차동펄스부호변조(DPCM) 부호화된 경우에만 적용될 수 있는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 기존의 직렬처리방식에 비해 처리속도가 빠르고, 루카크스의 경우처럼 어떠한 코드의 변형도 없으면서 간단한 논리회로만을 추가하여 기존의 병렬처리방법에 비하여 매우 작은 용량의 메모리를 필요로 하는 코드분류에 의한 병렬처리 가변장 부호 복호기를 제공함에 목적이 있다.
본 발명의 다른 목적은 프리픽스 구조를 갖는 모든 가변장 부호(VLC)에 적용할 수 있는 코드분류에 의한 병렬처리 가변정 부호 복호기를 제공함에 있다.
이와같은 본 발명의 목적은 입력데이타를 입력받아 일시적으로 저장하는 입력버퍼와, 그 입력버퍼의 출력데이타를 입력받아 쉬프트하는 배럴쉬프트(barrel shifter)와, 그 배럴쉬프트의 출력데이타를 입력받아 그룹별 어드레스를 결정하는 어드레스결정로직과, 그 어드레스결정로직의 출력데이타에 따라 그룹별 어드레스가 지정되어 그 어드레스에 해당하는 코드길이와 복호값을 출력하는 복호기 룩업 테이블과, 상기 입력버퍼 및 배럴쉬프터를 제어하고 상기 복호기 룩업 테이블의 복호값을 버스로 출력하는 제어부에 의해 달성되는 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 3 도는 본 발명의 코드분류에 의한 병열처리 가변장 부호 복호기 구성 블럭도로서, 이에 도시된 바와 같이 입력데이타(ID)를 입력받아 일시적으로 저장하는 입력버퍼(11)와, 이 입력버퍼(11)의 출력데이타를 입력받아 쉬프트하는 배럴쉬프트(12)와, 이 배럴쉬프터(12)의 출력데이타(a0~a16)를 입력받아 그룹별 어드레스를 결정하는 어드레스결정로직(13)과, 제1, 제2, 제3그룹(14a,14b,14c)으로 구분되고 상기 어드레스결정로직(13)의 출력신호에 따라 그룹별 어드레스가 지정되어 그 어드레스에 해당하는 코드길이와 복호값을 출력하는 복호기 룩업 테이블(14)과, 상기 입력버퍼(11)및 배럴쉬프터(12)를 제어하고 상기 복호가 룩업 테이블(14)의 복호값을 버스로 출력하는 제어부(10)로 구성한다.
제 4 도는 제 3 도 어드레스결정로직(13)의 상세 구성도로서, 이에 도시한 바와 같이 배럴쉬프트(12)의 출력데이타(a0~a8),(a6~a13),(a9~a16)를 10비트의 접지전위, 어드레스 I 및 어드레스 2와 각기 더하여 제1, 제2, 제3그룹 어드레스로 출력하는 덧셈기(13a),(13b),(13c)와, 상기 배럴쉬퍼터(12)의 출력데이타(a0~a8),(a6~a8)를 노아게이트 (132a),(132b)로 노아링하여 제어신호(c1),(C2) 로 출력하는 어드레스매핑로직(132)과, 이 어드레스매핑로직(132)의 출력제어신호(C1,C2)에 따라 상기 덧셈기(131a),(131b),(131c)에서 출력되는 제1, 제2, 제3 그룹 어드레스신호롤 선택하여 출력하는 멀티플렉서(133)로 구성한 것으로, 이와 같이 구성된 본 발명의 작용 효과를 상세히 설명하면 다음과 같다.
본 발명에서는 가변장부호(VLC)코드의 기본 성질을 이용한다. 즉, 가변장부호 코드는 긴 코드길이를 갖는 코드워드가 그 보다 짧은 길이를 갖는 코드워드에 의해 잘못 찾아지지 않도록 하는 프리픽스(prefix)구조로 되어 있다. 이러한 점에 근거하여 코드를 프리픽스에 따라 여러 그룹으로 분류할 수 있다.
제 5 도는 본 발명에 적용되는 MPEG1의 AC 계수 표로서, 이 AC 계수를 사용하여 코드를 분류할 수 있게 된다. 즉, 제 6 도는 본 발명에 의한 코드분류방법을 보인 예시도로서, 제 6 도의 (가)에 도시한 바와같이 AC계수중 가장 긴 코드길이는 17비트이고, 제 6 도의 (나)에 도시한 바와 같이 AC계수중 코드길이가 9비트 이하인 것을 제 1 그룹으로 하며, 프리픽스코드가 6비트이고, 코드길이가 14비트 이하인 것을 제 2 그룹으로 하여 분류할 수 있게 된다.
제 6 도와 같이 코드를 분류하게 되면 메모리 양은 128 : 1(217: 29+28+28)로 감축된다. 이와 같은 원리를 이용하는 본 발명의 작용 효과를 제 3 도 및 제 4 도에 의해 상세히 설명한다.
입력데이타(ID)는 입력버퍼(11)에 입력되어 일시 저장된 후에 배럴쉬프트(12)에 입력된다. 이때 그 배럴쉬프트(12)는 그의 입력데이타를 제어부(10)의 제어를 받아 원하는 비트만큼 쉬프트시켜, 비트열의 출력데이타(a0~a16)를 어드레스결정로직(13)에 인가하게 된다.
이에 따라, 그 어드레스결정로직(13)은 그 출력데이타(a0~a16)를 입력받고, 그 출력데이타(a0~a16)에 따른 그룹별 어드레스를 결정하여, 복호기 룩업 테이블(14)의 제1, 제 2, 제3 그룹(14a,14b,14c)의 어드레스를 지정하게 된다.
즉, 배럴쉬프트(12)의 출력데이타(a0~a1x)는 덧셈기(131a)에서 10비트의 접지전위와 가산되어 제 1 그룹 어드레스신호로 출력되고, 출력데이타(a6~a13),(a9~a16)는 덧셈기(131b),(131c)에서 10비트의 어드레스 1 및 어드레스 2와 각기 더해져 제 2 그룹 어드레스신호 및 제 3 그룹 어드레스신호로 출력되고, 이와 같이 덧셈기(131a),(131b),(131c)에서 출력되는 제1, 제2, 제3 그룹 어드레스신호는 멀티플렉서(133)에 인가된다.
또한, 이때 배럴쉬프트(12)의 출력데이타(a0~a5),(a6~a8)는 어드레스매핑로직(132)의 노아게이트(132a),(132b)에서 각기 노아링되어, 상기 멀트플렉서(133)에서 입력을 선택하기 위한 제어신호(C1),(C2)로 인가된다. 일 예로, 배럴쉬프트(12)의 출력 데이타(a0~a16)가 모두 저전위인 경우에는 어드레스매핑로직(132)의 노아게이트(132a),(132b)의 출력신호인 제어신호(C1),(C2)가 모두 고전위로 출력되고, 배럴쉬프트(12)의 출력데이타(a0~a5)는 모두 저전위이고 출력데이타(a6~a8)는 적어도 어느하나가 고전위인 경우에는 노아게이트(132a)의 출력신호인 제어신호(C1)는 고전위로 출력되는 노아게이트(132b)의 출력신호인 제어신호(C2)는 저전위로 출력되며, 또한, 배럴쉬프트(12)의 출렉데이타(a0~a5)중 적어도 어느 하나가 고전위인 경우에는 노아게이트(132a)의 출력신호인 제어신호(C1)가 저전위로 출력된다.
따라서, 어드레스매핑로직(132)의 출력신호인 제어신호(C1)가 저전위인 경우에는 제어신호(C2)가 고전위 또는 저전위에 상관없이 멀티플렉서(133)에서 덧셈기(131a)의 출력신호인 제 1 그룹 어드레스신호를 선택하여 출력하게 되고, 이 제 1 그룹 어드레스신호는 복호기록업 테이블(14)의 제 1그룹(14a)의 어드레스를 지정하게 된다.
또한, 어드레스매핑로직(132)의 출력신호인 제어신호(C1)가 고전위이고, 제어신호(C2)가 저전위인 경우에는 멀티플렉서(133)에서 덧셈기(131b)의 출력신호인 제 2 그룹 어드레스신호를 선택하여 출력하게 되고, 이 제 2 그룹 어드레스신호는 복호기 룩업 테이블(14)의 제 2 그룹(14b)의 어드레스를 지정하게 된다. 또한 어드레스매핑로직(132)의 출력신호인 제어신호(C1),(C2)가 모두 고전위인 경우에는 멀티플렉서(133)에서 덧셈기(131C)의 출력신호인 제 3 그룹 어드레스신호를 선택하여 출력하게 되고, 이 제 3 그룹 어드레스신호는 복호기 룩업테이블(14)의 제 3 그룹(14c)의 어드레스를 지정하게 된다.
이와 같이 복호기록업 테이블(14)의 제1, 제2, 제3그룹(14a,14b,14c)의 어드레스가 지정됨에 따라 그 어드레스에 해당하는 복호값과 코드길이를 출력하게 된다. 여기서 제 1 그룹(14a)의 경우에는 코드길이가 최대 9로 되고, 제 2 그룹(14b)의 경우에는 코드 길이가 최대 14로 되고, 제 3 그룹(14c)의 경우에는 코드길이가 최대 17로 된다. 그리고 상기 복호기 룩업 테이블(14)의 제1, 제2, 제3 그룹(14a,14b,14c)에서 출력되는 복호값은 부호버스로 출력되고, 코드길이 정보는 제어부(10)에 입력되어 다음 입력데이타를 이동하기 위한 정보로서 사용된다.
이상에서 상세히 설명한 바와 같이 본 발명은 배럴쉬프트의 출력데이타를 어드레스결정로직에서 입력받아 그룹별 어드레스를 결정하고, 이 그룹별 어드레스에 의해 복호기 룩업 테이블의 어드레스를 그룹별로 구분하여 지정하게 되므로 기존의 직렬처리방식에 비해 처리속도가 빠르고, 루카크스의 경우처럼 어떠한 코드의 변형이 필요없으며, 기존의 병렬처리방법에 비하여 복호기 룩업 테이블의 메모리 용량이 적어도 되고, 프리픽스 구조를 갖는 모든 가변장 부호(VLC) 복호에 적용될 수 있는 효과가 있게 된다.

Claims (5)

  1. 입력데이타를 입력받아 일시적으로 저장하는 입력버퍼(11)와, 상기 입력버퍼(11)의 출력데이타를 쉬프트하는 배럴쉬프트(12)와, 상기 배럴쉬프트(12)의 출력데이타(a0~a16)를 입력받아 그룹별 어드레스를 결정하는 어드레스결정로직(13)과, 상기 어드레스결정로직(13)의 그룹별 어드레스신호에 따라 그룹별로 어드레스가 지정되어 그 어드레스에 해당하는 코드길이와 복호값을 출력하는 복호기 룩업 테이블(14)과, 상기 입력버퍼(11) 및 배럴쉬프트(12)를 제어하고 상기 복호기룩업 테이블(14)의 복호값을 버스로 출력시키는 제어부(10)로 구성하여 된 것을 특징으로 하는 코드분류에 의한 병렬처리가변장 부호 복호기.
  2. 제 1 항에 있어서, 복호기 룩업 테이블(14)은 제1, 제2, 제3 그룹(14a,14b,14c)으로 구분하여 구성된 것을 특징으로 하는 코드분류에 의한 병렬처리 가변장 부호 복호기.
  3. 제 2 항에 있어서, 어드레스결정로직(13)은 배럴쉬프트(12)의 출력데이타(a0~a16)를 입력받아, 제1, 제2, 제3 그룹 어드레스신호를 출력하는 덧셈기(131a,131b,131c)와, 상기 배럴쉬프트(12)의 출력데이타(a0~a8)를 논리조합하여 제어신호(C1, C2)로 출력하는 어드레스매핑로직(132)과 상기 어드레스매핑로직(132)의 출력제어신호 (C1, C2)에 따라 상기 덧셈기 (131a,131b,131c)에서 출력되는 제1, 제2, 제3 그룹 어드레스 신호를 선택하여 출력하는 멀티플렉서(133)로 구성하여된 것을 특징으로 하는 코드분류에 의한 병렬처리 가변장 부호 복호기.
  4. 제 3 항에 있어서, 덧셈기 (131a),(131b),(131c) 는 배럴쉬프트(12)의 출력데이타(a0~a8),(a6~a13),(a0~a16)를 10배트의 접지전위, 10비트의 어드레스 1, 10비트의 어드레스 2와 각기 가산하여 제1, 제2, 제3 그룹 어드레스신호로 출력하게 구성된 것을 특징으로 하는 코드분류에 의한 병렬처리 가변장 부호 복호기.
  5. 제 3 항에 있어서, 어드레스매핑로직(132)은 배럴쉬프트(12)의 출력데이타 (a0~a5),(a6~a8)를 각기 노아링하여 제어신호(C1),(C2)로 출력하는 노아게이트(132a),(132b)로 구성하여 된 것을 특징으로 하는 코드 분류에 의한 병렬처리 가변장 부호 복호기.
KR1019930018315A 1993-09-11 1993-09-11 코드분류에 의한 병렬처리 가변장 부호 복호기 KR950010425B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930018315A KR950010425B1 (ko) 1993-09-11 1993-09-11 코드분류에 의한 병렬처리 가변장 부호 복호기
US08/143,476 US5404138A (en) 1993-09-11 1993-10-26 Apparatus for decoding variable length codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018315A KR950010425B1 (ko) 1993-09-11 1993-09-11 코드분류에 의한 병렬처리 가변장 부호 복호기

Publications (2)

Publication Number Publication Date
KR950009042A KR950009042A (ko) 1995-04-21
KR950010425B1 true KR950010425B1 (ko) 1995-09-16

Family

ID=19363388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018315A KR950010425B1 (ko) 1993-09-11 1993-09-11 코드분류에 의한 병렬처리 가변장 부호 복호기

Country Status (2)

Country Link
US (1) US5404138A (ko)
KR (1) KR950010425B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107303A (ja) * 1993-09-30 1995-04-21 Nec Corp ハフマン符号の復号化方法
US5604499A (en) * 1993-12-28 1997-02-18 Matsushita Electric Industrial Co., Ltd. Variable-length decoding apparatus
JP2746109B2 (ja) * 1994-03-09 1998-04-28 日本電気株式会社 ハフマン符号復号化回路
US5835033A (en) * 1994-11-08 1998-11-10 Canon Kabushiki Kaisha Decoding apparatus and method for coded data
JP2687926B2 (ja) * 1995-05-24 1997-12-08 日本電気株式会社 符号復号化装置
US5757295A (en) * 1995-12-28 1998-05-26 Philips Electronics North America Corporation Variable length decoder with enhanced throughput due to parallel processing of contiguous code words of identical type
EP0855106A1 (en) * 1996-06-28 1998-07-29 Koninklijke Philips Electronics N.V. High performance variable length decoder with two-word bit stream segmentation and related method
US6271689B1 (en) * 2000-03-16 2001-08-07 Robert Allen Freking Fast and small serial variable length encoder with an optimally high rate for encoding including huffman encoding
KR100451256B1 (ko) * 2001-10-17 2004-10-06 (주)씨앤에스 테크놀로지 Ｍｐｅｇ-4 역방향 가변장부호 복호화방법 및 회로
US7158684B2 (en) * 2002-04-25 2007-01-02 Texas Instruments Incoporated Entropy coding scheme for video coding
CN100340114C (zh) * 2004-02-24 2007-09-26 上海交通大学 多路并行可变长码解码的方法
CN1331360C (zh) * 2004-02-24 2007-08-08 上海交通大学 可变长码解码方法
US20060126726A1 (en) * 2004-12-10 2006-06-15 Lin Teng C Digital signal processing structure for decoding multiple video standards
KR101843087B1 (ko) * 2012-03-05 2018-03-28 삼성전자주식회사 디코딩 장치 및 방법
US9100042B2 (en) * 2013-06-20 2015-08-04 International Business Machines Corporation High throughput decoding of variable length data symbols
CN110739974B (zh) * 2018-07-19 2023-11-10 嘉楠明芯(北京)科技有限公司 数据压缩方法及装置和计算机可读存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
US5233348A (en) * 1992-03-26 1993-08-03 General Instrument Corporation Variable length code word decoder for use in digital communication systems

Also Published As

Publication number Publication date
KR950009042A (ko) 1995-04-21
US5404138A (en) 1995-04-04

Similar Documents

Publication Publication Date Title
KR950010425B1 (ko) 코드분류에 의한 병렬처리 가변장 부호 복호기
US5559831A (en) Circuitry for decoding huffman codes
US5696507A (en) Method and apparatus for decoding variable length code
US4028731A (en) Apparatus for compression coding using cross-array correlation between two-dimensional matrices derived from two-valued digital images
CN1144371C (zh) 编码可变长度代码及分段其可变长度码字的装置
US5151949A (en) System and method employing multiple predictor sets to compress image data having different portions
US5706001A (en) Run-length decoding apparatus for use in a video signal decoding system
US5751233A (en) Decoding apparatus and method therefor
KR20040012403A (ko) 가변 길이 코드 복호화 장치 및 방법
US5202770A (en) Picture coding apparatus including a coding controller for selecting coding between blocks and frames of image data
US5835035A (en) High performance variable length decoder with two-word bit stream segmentation and related method
US4185303A (en) Run length encoding of facsimile pictures
US6518896B1 (en) Multiple symbol length lookup table
CN1108014C (zh) 具有字节校准单元的可变长度码编码及分段装置
US5185820A (en) System for compressing image data having blank lines
US5657016A (en) Variable length decoder with one of N length indicator
JP2934603B2 (ja) 可変長さコードの復号化方法及びその装置
KR0152035B1 (ko) 가변장복호화방법 및 그 장치
GB2360915A (en) Run length compression encoding of selected bits of data words
CN1098565C (zh) 译码变长码的方法和设备
KR100207428B1 (ko) 허프만 코드 변환에 적응적인 고속 가변장 복호화 장치 및 방법
EP0913035B1 (en) context dependent data compression
JPS6352812B2 (ko)
KR0125126B1 (ko) 고속 가변길이부호 복호화 장치
KR20050066142A (ko) 문맥기반 적응 가변길이 복호화 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee