JPS61288623A - 同期信号伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信の同期信号伝送装置に関する
。特に、１ワードｍビ・ノド構成の信号を１ワードｎビ
ット構成の信号へ変換（ｍ、ｎｕま２以上の整数、ｍ＜
ｎ１以下ｍＢ−ｎＢ変換と０う。

）する符号伝送で、フレーム同期信号を何カｕして伝送
する同期信号伝送装置にに関する。

〔概要〕

本発明は、ｍＢ−ｎＢ変換符号伝送の同期信号伝送装置
において、 入力するディジタル主信号のにビ・ノド毎にｌビットの
付加信号を挿入合成し、ｅビ・ノドの付加信号と規定の
時間関係にある１ワードが所定の符号語に一致するとき
にこれを同期符号語とすることにより、 受信側において同期に必要な回路規模が小さくかつ同期
引込み時間が短くなるようにしたものである。

〔従来の技術〕

ディジタル信号の伝送ではマーク率の平衡化およびタイ
ミング信号の消失防止のためにｍＢ−ｎＢ変換符号伝送
が使われている。これは、入力信号をｍビット毎に区切
り、ｎビットの符号（ｎ＞ｍ）に変換して伝送するもの
で、（ｎ−ｍ）ピントの余剰ビットを利用してマーク率
を平衡化し、かつマーク・スペースの変化点を増してタ
イミング信号の消失を防くことができる。

コノヨうなｍＢ−ｎＢ変換符号伝送でフレーム同期信号
を付加して伝送する場合に、フレーム同期信号のための
余剰ピントを挿入し、これにｍＢ−ｎＢ符号変換を縦続
して行っていた。すなわち、まず、元の信号の一定周期
毎に付加ビットを挿入して符号を構成し、しかる後番こ
ｍＢ−ｎｆ３符号変換をして伝送路に送出していた。

〔発明が解決しようとする問題点〕 しかし、このような従来の同期信号伝送装置では、伝送
路符号が完全にｍＢ−ｎＢ変換則を満たず利点があるが
、フレー１、同期信号が１ワ−Ｆｍビット構成の定まっ
た位置に挿入されるようにしていないために、受信側に
おいては二重の同期操作、すなわちｍＢ−ｎＢ符号に対
する同期とフレーム同期とを縦続してとらなければなら
なたった。

このため同期に必要な回路規模が大きくなるとともに、
同期引込み時間が長くなる欠点があった。

本発明は上記の欠点を解決するもので、同期に必要な四
ｌ規模が小さく、かつ同期速度の早い同期信号伝送装置
を桿供することを目的とする。

〔問題点を解決するための手段〕

本発明は、送信ディジタル信号を１ワードｍビット構成
（ｍは２以上の整数）の信号から１ワードｎヒツト構成
（ｎは整数、ｎ＞ｍ）の二つの群の信号に変換する符号
変換手段を備えたｍＢ−ｎＢ変換符号伝送の同期信号伝
送装置において、入力するディジタル主信号のにビット
毎にｌビット（ｋ、４は自然数であって、ｋ＋ｌはｍの
整数倍に選ばれる。）の付加信号を挿入合成し、上記符
号変換手段に出力する挿入合成手段を備え、上記符号変
換手段は、上記ｌビットの付加信号と規定の時間関係に
ある１ワードが所定の符号語に一致するかを検出する一
致検出手段と、この一致検出手段の一致検出信号の有無
にしたがって上記二つの群の一方または他方に属する信
号を選択する選択手段とを含むことを特徴とする。

〔作用〕

本発明は、挿入合成手段で入力するディジタル主信号の
にビット毎にβビット（ｋ、ｎは自然数であって、ｋ十
ｌはｍの整数倍に選ばれる。）の付加信号を挿入合成し
て符号変換手段に出力する。

一致検出手段でβビットの付加信号と規定の関係にある
１ワードが所定の符号語に一致するかを検出し、この検
出信号に従って選択手段で二つの群の一方または他方に
属する信号を選択することにより、受信側では同期に必
要な回路規模を小さくしかつ同期引込み時間を短くする
ことができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例同期信号伝送装置のブロック構成図
である。

ここで本発明の特徴とするところは、第１図に示す一点
鎖線で囲む同期信号付加部分である。すなわち、入力デ
ィジタル主信号が入力する端子１０１は緩衝メモ１月０
２の入力に接続される。緩衝メモリ１０２から主信号ｄ
がスイッチ１０３の一方の入力端子に接続される。付加
信号Ｃが入力する端子１０４は、上記スイッチ１０３の
他の入力端子に接続される。入力ディジタル主信号に同
期したクロック信号ａが入力する端子１０９はスイッチ
１１０の入力端子およびカウンタ１１１の入力に接続さ
れる。スイッチ１１０の出力は緩衝メモ１月０２のクロ
ック入力に接続される。カウンタ１１１から切換制御信
号すがスイッチ１０３の制御入力およびスイッチ１１０
の制御入力に接続される。スイッチ１０３の出力端子か
ら主信号ｄに付加信号Ｃが挿入された出力信号ｅが直列
並列変換器１０５の入力に接続される。直列並列変換器
１０５から１ワードｍビット構成の並列信号かｍＢ−ｎ
Ｂ符号変換器１０６の入力に接続される。カウンタ１１
１から切換制御信号すが分岐され一致検出回路１０６．
および選択回路１０６□を含むｍＢ−ｎＢ符号変換器１
０６の群選択入力に接続される。ｍＢ−ｎＢ符号変換器
１０６から１ワードｎヒツト構成の二つの群の並列信号
が並列直列変換器１０７の入力に接続される。並列直列
変換器１０７から変換された直列信号ｆが端子１０８に
接続される。

このような構成の同期信号伝送装置の動作について説明
する。第２図は本発明の同期信号伝送装置の各信号のタ
イムチャートである。第２図の符号は第１図に示す「×
」印の部分の信号を示ず。

カウンタ１１１．はクロック信号ａをカウントし、ｋカ
ウント毎に１クロック周期間状態「１」を出力する。第
２図ではｚ＝１の場合を示している。いま、カウンタ１
１１かにクロックカウントし、ｔｌの時点にあるとする
。カウンタ１１１の出力信号すは第２図に示すように「
１」になり、スイッチ１１０を開き、緩衝メモ１月０２
の読出しを停止するとともにスイッチ１０３を端子１０
４の側に切換える。この結果スイッチ１０３の出力端子
には、端子１０４に印加されている付加信号Ｃが導かれ
、スイッチ１０３の出力信号ｅば第２図に示すように斜
線で示す信号となる。

■クロック周期後カウンタ１１１の出力信号すは「０」
となり、スイッチ１１０ば閉じ、スイッチ１０３は緩衝
メモリ１０２の側に切換ねる。この結果、後続するにビ
ット間は緩衝メモリ１０２から主信号ｄか読出される。

スイッチ１０３の出力信号ｅは斜線で示す付加信号Ｃの
次ににビットの主信号ｄが続く。以後同様にｌビットの
付加信号Ｃおよびにビットの主信号ｄが続く。

このスイッチ１０３の出力信号ｅは直列並列変換器】０
５によりｍビット毎の並列信号に変換される。

第２図に示す出力信号ｅばｍ＝３とし、３ビット毎に太
い縦線で区切って示す。ｋ十βの値はｍの整数倍に選ば
れているので、上記ｌビットの付加信号Ｃは第２図に示
すようにスイッチ１０３の出力信号ｅのｍビットの並列
信号の中の定まった位置に付加される。

ｍビットの並列信号はｍＢ−ｎＢ符号変換器１０６によ
りｎビットの符号語に変換される。第２図においては、
ｍ＝３、ｎ＝４として図示している。

このｎビットの並列信号は並列直列変換器１０７により
直列信号ｆに変換されて端子１０８に出力される。

ｍＢ−ｎＢ符号変換器１０６は群１および群２からなる
二つの変換符号群を持っている。−数構出回路１０６１
および選択回路１０６□によりカウンタ１１１の出力信
号すが１０」のときには、ｍＢ−ｎＢ符号変換器１０６
は群１から符号を選択し、出力信号すがｒｌＪのときに
は、符号変換器１０６は群２から符号を選択する。

上記方法で作成された端子１０８の伝送信号は、一定の
周期（ｋ＋Ｎ）　　・１／ｍの符号語毎に付加信号Ｃの
始まる符号語が伝送され、かつこの符号語は群２から選
択され、群１から選択された符号語とは明確に識別され
得る。この結果、この信号を受信する復号器においては
、付加信号Ｃに対する同期確保をｍＢ−ｎＢ符号の同期
と群の識別とを利用して行うことができる。すなわち、
付加信号Ｃを含む符号語が群２から選ばれたものである
ことを識別し、これをフレーム同期信号として付加信号
Ｃに対する同期を確保することができる。

なお群２から符号語を選ぶ時間位置を上記説明では付加
信号Ｃを含む符号語の位置に選んだが、本発明は付加信
号Ｃを含む符号語と一定の時間関係にある符号語の位置
に選ぶことも可能である。したがって、従来の装置のよ
うにビット単位で移相シフトをする場合に比較して同期
引込みに要する時間を１／ｍに短くすることができる。

第１図におけるカウンタ１１１は、たとえば第３図に示
すように構成される。第３図は第１図に示すカウンタ（
１１１）の詳細なブロック構成図である。

第４図はその各信号のタイムチャー１・である。第４図
の符号は第３図に示す「×」印の部分の信号を示す。端
子１０９にはクロック信号ａが印加され、端子３０１か
らカウンタ１１１の出力信号すがスイソチ１１０および
スイッチ１０３の制御入力に接続される。端子１０９の
クロック信号ａは二つのカウンタ３０２．３０３のカウ
ント入力に加えられる。カウンタ３０２．３０３はそれ
ぞれに、Ａクロックのカウントをし、それぞれに、ｐク
ロックカウント毎にパルスを出力する。カウンタ３０２
のカウント出力ｇはカウンタ３０３のリセット入力に接
続され、カウンタ３０３のカウント出力りは端子３０１
に導かれるとともにカウンタ３０２のリセット入力に接
続される。端子１０９に第４図に示すクロック信号ａが
入力され、カウンタ３０２のカウント出力ｇが第４図に
示すように「１」になっているとする。このときカウン
タ３０３はリセットされつづけ、そのカウント出力りは
「０」になり、カウンタ３０２のカウントを可能にする
。カウンタ３０２かにクロック周期カウントするとその
カウント出力ｇは「０」になり、カウンタ３０３のカウ
ントが可能になる。カウンタ３０３のカウント出力りが
「１」になるため、カウンタ３０２はリセットされつづ
ける。カウンタ３０３が１クロック周期カウントすると
、そのカウント出力りは「０」になり最初の状態にもど
ってカウンタ３０２がカウントを開始する。以」―の動
作により端子３０１には、ｋクロ・ツク周期間「０」と
なりβクロック周期間「１」となるような信号力（出力
され、第１図に示ずカウンタ１１１に必要な動作が果た
される。

第１図に示すｍＢ−ｎＢ符号変換器１０６はたとえば表
に示すような符号変換則をもつ。表は本発明の同期信号
伝送装置の符号変換則を示し、ｍ−３、ｎ＝４の場合を
示す。３ビ・７１〜入力に対し群１および群２に属する
二種類の４ビ・ノド出力符号語がある。この例では群１
と群２とでは入力３ビットが「ｏ　１０」およびｒｏｌ
ｌｊの場合のみ異なり、他の人力に対しては同し符号語
を出力する。

３ビット入力杆号がランダムな符号列をとるとき、ｒｏ
　１０ＪまたはＩＱ　１１Ｊの現われる確率は１／４で
あり、この確率で同期符号語が得られる。

本発明は表に示す３　Ｂ　−４Ｂ符号則に限らず他のｍ
Ｂ−ｎＢＢ符号則対しても適用される。

表 〔発明の効果〕 本発明は、以上説明したように、入力ディジタル主信号
のにビット毎にβビットの付加信号を挿入合成し、Ｃビ
ットの付加信号と規定の時間関係にある１ワードが所定
の符号語に一致するときに同期符号語となるようにｍＢ
−ｎＢ（ｍ、ｎは２以上の整数、ｎ＞ｍ）変換すること
により、受信側において同期に必要な回路規模が小さく
、かつ同期引込み速度を早くすることができる優れた効
果がある。フレーム同期信号を伝送するディジタル通信
に使用して極めて大きい効果がある。

【図面の簡単な説明】

第１図は本発明一実施例同期信号伝送装置のブロック構
成図。 第２図は本発明の同期信号伝送装置の各部の信号のタイ
ムチャート。 第３図は本発明の同期信号伝送装置のカウンタのブロッ
ク構成図。 第４図は本発明の同期信号伝送装置のカウンタの各部の
信号のタイムチャート。 １０１．１０４．１０８．１０９・・・入力端子、１０
２・・・緩衝メモリ、１０３・・・スイッチ、１０５・
・・直列並列変換器、１０６・・・ｍ　Ｂ　−ｎ　Ｂ符
号変換器、１０７・・・並列直列変換器。 特許出願人　日本電気株式会社１４、 べ、 “１”　　　”１“　”　゛“　　１　、二゛１　　゛
□Ａ

Claims (1)

【特許請求の範囲】
1. （１）送信ディジタル信号を１ワードｍビット構成（ｍ
   は２以上の整数）の信号から１ワードｎビット構成（ｎ
   は整数、ｎ＞ｍ）の二つの群の信号に変換する符号変換
   手段 を備えたｍＢ−ｎＢ変換符号伝送の同期信号伝送装置に
   おいて、 入力するディジタル主信号のにビット毎にｌビット（ｋ
   、ｌは自然数であって、ｋ＋ｌはｍの整数倍に選ばれる
   。）の付加信号を挿入合成し、上記符号変換手段に出力
   する挿入合成手段を備え、上記符号変換手段は、 上記ｌビットの付加信号と規定の時間関係にある１ワー
   ドが所定の符号語に一致するかを検出する一致検出手段
   と、 この一致検出手段の一致検出信号の有無にしたがって上
   記二つの群の一方または他方に属する信号を選択する選
   択手段と を含むことを特徴とする同期信号伝送装置。