JPH03173224A - 可変長符号化復号化方式 - Google Patents

可変長符号化復号化方式

Info

Publication number
JPH03173224A
JPH03173224A JP1310766A JP31076689A JPH03173224A JP H03173224 A JPH03173224 A JP H03173224A JP 1310766 A JP1310766 A JP 1310766A JP 31076689 A JP31076689 A JP 31076689A JP H03173224 A JPH03173224 A JP H03173224A
Authority
JP
Japan
Prior art keywords
block
variable
data
length
variable length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1310766A
Other languages
English (en)
Other versions
JP2837714B2 (ja
Inventor
Katsutoshi Sawada
克敏 沢田
Hiroshi Sakai
洋 酒井
Yoshiyuki Yashima
由幸 八島
Norihisa Shirota
典久 代田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sony Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sony Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1310766A priority Critical patent/JP2837714B2/ja
Publication of JPH03173224A publication Critical patent/JPH03173224A/ja
Application granted granted Critical
Publication of JP2837714B2 publication Critical patent/JP2837714B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は高速処理を必要とする信号の可変長符号化復号
化方式に関するものである。ここで、可変長符号化とは
、発生頻度の高い事象に対してはより短い符号語を割り
当てることにより平均符号11/i艮を固定長符号化の
場合よりも短くして符号化効率を向上させるものであり
、画像信号の高能率符号化における一つの有効な手段と
して広く用いられている。
(従来の技術) 第7図は可変長符号化復号化方式の一般的なシステム構
成図である6図に示す送信部70の701は可変長符号
語発生回路、702は符号化シフト回路、703は送信
バッファメモリ、受信部71の704は受信バッファメ
モリ、705は復号化シフト回路、706は可変長符号
語解読回路である。
送信部70の動作は以下の通りである。可変長符号語発
生回路701においては、該回路701への入力に対応
して可変長符号語を発生させ、符号化シフト回路702
においては発生符号語長に対応してレジスタ上のビット
位置を次々とシフトさせて可変長符号語データを設定し
、そのデータが一定ビット数に達する毎にまとめて送信
バッファメモリ703に標本化クロックに同期して書き
込み、該送信バッファメモリからは伝送路クロックに同
期して一定速度で読み出して伝送路へ送出する。
受信部71の動作は以下の通りである。受信バッファメ
モリ704では伝送路より受信したデータを伝送路クロ
ックに同期して書き込む。この受信バッファメモリ70
4からは次の復号化シフト回路705からの制御にもと
づいて標本化クロックに同期して一定ビット数ずつまと
めてデータを読み出して復号化シフト回路705のレジ
スタ上にそのデータを設定する。この復号化シフト回路
705では次の可変長符号語解読回路706から与えら
れる1サンプル前の可変長符号語の符号語長にもとづい
てレジスタ上のビット位置をシフトさせ、可変長符号語
の区切り毎にデータを取り出して可変長符号語解読回路
706に送る。この可変長符号語解読回路においてはそ
の可変長符号語に対応する出力を得るとともに可変長符
号語の符号語長を復号化シフトIjJ路705ヘフィー
ドバックする。
(発明が解決しようとする?&題) 以上に述べた従来構成と動作において、処理速度を低減
するために可変長符号化処理、復号化処理をそれぞれr
r (n≧2)並列構成で動作せざるを得ない場合を考
える。
たとえば、HDTV(高精細テレビジョン)信号のよう
な広帯域の信号を対象として可変長符号化復号化を行う
場合には、その標本化周波数は数十Mllz以上という
高い値となるためTTL素子を用いた直列処理は速度の
点から不可能である。このため例えばECLのような高
速の素子を用いざるを得ないが、ECLはTTLに比べ
雑音耐圧等の点から動作安定性で劣っていること、品種
数が少ないため設計上の制約が大きいこと等の問題があ
る。
また、標本化周波数がさらに高くなった場合にはECL
を用いても直列処理では処理速度が不足するという問題
が生じ、並列処理が必要となる。
並列処理を行なう場合、送信部ではn並列で出力される
可変長符号化データを1つの直列信号に変換して伝送路
に送出する必要がある。また、受信部で直列の受信デー
タをn個の並列データに変換する必要がある。しかし、
長さの不確定なnmL列の可変長符号語データを多重化
して連続的に並べる処理は困難である。また受信側では
nm列展開するためにはその前に符号語の区切りを検出
しなければならないが、この場合、処理速度の問題から
並列展開した後でなければ符号語長の解読は出来ないと
いう矛ノ^に陥ってしまう。
(発明の目的) 本発明の目的は上記従来技術の持つ問題点を解決して、
動作速度の低減が可能な並列処理構成のOf変長符号化
復号化方式を提供することにある。
(発明の特徴と従来技術との差異) 本発明の最も主要な特徴は、送信側では、送出する可変
長符号語を一定数ずつまとめて1ブロックを構成し、さ
らにn個のブロックをまとめて1グループを構成し、使
用される可変長符号ワードのいかなる組合せからもそれ
と同じ符号パタンが生じないような1つのユニークワー
ドを各グループの先頭に挿入し、各ブロックに含まれる
符号語データの総ビット数を示すブロック長情報をn個
の各ブロックの先頭に夫々挿入して送出すること。
受信側では、受信バッファメモリとして1つのメインバ
ッファメモリとn個のサブバッファメモリとを有し、伝
送路クロックに同期してメインバッファメモリに書き込
んだ受イ8データを標本化クロックに同期して読み出し
、前記ユニークワードによりグループの区切りを検出し
て、それを基1′史にして前記ブロック長情報を解読し
てn個の各ブロックの区切りを夫々検出してn個のサブ
バッファメモリに夫々1ブロック分ずつのデータを順次
振り分けて芹き込み、つぎにこれらn個のサブバッファ
メモリから夫々データを並列に読み出して対応するn個
の+1変長復号化回路により並列に復号化処理を行なう
こと、を特徴とする。
従来技術とは、複数のサブバッファメモリと1つのメイ
ンバッファメモリを用いた構成をとり。
可変長符号化データのグループ毎にユニークワードとそ
のグループに含まれるn個のブロックのブロック長情報
とを付加して伝送することにより、可変長符号化復号化
の並列処理を可能にした点が異なっている。
(実施例 1) 本発明の実施例として、例えばHDTV信号の可変長符
号化の場合について説明する。以下においては標本化周
波数は52MHz(テレビ信号1ライン当りのサンプル
数=1536サンプル)、可変長符号の最大語長(最長
ビット数)は12ビツトとする。
また、1ブロックは1ライン分の可変長符号語データ(
1536ワード)で構成するものとする。
第1図は本発明の第1の実施例における送信部lOのブ
ロック図であって、101〜104はそれぞれ可変長符
号語発生回路、105〜108はそれぞれI丁変長符号
化シフト回路、1.09〜112はそれぞれ送信サブバ
ッファメモリ、113は切り換えスイッチ回路、114
はユニークワード挿入回路、115はブロック長情報挿
入回路、116は送信メインバッファメモリである。各
サブバッファメモリ109〜112はA面。
Bir+iの2面を有し、また、各サブバッファメモリ
109〜+12およびメインバッファメモリ+16は3
2 、m展開で構成する。
次に送信部10の動作を述べる。可変長符号化される入
力データは4ライン(走査線)並列で可変長符号語発生
回路101−104に加えられる。そこで対応する可変
長符号語を発生させ、つぎの可変長符号化シフト回路1
05〜108において発生符号化語長に対応してレジス
タ上のビット位置をシフトさせて符号語データを設定し
、このデータが一定ビット数に達する毎に標本化クロッ
クに同期して送信サブバッファメモリ109〜112に
データを書き込む。
この送信サブバッファメモリは既述のとおり、A面、B
而の2面構成であり、1つの面へ1ブロック分のデータ
の井き込みが終了したら、次の1ブロック分のデータは
他面へ書き込む。すなわちブロック単位で交T1:にA
面、B而に書き込む。したがって、送信サブバッファメ
モリ109〜112からのデータの読み出しは現在書き
込みを行っていない他方の面から行う。
4つの送信サブバッファメモリ109〜112からは標
本化クロックに同期して切換スイッチ回路113を介し
て順次1ブロック分ずつデータを読み出す。
各送信サブバッファメモリからの各1ブロック分のデー
タすなわち計4ブロック分のデータをまとめて1グルー
プとし、各グループの先頭にはユニークワード挿入回路
114においてユニークワードUW(それと同じ符号パ
タンが可変長符号語のいかなる組合せからも生じないよ
うな符号語)を挿入し、さらにブロック長情報挿入回路
115において各ブロックの先頭にそのブロックのデー
タの総ビット数を示すブロック長情報BL、を挿入した
後に送信メインバッファメモリ116に書き込む。
最後に送信メインバッファメモリ116からは伝送路ク
ロックに同期してデータを読み出し、伝送路へ送出する
第2図は伝送路へ送出される送受信符号化データの多!
1【化構成を示す図であって、201はユニクワード(
tJW)、 202.203.204.205はブロッ
ク長情報(BLi+ 1”l・・・・・・4)、206
.207.208゜209は夫々1ブロック分の可変長
符号化データ(1)ΔT A 、  i = 1− =
−4)である。D A T A は可変長符号化データ
であるから一般にビット数は異なる。図かられかるよう
に本実施例では1グループは4ブロック分の可変長符号
化データで構成され、各グループの先頭にはユニークワ
ードUWが挿入され、各ブロックの先頭には該ブロック
に含まれる可変長符号化データの総ビット数を表わすブ
ロック長情報BL、が挿入される。
第3図は上述した送信部10の動作を説明するためのタ
イムチャートであり、記号Wは送信サブバッファメモリ
109〜112への書き込み、Rは送信サブバッファメ
モリからの読み出しおよび送信メインバッファメモリ1
16への書き込み、CODは可変長符号化(可変長符号
語発生およびレジスタ上でのビット位置のシフト)の夫
々の動作期間を示す。
第3図かられかるように可変長符号語の発生、レジスタ
上でのシフト、送信サブバッファメモリへの書き込みは
(1)〜(4)で4並列処理で行っているから1ブロッ
ク分のデータに対して4ブロック時間をかけて処理を行
うことができる。すなわち処理速度を174に低減でき
る。具体的には、直列処理の場合には52MHzクロッ
クで動作させる必要のあったものを13MHzに下げる
ことができる。
一方、送信サブバッファメモリからの読み出しおよび送
信メインバッファメモリへの書き込みは1ブロック時間
内に1ブロック分のデータを処理しなければならないが
、これについてはメモリの構成を多相展開の構成にする
ことにより動作速度を低減することができる。本実施例
の場合、1ブロック分の発生データが最大となるケース
はそのブロックの可変長符号語がすべて12ビツトの最
長符号語となったときで、この時、1536 X 12
 =18432ビット/ブロックとなる。ところでバッ
ファメモリを32相展開で構成しているから、読み出し
、書き込みの速度は18432/ 32 = 576回
/ブロック(19,5MHzに相当)に低減できる。
第4図は受信部40のブロック図であって、401は受
信メインバッファメモリ、402はユニークワード検出
回路、416はブロック長情報検出回路、403は切り
換えスイッチ回路、404〜407は夫々受信サブバッ
ファメモリ、408〜411は夫々可変長復号化シフト
回路、412〜415は夫々可変長符号語解読回路であ
る。送信部10と同様に各受信サブバッファメモリはA
面、8面の2面構成であり、また。
各サブバッファメモリ404〜407および受信メイン
バッファメモリ401は32相展開で構成する。
次に受信部40の動作を述べる。受信データをまず伝送
路クロックに同期して受信メインバッファメモリ401
に書き込む、この受信メインバッフメ′アメモリからは
標本化クロックに同期してデータを読み出し、ユニーク
ワード検出回路402によりユニークワードUWを検出
してグループの先頭位置を確定させ、これを基準にして
、まずブロック長情報検出回路416で第1ブロックの
ブロック長情報BL、を解読して第1ブロックに含まれ
る符号語データの総ビット数を検出する。このビット数
のデータを切り換えスイッチ回路403を介して受信サ
ブバッファメモリ404に書き込む。この受信バッファ
メモリ404へ第1ブロックのデータの書き込みが終了
したら、次のビット位置からは第2ブロックのブロック
長情報BL、が配置されているからこれをブロック長情
報検出回路416で解読して、第2ブロックに含まれる
符号語データの総ビット数を検出する。
このビット数のデータを切り換えスイッチ回路403を
介して受信サブバッファメモリ405に書き込む。以下
同様にして第3ブロックのデータを受信サブバッファメ
モリ406に、第4ブロックのデータを受信サブバッフ
ァメモリ407に書き込む。このように、グループ毎の
ユニークワードUWとブロック毎のブロック長情報BL
、とを用いることにより可変長符号語を解読しなくても
ブロックの区切りを知ることができて、4つの受信サブ
バッファメモリ404〜407に受信データを振り分け
ることができる。
各受信サブバッファメモリ404〜407は2面構成で
あり、1ブロックm位で交互に書き込みを行う。
したがって、受信サブバッファメモリからのデータの読
み出しは現在書き込みを行っていない他方の面から行う
、4つの各受信サブバッファメモリからは、次の可変長
復号化シフト回路408〜411からの制御にもとづい
て標本化クロックに同期して一定ビット数(16ビツト
)ずつまとめてデータを読み出す。
この可変長復号化シフト回路408〜411では次の可
変長符号語解読回路412〜415から与えられる1サ
ンプル前の符号語の語長にもとづいてレジスタ上のビッ
ト位置をシフトさせ、可変長符号語の区切り毎にデータ
を取り出して可変長符号語解読回路412〜415に送
る。この可変長符号語解読回路412〜415において
はその可変長符号語に対応する出力を得るとともに可変
長符号語の語長を可変長復号化シフト回路408〜41
1へそれぞれフィードバックする。
第5図は受信部40の動作を説明するためのタイムチャ
ートであり、記号Wは受信サブバッファメモリ404〜
407への書き込みおよび受信メインバッファメモリ4
01からの読み出し、Rは受信サブバッファメモリ40
4〜407からの読み出し、DECは可変長復号化(レ
ジスタ上でのビット位置シフトおよび可変長符号語解読
)の夫々の動作期間を示す。
送信部10と同様に、受信サブバッファメモリ404〜
407からの読み出し、シフト、可変長符号語解読は(
1)〜(4)で4並列処理で行っているから1ブロック
分のデータに対して4ブロック時間をかけて処理を行う
ことができる。すなわち処理速度を1/4に低減できる
。具体的には、直列処理の場合には52MIkクロック
で動作させる必要のあったものを13M Hzに下げる
ことができる。
Ji、受信サブバッファメモリ401からの読み出しお
よび受信メインバッファメモリ404〜407への書き
込みは1ブロック時間内に1ブロック分のデータを処理
しなければならないが、これは受も1メインバツフアメ
モリの構成を多相展開の構成にすることにより動作速度
を低減することができる。
本実施例の場合、送信部と同様にバッファメモリを32
相展開で構成しているから、読み出し、書き込みの速度
は18432/32=576回路/ブロック(19,5
MH7,に相当)に低減できる。
(実施例 2) 本発明の第2の実施例では、送受信符号系列の構成が第
2図と異なるほかは第1の実施例の第1図、第2図、第
3図、第4図、第5図と同様である。第6図は本発明の
第2の実施例における送受信符号化データの多重化構成
を示す図であって。
601はユニークワード(U W)、602.603.
604゜605は夫々第1ブロックから第4ブロックま
での各ブロックの可変長符号化データの総ビット数を表
わすブロック長情報(B Li+ i =1.2.3.
4)、606、607.608.609は夫々第1ブロ
ックから第4ブロックまでの各ブロックの可変長符号化
データである。第1の実施例と異なる点は、ブロック長
情報BL、がグループの先頭位置(ユニークワードの直
後)にまとめて配置されていることである。
送信部では4つの送信サブバッファメモリ109〜11
2から読み出した符号化データを第6図のようにユニー
クワードUWとブロック長情報BL。
とともに多重化して送信メインバッファメモリ116を
介して伝送路へ送出する。
受信部では、受信メインバッファメモリ401から読み
出した受信データに対してユニークワードUWの検出に
よりグループの先頭を確定した後、ユニークワードの直
後に続く4つのブロック長情報BL、をブロック長情報
検出回路416で解読する所により各ブロックの符号化
データのビット数を検出する。これに基づき切り換えス
イッチ回路403を制御してデータを1ブロック分ずつ
4つの受信サブバッファメモリ412〜415に順次振
り分けて書き込む。以降の動作は第1の実施例と全く同
様である。
(発明の効果) 以上説明したように、本発明方式によれば、可変長符号
化、復号化を並列処理で行うことが可能となるため、H
DTVのように高速の処理を必要とする場合でも処理速
度を低減させることができて、装置を実現する上できわ
めて有効である。
なお、本実施例の説明では送信部、受信部ともに1)6
列処理を行っているが、すでに述べたように処理速度の
点で最も厳しいのは受信部のフィードバックループを含
む可変長復号化部である。従って受m部のみ並列処理を
行う構成もありうる。
【図面の簡単な説明】
第1図は本発明の第1の実施例における送信部のブロッ
ク構成図、第2図は第1図の実施例における送受信符号
化データの多重化構成を示す図、第3図は送信側の動作
を説明するためのタイムチャート、第4図は本発明の第
1の実施例における受信部のブロック構成図、第5図は
受信側の動作を説明するためのタイムチャート、第6図
は本発明の第2の実施例における送受信符号化データの
多重化構成を示す図、第7図は従来の可変長符号化復号
化方式の一般的な構成図である。 101〜104・・・可変長符号語発生回路。 105〜108・・・可変長符号化シフト回路、109
〜112・・・送信サブバッファメモリ、113、40
3・・・切り換えスイッチ回路、114・・・ユニーク
ワード挿入回路 115・・・送信メインバッファメモリ、201、60
1・・・ユニークワード、202〜205.602〜6
05・・・ブロック長情報。 206〜209.606〜609・・・可変長符号化デ
ータ、401・・・受信メインバッファメモリ、402
・・・ユニークワード検出回路、404〜407・・・
受信サブバッファメモリ、408〜411・・・可変長
復号化シフト回路、412〜415・・・可変長符号語
解読回路、416・・・ブロック長情報検出回路。

Claims (2)

    【特許請求の範囲】
  1. (1)送信側では、送出する可変長符号語を一定数ずつ
    まとめて1ブロックを構成し、さらにn個のブロックを
    まとめて1グループを構成し、使用される可変長符号ワ
    ードのいかなる組合せからもそれと同じ符号パタンが生
    じないような1つのユニークワードを各グループの先頭
    に挿入し、各ブロックに含まれる符号語データの総ビッ
    ト数を示すブロック長情報をn個の各ブロックの先頭に
    夫々挿入して送出すること、 受信側では、受信バッファメモリとして1つのメインバ
    ッファメモリとn個のサブバッファメモリとを有し、伝
    送路クロックに同期してメインバッファメモリに書き込
    んだ受信データを標本化クロックに同期して読み出し、
    前記ユニークワードによりグループの区切りを検出して
    、それを基準にして前記ブロック長情報を解読してn個
    の各ブロックの区切りを夫々検出してn個のサブバッフ
    ァメモリにそれぞれ1ブロック分ずつのデータを順次振
    り分けて書き込み、つぎにこれらn個のサブバッファメ
    モリから夫々データを並列に読み出して対応するn個の
    可変長復号化回路により並列に復号化処理を行なうこと
    、 を特徴とする可変長符号化復号化方式。
  2. (2)使用される可変長符号ワードのいかなる組合せか
    らもそれと同じ符号パターンが生じないような1つのユ
    ニークワードの次に、n個のブロック長情報をグループ
    毎にグループの先頭部分にまとめ配置することを特徴と
    する前記請求項(1)記載の可変長符号化復号化方式。
JP1310766A 1989-12-01 1989-12-01 可変長符号化復号化方式 Expired - Lifetime JP2837714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1310766A JP2837714B2 (ja) 1989-12-01 1989-12-01 可変長符号化復号化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1310766A JP2837714B2 (ja) 1989-12-01 1989-12-01 可変長符号化復号化方式

Publications (2)

Publication Number Publication Date
JPH03173224A true JPH03173224A (ja) 1991-07-26
JP2837714B2 JP2837714B2 (ja) 1998-12-16

Family

ID=18009219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310766A Expired - Lifetime JP2837714B2 (ja) 1989-12-01 1989-12-01 可変長符号化復号化方式

Country Status (1)

Country Link
JP (1) JP2837714B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101475A (en) * 1994-02-22 2000-08-08 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung Method for the cascaded coding and decoding of audio data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101475A (en) * 1994-02-22 2000-08-08 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung Method for the cascaded coding and decoding of audio data

Also Published As

Publication number Publication date
JP2837714B2 (ja) 1998-12-16

Similar Documents

Publication Publication Date Title
USRE42147E1 (en) Method of processing variable size blocks of data by storing numbers representing size of data blocks in a fifo
KR860000821B1 (ko) 디지탈 신호처리장치
US5214705A (en) Circuit and method for communicating digital audio information
JPH02226926A (ja) 多重チャネルpcmタイプのリング上にhdlcフレームを伝送するためのシステム
JPS5854695B2 (ja) 信号制御方式
GB2175769A (en) Processing image data
US6476738B1 (en) Block interleave circuit
JPH03173224A (ja) 可変長符号化復号化方式
KR100272945B1 (ko) 직병렬데이터변환기
EP0299265A2 (en) Receiver synchronization in encoder/decoder
US20040153936A1 (en) Data recovery circuit and method and data receiving system using the same
JPH01209819A (ja) 可変長符号化復号化方式
JPH04826A (ja) ディジタル多重伝送システム
JPH05300486A (ja) 可変長符号化、復号化回路
JP2576526B2 (ja) 入出力信号監視回路
JP2950005B2 (ja) 情報記録装置および情報再生装置
US5604496A (en) Data processing device using data correlation
JP2685283B2 (ja) 通信方法、並びに並列可変長符号化回路及び並列可変長復号化回路
KR0184405B1 (ko) 가변길이 부호화 방법 및 장치
JP3423004B2 (ja) インタフェース回路
JPH03149931A (ja) 並列信号間位相同期回路
KR0125126B1 (ko) 고속 가변길이부호 복호화 장치
JPS63234454A (ja) 複号化用標本化クロツク再生方式
JPH0360225B2 (ja)
JPH03234138A (ja) マトリクス・スイッチング装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12