JP2950005B2 - 情報記録装置および情報再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像情報や音声情報を
可変長符号化して記録する情報記録装置とその再生装置
に関するものである。

【０００２】

【従来の技術】画像情報や音声情報は、伝送または記録
する場合に、データ量を削減するために高能率符号化を
用いることが多い。高能率符号化は画像情報の持つ冗長
成分を除去してデータ量を圧縮する手段である。高能率
符号化としては、入力された標本値をまず隣接する複数
の画素からなる小ブロックに分割し、各小ブロック毎に
直交変換して各直交変換毎に符号化する方法がある。こ
れらの変換符号化を用いる高能率符号化法では、前記変
換された成分に対して量子化を行い可変長符号化して伝
送する。

【０００３】可変長符号化とは発生頻度の小さな信号を
少ないビット数の符号語に符号化し、発生頻度の大きな
信号は多くのビット数の符号語に符号化する方法であ
る。これによって、平均的には少ないビット数でデータ
を伝送することが可能になる。従って従来の画像や音声
を記録または伝送する装置では上記のような可変長符号
化を用いてデータ量を削減してから記録再生を行なって
いた。

【０００４】しかしながら可変長符号化を用いた場合に
は、１ビットでも誤りが発生すると符号同期が外れるた
め、それ以後の可変長符号を復号することが不可能にな
る。このため従来の装置では伝送路誤りの影響が多数の
小ブロックに伝搬し、それを防ぐために多量の誤り訂正
符号やリセット信号を必要とした。

【０００５】そこでこのような課題を記録時のフォーマ
ットで改善する方法が提案されている（特願平２−４０
４８６３号）。（図４）は誤りが発生してもその誤りが
他の小ブロックへ影響を与えないフォーマットの説明図
である。（図４）は変換方法としてＤＣＴ（Discrete C
osine Transform）を用いており、小ブロックがＤＣＴ
を実行する基本単位（ＤＣＴブロック）に対応してい
る。（図４（ａ））は３つの小ブロックの変換後の成分
が可変長符号化された後のデータ量の割合を示してい
る。可変長符号化後のデータ量はその入力情報に依存す
るため、（図４（ａ））のようにブロック毎に異なるデ
ータ量になっている。このため最初の小ブロックに誤り
が発生して可変長符号同期が外れると、第２、第３の小
ブロックの先頭位置が検出できなくなるため３つの小ブ
ロックのデータが全て復号できなくなる。これに対し
（図４（ｂ））は、まず可変長符号化後のデータ領域を
３つの記録ブロックに分割し、そして各ＤＣＴブロック
の低域を表す可変長符号語から順に対応する記録ブロッ
クの先頭から書き込んでいく。また各記録ブロックの残
りのビット数がそこで用いる可変長符号化の最大の符号
長より小さくなった場合には、そこで一度書き込みを止
める。このようにすることによって、記録ブロックの先
頭から書き込まれる一連の可変長符号語の系列が符号語
の途中で分断されることがなくなる。次にこの段階で記
録ブロックに書き込まれていない可変長符号語は他の記
録ブロックも含めて余っている領域に記録する。従って
視覚上重要でない高域を表す符号語だけが対応する記録
ブロック以外の記録ブロックに書き込まれることになる
（（図４（ｂ））の”Ｈ”で示す部分）。このようなフ
ォーマットにすることによって１つの小ブロックに誤り
が発生しても、他の小ブロックはそれぞれ記録ブロック
の先頭から復号が再開できるため誤りの影響を最小限に
抑えることが可能になる。

【０００６】

【発明が解決しようとする課題】しかしながら上記のよ
うなフォーマットを実現するためには、１度可変長符号
化されたデータを並べ換えねばならないため、大変複雑
な回路や大容量のメモリが必要であった。特に動画のよ
うに高速で実時間処理が必要な装置に適用することは不
可能であった。

【０００７】本発明はこのような従来の情報記録装置と
再生装置の課題を解決することを目的とする。

【０００８】

【課題を解決するための手段】第１の発明は、画像また
は音声情報を複数画素ずつ集めて小ブロックを構成し、
前記小ブロック内の画素成分を変換し、前記変換された
画素成分を量子化して可変長符号化し、前記小ブロック
毎に固定長の記録ブロック領域を定め、前記可変長符号
化された小ブロック毎の可変長符号語を決められたフォ
ーマットに従って前記記録ブロックに記録して伝送する
際に、前記可変長符号化における最大の符号長がｎビッ
トであるときに、それぞれｎビット（ｎは整数）以上の
レジスタからなる第１レジスタと第２レジスタと、１ワ
ードがｎビットまたはｎビットの倍数であるメモリとを
設け、前記小ブロック毎に可変長符号化された符号語を
隙間無く第１レジスタに配置し、ワード単位で第１レジ
スタから前記メモリに配置す符号語配置手段と、前記メ
モリに配置されたデータをワード単位で読み出し、符号
語単位で第２レジスタに隙間無く再配置した後に、ワー
ド単位で第２レジスタから前記メモリに配置するフォー
マット手段と、前記フォーマット手段で配置された前記
メモリのデータを順次読み出して伝送することを特徴と
する情報記録装置である。

【０００９】第２の発明は、上記フォーマットに従って
前記記録ブロックに記録して伝送されたデータを再生す
る際に、前記可変長符号化における最大の符号長がｎビ
ットであるときに、それぞれｎビット（ｎは整数）以上
のレジスタからなる第１レジスタと第２レジスタと、１
ワードがｎビットまたはｎビットの倍数であるメモリと
を設け、伝送されたデータを前記メモリに順次配置する
伝送データ配置手段と、前記メモリに配置されたデータ
をワード単位で読み出し、符号語単位で第２レジスタに
隙間無く配置した後に、 第２レジスタからワード単位
で前記メモリに配置するデフォーマット手段と、前記小
ブロック毎にワード単位で前記メモリからデータを読み
出し、符号語単位で隙間無く第１レジスタに配置し、第
１レジスタの符号語を復号する可変長復号化手段とを具
備することを特徴とする情報再生装置である。

【００１０】第３の発明は、上記フォーマットを記録ま
たは再生する際に、前記可変長符号化における最大の符
号長がｎビットであるときに、それぞれｎビット（ｎは
整数）以上のレジスタからなる第１レジスタと第２レジ
スタと、１ワードがｎビットまたはｎビットの倍数であ
るメモリとを設け、前記小ブロック毎に可変長符号化さ
れた符号語を隙間無く第１レジスタに配置し、ワード単
位で第１レジスタから前記メモリに配置する符号語配置
手段と、前記メモリに配置されたデータをワード単位で
読み出し、符号語単位で第２レジスタに隙間無く再配置
した後に、ワード単位で第２レジスタから前記メモリに
配置するフォーマット手段と、前記伝送されたデータを
前記メモリに順次配置する伝送データ配置手段と、前記
メモリに配置されたデータをワード単位で読み出し、符
号語単位で第２レジスタに隙間無く配置した後に、 第
２レジスタからワード単位で前記メモリに配置するデフ
ォーマット手段と、前記小ブロック毎にワード単位で前
記メモリからデータを読み出し、符号語単位で隙間無く
第１レジスタに配置し、第１レジスタの符号語を復号す
る可変長復号化手段とを有する情報再生装置を具備し、
前記符号語配置手段と可変長復号化手段、または前記フ
ォーマット手段とデフォーマット手段を同一の回路をス
イッチで切り替えて使い分けることを特徴とする情報記
録再生装置である。

【００１１】

【作用】上記のような構成により、本発明の情報記録装
置では第１レジスタと第２レジスタおよびメモリを用い
てパイプライン式に可変長符号化とフォーマット化を実
行する。これによって、動画信号のような高速な入力信
号にも複雑なフォーマット化が適用可能になる。また本
発明の情報再生装置では情報記録装置と同様、第１レジ
スタと第２レジスタおよびメモリを用いて高速にデフォ
ーマット化および可変長復号化を実行できる。また、本
発明の情報記録装置と情報再生装置はその回路構成に類
似点が多い。このため記録時または再生時に処理順番を
スイッチを用いて切り替えることにより、ほとんどの回
路を共用化できるため、回路規模の削減効果が大きい。

【００１２】

【実施例】以下に本発明を実施例を用いて説明する。こ
こでは説明を簡単にするため（図４（ｂ））のようなフ
ォーマットを実現する実施例を用いる。従って変換方法
としてはＤＣＴを用いる。フォーマットとして（図４
（ｂ））のように３つの固定の長さの記録ブロックを設
定し、各記録ブロックの先頭から対応する各ＤＣＴブロ
ック（小ブロック）の低域を表す可変長符号語から書き
込む。また可変長符号の最大の符号長を１６ビットに設
定し、各記録ブロックの残りビット数が１６ビットより
小さくなった場合には可変長符号語の書き込みを停止す
る。このようにして各記録ブロックの低域部の書き込み
が終了した後、まだ書き込めていない高域を表す可変長
符号語を、各記録ブロックの低域を表す可変長符号語の
続きに書き込む（（図４（ｂ））の”Ｈ”で示す部
分）。高域を表す可変長符号語はＤＣＴに対する記録ブ
ロックの残りのスペースから順に３つのＤＣＴの高域の
可変長符号語を隙間無く書き込む。このため高域を表す
可変長符号語に関しては必ずしも対応する記録ブロック
に書き込まれるとは限らない。

【００１３】以下の説明は上記のようにＤＣＴされて量
子化された量子化値が入力された場合に対する情報記録
装置または情報再生装置に対するものである。また説明
を簡単にするため、可変長符号の最大の符号長を１６ビ
ットに設定するので説明に用いるＦＲＡＭ、ＶＲＡＭの
入出力ビット幅を１６ビットにしている。

【００１４】（図１）は第１の本発明の一実施例に係る
情報記録装置のブロック図である。（図１）において、
１は入力部、２は可変長符号化部、３は符号長検出部、
４はシフト器、５はセレクタ、６はレジスタ、７は第１
のメモリであるＶＲＡＭ、８はスイッチ、９はシフト
器、１０はセレクタ、１１はレジスタ、１２は符号長検
出、１３は第２のメモリであるＦＲＡＭ、１４は出力
部、１５は制御部である。

【００１５】次に本実施例の動作について説明する。入
力部１から入力される量子化値は、可変長符号化部２で
可変長符号化される。可変長符号化と同時に符号長検出
部３では出力される可変長符号語の符号長を検出し制御
部１５へ出力する。可変長符号化部２から出力される可
変長符号語はシフト器４によって巡回シフトされる。こ
こでのシフト量は、１つ前の可変長符号語の最後のビッ
トの次のビットに現在入力されている可変長符号語の最
初のビットが位置する量に制御部１５で制御される。具
体的には制御部１５で符号長検出部３から入力される符
号長をもとにシフト量を計算する。シフト器４で巡回シ
フトされた可変長符号語はセレクタ５において、レジス
タ６に記憶されている１つ前までの可変長符号語の系列
と混合されてレジスタ６へ記憶される。またレジスタ６
にまだＶＲＡＭ７に記録されていない１６ビット以上の
可変長符号語の系列が記憶された場合には、前から１６
ビットの系列をＶＲＡＭへ書き込む。このようにして可
変長符号化部２から出力される可変長符号語は隙間無く
詰め込まれた１６ビットづつのビット列に変換されてＶ
ＲＡＭ７へ記録される。

【００１６】次にＶＲＡＭ７へ詰め込まれたデータをフ
ォーマット化して（図４（ｂ））の様な形でＦＲＡＭ１
３へ記録する方法について説明する。まず（図４
（ｂ））の各記録ブロックの先頭から順に低域を表す可
変長符号語を書き込む方法（低域部の書き込み）につい
て説明する。

【００１７】まずスイッチ８でシフト器９の入力として
ＶＲＡＭ７を選択する。次にスイッチ８を介して入力さ
れるＶＲＡＭ７からのデータをシフト器９で記録ブロッ
クの先頭から詰めて記録できるようにシフト量を制御す
る。次にセレクタ１０では、レジスタ１１に上位ビット
から既に記憶されているデータの最後のビットまではレ
ジスタ１１のフィードバックを選択し、それ以下の下位
ビットはシフト器９からの入力データを選択する。この
選択の閾値（ビット位置）はシフト器９でのシフト量を
用いて制御部１５で決定される。このようにして既に記
録されているデータと入力されたデータを隙間無く接続
することが可能になり、このデータをレジスタ１１に入
力する。同時に符号長検出部１２では、各基本時刻毎に
現在のレジスタ１１上の符号語の先頭ポインタの示す位
置から始まる符号語の符号長を検出する。ここで求まる
符号長を前記ポインタに加算することによって次の符号
語の先頭ポインタを求めることが出来る。またレジスタ
１１の符号語の先頭ポインタの位置が最上位ビットから
１６ビットを超えた場合には、その上位１６ビット分の
データをＦＲＡＭ１３に書き込む。そしてレジスタ１１
の内容はセレクタ１０を用いて１６ビット上位方向にシ
フトされる。また同時に符号語の先頭ポインタも１６マ
イナスされる。このようにしてＶＲＡＭ７から出力され
るデータは順次ＦＲＡＭ１３へ書き込まれていくと同時
に、可変長符号語の符号語単位で記録ブロックのどこま
で書き込まれたかが検出できる。そこで記録ブロックの
残りのビット数が１６を下回る場合には、そのレジスタ
１１の上位１６ビットのデータをＦＲＡＭ１３へ書き込
む。そして一度そのＤＣＴブロックに対する書き込みを
終了して次のＤＣＴブロックの書き込みに移る。

【００１８】このような操作を３つのＤＣＴブロックに
対して実行することによって（図４（ｂ））の低域部分
のフォーマット化が実現できる。次にまだＦＲＡＭ１３
に書き込まれていない高域に対する可変長符号語の書き
込み（高域部の書き込み）方法について説明する。

【００１９】（図４（ｂ））のように通常各記録ブロッ
クの低域部分と高域部分はＦＲＡＭの１ワード（１６ビ
ット）の途中で分離されている。そこでまず現時点でＦ
ＲＡＭ１３に書き込まれている低域を表す可変長符号語
の最後の符号語を取り出して、その後ろに隙間無く高域
を表す可変長符号語を接続してから再びＦＲＡＭ１３へ
書き込む必要がある。このため、まずスイッチ８を切り
換えてＦＲＡＭ１３の出力をシフト器９、セレクタ１０
を介してレジスタ１１へ入力する。次にスイッチ８を切
り換えてＶＲＡＭ７から高域を表す可変長符号語をシフ
ト器９へ入力する。シフト器９では、レジスタ１１にお
いて既に記憶されている低域を表す可変長符号語と隙間
無く接続できるように入力された高域を表す可変長符号
語をシフトする。シフトされた可変長符号語はセレクタ
１０でレジスタ１１から出力される低域を表す可変長符
号語と混合されてレジスタ１１に入力される。同時に符
号長検出部１２では高域を表す可変長符号語の符号長を
検出しながら上記の低域部の書き込みと同様にＦＲＡＭ
１３へデータを書き込んでいく。このようにして各記録
ブロックの残りのスペースが無くなるまで同じ処理を繰
り返す。また処理途中で、あるＤＣＴブロックに対する
可変長符号語が全て書き込まれてしまった場合には、一
度そこで処理を中止して次のＤＣＴブロックの高域の可
変長符号語を同様の方法で書き込む。このようにしてＦ
ＲＡＭ１３上でフォーマット化されたデータは出力部１
４から順次出力される。

【００２０】以上のような処理によって、比較的簡単な
処理を繰り返すことによって（図４（ｂ））のようなフ
ォーマットが実現できる。本発明は２種類のレジスタと
メモリを用いることによって、動画像のような高速な入
力データも実時間処理が可能である。

【００２１】次に（図２）を用いて第２の本発明の一実
施例に係る情報再生装置の実施例を説明する。（図２）
において、１６はフォーマット化されたデータの入力
部、１７はＦＲＡＭ、１８はスイッチ、１９はシフト
部、２０はセレクタ、２１はレジスタ、２２は符号長検
出部、２３はＶＲＡＭ、２４はセレクタ、２５はレジス
タ、２６はシフト部、２７は可変長復号化部、２８は符
号長検出部、２９は出力部、３０は制御部である。

【００２２】次に本実施例の動作について説明する。
（図４（ｂ））のようにフォーマット化されたデータを
ＤＣＴブロック毎に分離してＶＲＡＭに書き込む為に
は、第１の実施例のフォーマット化と同様に、まず低域
部をＶＲＡＭに書き込み、次に高域部を分離して各ＤＣ
Ｔブロック毎にＶＲＡＭに書き込む必要がある。この動
作をデフォーマット化と呼び以下に説明する。

【００２３】入力部１６からＦＲＡＭ１７にフォーマッ
ト化されたデータが入力される。次にまず低域部をＦＲ
ＡＭ１７からＶＲＡＭ２３へ移す動作を説明する。スイ
ッチ１８を切り換えることによって、ＦＲＡＭ１７のデ
ータをシフト器１９、セレクタ２０を介してレジスタ２
１に入力する。同時に符号長検出部２２ではレジスタ２
１のデータから各時刻毎の可変長符号語の符号長を検出
し、可変長符号語単位で記録ブロックのどの位置までの
データを読み込んだかを検出する。このようにしてレジ
スタ２１の中の可変長符号語の系列が１６ビットを超え
ると、レジスタ２１の上位１６ビットをＶＲＡＭ２３に
書き込む。また符号長検出によって記録ブロックの残り
のビット数が１６より小さくなったことが検出された場
合は、レジスタ２１の上位１６ビットをＶＲＡＭ２３に
書き込んでそのＤＣＴブロックに対する低域部の処理を
終了する。このような処理を各ＤＣＴブロック毎に実行
することによって低域部のデフォーマット化が実現でき
る。

【００２４】次に高域部のデフォーマット化について説
明する。高域部のデフォーマット化では、フォーマット
化と同様に低域部の可変長符号語と高域部の可変長符号
語をＶＲＡＭ上の１ワード（１６ビット）の中で混合す
る必要がある。そこでまず現時点でＶＲＡＭ２３に書き
込まれている低域を表す可変長符号語の最後の符号語を
取り出して、その後ろに隙間無く高域を表す可変長符号
語を接続してから再びＶＲＡＭ２３へ書き込む必要があ
る。このため、まずスイッチ１８を切り換えてＶＲＡＭ
２３の出力をシフト器１９、セレクタ２０を介してレジ
スタ２１へ入力する。次にスイッチ１８を切り換えてＦ
ＲＡＭ１７から高域を表す可変長符号語をシフト器１９
へ入力する。シフト器１９では、レジスタ２１において
既に記憶されている低域を表す可変長符号語と隙間無く
接続できるように入力された高域を表す可変長符号語を
シフトする。シフトされた可変長符号語はセレクタ２０
でレジスタ２１から出力される低域を表す可変長符号語
と混合されてレジスタ２１に入力される。同時に符号長
検出部２２では高域を表す可変長符号語の符号長を検出
しながら上記の低域部の書き込みと同様にＶＲＡＭ２３
へデータを書き込んでいく。このようにして各記録ブロ
ックの残りのスペースが無くなるまで同じ処理を繰り返
す。また処理途中で、あるＤＣＴブロックに対する可変
長符号語が全て書き込まれてしまった場合には、一度そ
こで処理を中止して次のＤＣＴブロックの高域の可変長
符号語を同様の方法で書き込む。このようにしてＶＲＡ
Ｍ２３上にＤＣＴブロック毎に分離されたデフォーマッ
ト化されたデータが記録される。

【００２５】次にデフォーマット化されたＶＲＡＭ２３
に記録されたデータを可変長復号化する方法について説
明する。まずＶＲＡＭ２３から出力される連続する可変
長符号語の系列は、セレクタ２４を介してレジスタ２５
へ入力される。シフト器２６では、レジスタ２５から出
力される可変長符号語をその先頭のビットが最上位ビッ
トに来るようにシフトして可変長復号化部２７へ入力す
る。可変長復号化部２７では入力された可変長符号語を
復号して量子化値に変換して出力部２９から出力する。
同時に符号長検出部２８では復号された可変長符号語の
符号長を検出し、レジスタ２５における次の符号語の先
頭位置を求める。このようにして可変長符号語毎に復号
処理を行う。レジスタ２５上のデータでまだ復号されて
いないデータ量が１６ビットより小さくなる場合は、セ
レクタ２４を用いてＶＲＡＭ２３から新しいデータを入
力し、レジスタ２５に記憶されているデータの後ろに接
続して再びレジスタ２５に入力する。

【００２６】以上のような処理を実行することによっ
て、フォーマット化されたデータを量子化値に復号する
ことが可能になる。本発明により、２種類のレジスタと
メモリを用いることによって、比較的簡単な処理によっ
て動画像等の高速な入力信号に対する再生装置を構成す
ることが可能になる。

【００２７】最後に、本発明の情報記録装置と情報再生
装置を共用して回路規模を大幅に削減できる装置の実施
例を（図３）を用いて説明する。（図３）において、３
１は符号化入力部、３２は復号化出力部、３３は可変長
符号化部／復号化部、３４は符号長検出部、３５はスイ
ッチ、３６はシフト器、３７はスイッチ、３８はセレク
タ、３９はレジスタ、４０はＶＲＡＭ、４１はスイッ
チ、４２はシフト器、４３はセレクタ、４４はレジス
タ、４５は符号長検出部、４６はＦＲＡＭ、４７は符号
化出力部、４８は復号化入力部、４９は制御部である。

【００２８】まず本実施例の記録時の動作について説明
する。記録時においては、シフト器３６の入力をスイッ
チ３５によって可変長符号化部３３の出力に設定する。
またセレクタ３８の入力をスイッチ３７によってシフト
器３６とレジスタ３９の出力に設定する。このようにス
イッチ３５およびスイッチ３７を設定することによっ
て、（図３）に示した再生装置と（図１）に示した記録
装置を一致させることが可能になる。このように２つの
スイッチを使って本実施例で記録装置が実現できる。

【００２９】次に本実施例の再生時の動作について説明
する。再生時においては、シフト器３６の入力をスイッ
チ３５によってレジスタ３９の出力に設定する。またセ
レクタ３８の入力をスイッチ３７によってＶＲＡＭ４０
とレジスタ３９の出力に設定する。さらにシフト器３６
の出力は可変長復号化部３３に接続し、レジスタ４４の
出力はＶＲＡＭ４０の入力に接続される。このようにス
イッチ３５およびスイッチ３７を設定することによっ
て、（図２）に示した再生装置と（図１）に示した記録
装置を一致させることが可能になる。このように２つの
スイッチを使って本実施例で再生装置が実現できる。

【００３０】このように本実施例によれば、情報記録再
生装置を情報記録装置または情報再生装置とほとんど同
じ回路規模で実現することが可能になる。従って情報記
録装置と情報再生装置を独立に備える場合に比べて大幅
な回路規模の削減が実現できる。

【００３１】以上３つの実施例を用いて本発明の情報記
録装置、情報再生装置、情報記録再生装置の構成を説明
した。上記の実施例のレジスタ６、２５および３９のビ
ット数は、１６×２＝３２ビットあれば十分であり、レ
ジスタ１１、２１および４４は、１６×３−１＝４７ビ
ットあれば十分実現可能である。

【００３２】また本実施例は全て可変長符号の最大の符
号長が１６ビットの場合について説明しているが、その
他任意の最大符号長を持つ可変長符号に対しても適用可
能であることは言うまでもない。同時にフォーマットに
ついても（図４（ｂ））以外のフォーマットにも適用可
能であり、任意の数の小ブロックについても実現可能で
ある。また実際の回路構成では、本発明の上記以外の様
々な構成が可能である。

【００３３】

【発明の効果】以上のように、本発明の情報記録装置で
は第１レジスタと第２レジスタおよびメモリを用いてパ
イプライン式に可変長符号化とフォーマット化を実行す
ることにより、動画信号のような高速な入力信号にも複
雑なフォーマット化が適用可能になる。また本発明の情
報再生装置では情報記録装置と同様、第１レジスタと第
２レジスタおよびメモリを用いて高速にデフォーマット
化および可変長復号化を実行できる。さらに、本発明の
情報記録装置と情報再生装置はその回路構成に類似点が
多いため、記録時または再生時に処理順番をスイッチを
用いて切り替えることにより、ほとんどの回路を共用化
できるため、回路規模の削減効果を図ることが可能とな
る。

【図面の簡単な説明】

【図１】第１の本発明の情報記録装置の一実施例に係る
ブロック図である。

【図２】第２の本発明の情報再生装置の一実施例に係る
ブロック図である。

【図３】第３の本発明の情報記録再生装置の一実施例に
係るブロック図である。

【図４】フォーマット化の説明図である。

【符号の説明】

２ 可変長符号化部 ３、１２ 符号長検出部 ４、９ シフト器 ５、１０ セレクタ ６、１１ レジスタ ７ ＶＲＡＭ １３ ＦＲＡＭ １５ 制御部 ２７ 可変長復号化部

フロントページの続き (56)参考文献 特開 平４−221465（ＪＰ，Ａ) 特開 平５−130583（ＪＰ，Ａ) 特開 平５−217300（ＪＰ，Ａ) 特開 平５−49002（ＪＰ，Ａ) 特開 平４−160990（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/91 - 5/956 G11B 20/12

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 画像または音声情報を複数画素ずつ集め
   て小ブロックを構成し、前記小ブロック内の画素成分を
   変換し、前記変換された画素成分を量子化して可変長符
   号化し、前記小ブロック毎に固定長の記録ブロック領域
   を定め、前記可変長符号化された小ブロック毎の可変長
   符号語を決められたフォーマットに従って前記記録ブロ
   ックに記録して伝送する際に、前記可変長符号化における最大の符号長がｎビットであ
   るときに、 それぞれｎビット（ｎは整数）以上のレジスタからなる
   第１レジスタと第２レジスタと、 １ワードがｎビットまたはｎビットの倍数であるメモリ
   とを設け、 前記小ブロック毎に可変長符号化された符号語を隙間無
   く第１レジスタに配置し、ワード単位で第１レジスタか
   ら前記メモリに配置す符号語配置手段と、 前記メモリに配置されたデータをワード単位で読み出
   し、符号語単位で第２レジスタに隙間無く再配置した後
   に、ワード単位で第２レジスタから前記メモリに配置す
   るフォーマット手段と、 前記フォーマット手段で配置された前記メモリのデータ
   を順次読み出して 伝送することを特徴とする情報記録装
   置。
2. 【請求項２】 画像または音声情報を複数画素ずつ集め
   て小ブロックを構成し、前記小ブロック内の画素成分を
   変換し、前記変換された画素成分を量子化して可変長符
   号化し、前記小ブロック毎に固定長の記録ブロック領域
   を定め、前記可変長符号化された小ブロック毎の可変長
   符号語を決められたフォーマットに従って前記記録ブロ
   ックに記録して伝送されたデータを再生する際に、前記可変長符号化における最大の符号長がｎビットであ
   るときに、 それぞれｎビット（ｎは整数）以上のレジスタからなる
   第１レジスタと第２レジスタと、 １ワードがｎビットまたはｎビットの倍数であるメモリ
   とを設け、 伝送されたデータを前記メモリに順次配置する伝送デー
   タ配置手段と、 前記メモリに配置されたデータをワード単位で読み出
   し、符号語単位で第２レジスタに隙間無く配置した後
   に、 第２レジスタからワード単位で前記メモリに 配置
   するデフォーマット手段と、 前記小ブロック毎にワード単位で前記メモリからデータ
   を読み出し、符号語単位で隙間無く第１レジスタに配置
   し、第１レジスタの符号語を 復号する可変長復号化手段
   とを具備することを特徴とする情報再生装置。
3. 【請求項３】 画像または音声情報を複数画素ずつ集め
   て小ブロックを構成し、前記小ブロック内の画素成分を
   変換し、前記変換された画素成分を量子化して可変長符
   号化し、前記小ブロック毎に固定長の記録ブロック領域
   を定め、前記可変長符号化された小ブロック毎の可変長
   符号語を決められたフォーマットに従って前記記録ブロ
   ックに記録して伝送する際または前記フォーマットで伝
   送されたデータを再生する際に、前記可変長符号化における最大の符号長がｎビットであ
   るときに、 それぞれｎビット（ｎは整数）以上のレジスタからなる
   第１レジスタと第２レジスタと、 １ワードがｎビットまたはｎビットの倍数であるメモリ
   とを設け、 前記小ブロック毎に可変長符号化された符号語を隙間無
   く第１レジスタに配置し、ワード単位で第１レジスタか
   ら前記メモリに配置する符号語配置手段と、 前記メモリに配置されたデータをワード単位で読み出
   し、符号語単位で第２レジスタに隙間無く再配置した後
   に、ワード単位で第２レジスタから前記メモリに配置す
   るフォーマット手段と、 前記伝送されたデータを前記メモリに順次配置する伝送
   データ配置手段と、 前記メモリに配置されたデータをワード単位で読み出
   し、符号語単位で第２レジスタに隙間無く配置した後
   に、 第２レジスタからワード単位で前記メモリに配置
   するデフォーマット手段と、 前記小ブロック毎にワード単位で前記メモリからデータ
   を読み出し、符号語単位で隙間無く第１レジスタに配置
   し、第１レジスタの符号語を 復号する可変長復号化手段
   とを有する情報再生装置を具備し、 前記符号語配置手段と可変長復号化手段、または前記フ
   ォーマット手段とデフォーマット手段を同一の回路をス
   イッチで切り替えて使い分けることを特徴とする情報記
   録再生装置。
4. 【請求項４】 符号語配置手段が、入力される量子化値
   を可変長符号化する可変長符号化手段と、前記可変長符
   号化と同時に符号長を検出する符号長検出手段と、前記
   可変長符号化手段で得られた可変長符号語を前記符号長
   検出手段によって得られた符号長をもとにシフトするシ
   フト手段と、一定の長さの連続する可変長符号語の系列
   を記憶できる第１レジスタを準備し、前記シフト手段で
   シフトされた可変長符号語を既に前記第１レジスタに記
   憶されている可変長符号語の後ろに隙間無く接続するよ
   うに前記シフト手段の出力と前記第１レジスタの出力を
   セレクトするセレクト手段と、前記セレクト手段で混合
   された連続する可変長符号語の系列を前記第１レジスタ
   に記憶する第１レジスタ記憶手段と、前記第１レジスタ
   記憶手段によって記憶された可変長符号語の系列が所定
   量以上になったときにメモリに前記第１レジスタの出力
   を書き込むメモリ書き込み手段とを備えることを特徴と
   する請求項１また請求項３記載の情報記録装置。
5. 【請求項５】 フォーマット手段が、メモリからの出力
   をシフトするシフト手段と、一定の長さの連続する可変
   長符号語の系列を記憶できる第２レジスタを準備し、前
   記シフト手段でシフトされたデータを既に前記第２レジ
   スタに記憶されているデータの後ろに隙間無く接続する
   ように前記シフト手段の出力と前記第２レジスタの出力
   をセレクトするセレクト手段と、前記セレクト手段で混
   合されたデータを前記第２レジスタに記憶する第２レジ
   スタ記憶手段と、前記第２レジスタ記憶手段によって記
   憶されたデータの中の現時刻の可変長符号語の先頭ビッ
   トからのデータを用いて符号長を検出する符号長検出手
   段と、前記符号長検出手段によって得られた符号長を前
   記可変長符号語の先頭ビットに加算して次の可変長符号
   語の先頭ビットを求め、その先頭ビットが所定のビット
   数より大きい場合にメモリに前記第２レジスタの出力を
   書き込むメモリ書き込み手段とを備えることを特徴とす
   る請求項１または請求項３記載の情報記録装置。
6. 【請求項６】 デフォーマット手段が、メモリからの出
   力をシフトするシフト手段と、一定の長さの連続する可
   変長符号語の系列を記憶できる第２レジスタを準備し、
   前記シフト手段でシフトされたデータを既に前記第２レ
   ジスタに記憶されているデータの後ろに隙間無く接続す
   るように前記シフト手段の出力と前記第２レジスタの出
   力をセレクトするセレクト手段と、前記セレクト手段で
   混合されたデータを前記第２レジスタに記憶する第２レ
   ジスタ記憶手段と、前記第２レジスタ記憶手段によって
   記憶されたデータの中の現時刻の可変長符号語の先頭ビ
   ットからのデータを用いて符号長を検出する符号長検出
   手段と、前記符号長検出手段によって得られた符号長を
   前記可変長符号語の先頭ビットに加算して次の可変長符
   号語の先頭ビットを求め、その先頭ビットが所定のビッ
   ト数より大きい場合にメモリに前記第２レジスタの出力
   を書き込むメモリ書き込み手段とを備えることを特徴と
   する請求項２または請求項３記載の情報記録装置。
7. 【請求項７】 可変長復号化手段が、一定の長さの連続
   する可変長符号語の系列を記憶できる第１レジスタを準
   備し、メモリから出力されるデータを前記第１レジスタ
   に既に記憶されているデータの後ろに隙間無く接続する
   ように前記メモリの出力と前記第１レジスタの出力をセ
   レクトするセレクト手段と、前記セレクト手段でミック
   スされたデータを前記第１レジスタに記憶する第１レジ
   スタ記憶手段と、前記第１レジスタ記憶手段によって記
   憶されたデータの中の現時刻の可変長符号語の先頭ビッ
   トからのデータを用いて可変長復号して量子化値を出力
   する可変長復号手段と、同時に可変長符号語の先頭ビッ
   トからのデータを用いて符号長を検出する符号長検出手
   段と、前記符号長検出手段によって得られた符号長を前
   記可変長符号語の先頭ビットに加算して次の可変長符号
   語の先頭ビットを求め、その先頭ビットが所定のビット
   数より大きい場合にメモリから新しいデータを前記セレ
   クタを用いてに前記第１レジスタに入力することを備え
   ることを特徴とする請求項２または請求項３記載の情報
   記録装置と情報記録再生装置。
8. 【請求項８】 第１レジスタが２×ｎビットで構成され
   ることを特徴とする請求項１乃至３記載の情報記録装
   置。
9. 【請求項９】 第１レジスタが３×ｎ−１ビットで構成
   されることを特徴とする請求項１乃至３記載の情報記録
   装置。