JP3417684B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、画像処理装置の処理速
度の高速化に関するものであり、より詳細には、圧縮画
像データを伸長する画像処理装置のバッファメモリおよ
び復号化器の処理速度の高速化に関するものである。 【０００２】 【従来の技術】従来より、画像処理装置として、画像デ
ータを圧縮／伸長するものが知られている。 【０００３】画像データを圧縮する画像処理装置として
は、例えば、ＤＣＴ（離散コサイン変換）、量子化、ラ
ンレングス符号化および可変長・固定長符号化を組み合
わせたものが知られている。このような画像処理装置で
は、まず、画像データを小ブロック（例えば８×８画素
のブロック）に分割し、各ブロック単位で二次元ＤＣＴ
等の直交変換を施したのち、各画素ごとに量子化を行
う。次に、各ブロックについて「０」が連続する頻度が
高くなるように変換したのち（スキャン順序変換）、一
次元に並べ、先行する「０」の数（以下「ゼロラン」と
記す）と「０」以外の値（以下「レベル」と記す）とを
組にして表現することでシンボル数を減らす（ランレン
グス符号化）。そして、このデータを可変長符号、固定
長符号および区切り符号からなるデータに変換して（可
変長・固定長符号化）出力する。 【０００４】ここで、上述のスキャン順序変換およびラ
ンレングス符号化について、図７を用いて、さらに詳し
く説明する。図７（ａ）は、直交変換（ＤＣＴ等）およ
び量子化を施した後のブロックを示している。二次元Ｄ
ＣＴ等の直交変換を施したデータは、視覚的に高周波成
分の解像度が高くないことを利用して、この高周波成分
にあたるデータに大きい量子化幅を与えることにより、
「０」が出現する頻度を高くしている。次に、これらの
画素データについて、図７（ａ）に矢印で示したよう
に、８×８のマトリクスを形成する各画素をジグザグに
読み取る。これにより、図７（ｂ）に示したようなデー
タ列を得る。そして、このデータ列をランレングス符号
化することにより、図７（ｃ）に示したようなデータ
（ランレングス符号）を得る。なお、図７（ｃ）におい
て、各括弧内の左側の値はゼロランであり、右側の値は
レベルである。このようにして生成されたランレングス
符号は、可変長・固定長符号化されて、出力される。こ
こで、図７（ａ）に示したように、画素ブロックの画素
をジグザグに読み取ることとしたのは、各ゼロランの値
の偏りが大きい方が、ランレングス符号を可変長符号化
する際に圧縮率が高くなるからである。 【０００５】次に、このようにして圧縮処理された画像
データを伸長する画像処理装置について説明する。図８
は、かかる画像処理装置の構成を概略的に示すブロック
図である。同図に示したように、画像処理装置に入力さ
れた圧縮画像データは、バッファ８１を介して、可変長
・固定長復号化器８２に取り込まれ、図７（ｃ）に示し
たようなデータ列（ランレングス符号）に復号化され
る。この可変長・固定長復号化器８２の出力データは、
次に、ランレングス復号化・スキャン順序変換器８３に
入力される。 【０００６】ここで、ランレングス復号化およびスキャ
ン順序変換は、ランレングス復号化により図７（ｂ）に
示したデータ列を生成した後にスキャン順序変換を行っ
て図７（ａ）に示したような８×８画素ブロックのデー
タを生成することとしてもよいが、ここでは、後述する
ようなバッファメモリを用いてランレングス復号化とス
キャン順序変換とを同時に行うものとする。 【０００７】その後、ランレングス復号化およびスキャ
ン順序変換が施された画像データは、逆量子化器８５お
よび逆直交変換器８６により逆量子化および逆離散コサ
イン変換が行われた後、伸長画像データとして出力され
る。 【０００８】ここで、可変長・固定長復号化器８２での
処理（可変長・固定長復号化）について、より詳細に説
明する。なお、ここでは、可変長・固定長符号化方法と
してＭＰＥＧ(Moving Pictures Expert Group)方式を採
った場合を例にとって説明する。 【０００９】可変長・固定長復号化器８２に入力される
画像データ（圧縮画像データ）は、区切りの無い連続し
たデータ列によって構成されている（後述の図１０
（ａ）の「被解読符号」参照）。ここで、このデータ列
には、データの区切りを示すコードであるスタートコー
ドが含まれている。このスタートコードとしては、例え
ば、一画面分の画像データの開始を示すスタートコード
(picture start code)等がある（後述の図１０（ｂ）参
照）。このスタートコードは、データ列の途中から解読
を開始した場合でも他のデータやフラグと間違えて解読
（復号化）することがなく、また、他のデータやフラグ
をどのように組み合わせてもスタートコードと間違えて
解読してしまうことがないように、定められている。し
たがって、解読を開始する位置の決定や、解読エラーが
発生した場合の解読復帰位置の決定に使用される。 【００１０】以下、可変長・固定長復号化器８２の動作
について、図９〜図１１を用いて説明する。 【００１１】図９は、可変長・固定長復号化器８２の内
部構成を概略的に示すブロック図である。同図におい
て、符号解読部９２は、まず、頭出しシフト部９１から
被解読符号Ｄ₉₁を３２ビット入力し、このうちの最初の
２４ビットについて、この被解読符号Ｄ₉₁の値が「００
０００１Ｈ」（「Ｈ」は１６進数表示であることを示
す。以下同じ）と一致するか否かを判断する（図１１の
Ｓ１１１）。そして、被解読符号Ｄ₉₁が「０００００１
Ｈ」でなければ、頭出しシフト部９１に被解読符号Ｄ₉₁
を１ビット分だけシフトさせる（同図Ｓ１１２）。次
に、シフト後の２４ビットの被解読符号Ｄ₉₁について
（すなわち最初の入力符号から数えて２ビットめから２
５ビットめまでについて）、「０００００１Ｈ」と一致
するか否かを判断する（同図Ｓ１１１）。以下、「００
０００１Ｈ」が検出されるまで、同様の動作を繰り返
す。 【００１２】ここで、図１０（ｂ）に示すように、スタ
ートコードの上位６ビット（２進数では２４ビット）
は、常に「０００００１Ｈ」である。したがって、符号
解読部９２が「０００００１Ｈ」を検出した場合は、い
ずれかのスタートコードが存在していることがわかる。 【００１３】「０００００１Ｈ」が検出されると、符号
解読部９２は、この「０００００１Ｈ」に該当する部分
を切り出すために、被解読符号Ｄ₉₁を２４ビット（１６
進数の６桁に該当する）だけシフトする（図１１のＳ１
１３）。そして、検出されたスタートコードの残りの桁
を切り出すために、入力符号をさらに８ビット（１６進
数の２桁に該当する）だけシフトする（図１１のＳ１１
４）。 【００１４】続いて、符号解読部９２は、このスタート
コードに続く可変長・固定長符号の解読（復号化）を行
う。図１０（ａ）のにおいて、被解読符号の最初の３
桁は「１０１」であり、この可変長符号は「３」の該当
する（図１０（Ｃ）参照）。したがって、符号解読部９
２は、解読結果（ランレングス符号）として「３」を出
力し、さらに、可変長符号のパターン長（桁数）である
「３」を、頭出しシフト量情報Ｄ₉₂として出力する。頭
出しシフト部９１は、この頭出しシフト量情報Ｄ₉₂を入
力すると、被解読符号Ｄ₉₁を３ビットだけシフトさせ
る。これにより、このシフト後に符号解読部９２が入力
する被解読符号Ｄ₉₁は、図１０（ｂ）のに示すような
値となる。そして、符号解読部９２は、この被解読符号
Ｄ₉₁の最初の２桁「０１」が「２」に該当すると識別
し、解読結果として「２」を出力するとともに、パター
ン長「２」を頭出しシフト量情報Ｄ₉₂として出力する。
以下、同様にして、スタートコードの検出および可変長
・固定長符号の解読が続行される。 【００１５】このようにして生成された解読結果のデー
タ列（ランレングス符号）は、ランレングス復号化・ス
キャン順序変換器８３（図８参照）に送られる。 【００１６】ここで、可変長・固定長符号の解読中に、
可変長符号テーブル（図１０（ｃ）参照）や固定長符号
テーブル（図示せず）に無い符号パターンが現れた場合
には、符号解読部９２は、何等かの解読エラーが発生し
たものと判断する。可変長符号を含む符号の復号化の場
合には、解読エラーに起因して解読開始位置が一旦ずれ
てしまうとそのまま残りの入力符号の解読を続行して
も、無意味である。したがって、符号解読部９２は、可
変長・固定長符号の解読を中止して、次のスタートコー
ドの検出を行う（図１１参照）。そして、スタートコー
ドが検出されると、上述したような可変長・固定長符号
の解読を再開する（図１０（ａ）参照）。 【００１７】次に、図８に示した画像処理装置の、ラン
レングス復号化・スキャン順序変換器８３での処理（ラ
ンレングス復号化およびスキャン順序変換）について、
より詳細に説明する。 【００１８】図１２は、ランレングス復号化・スキャン
順序変換器８３の内部構成を概略的に示すブロック図で
ある。同図に示すように、このランレングス復号化・ス
キャン順序変換器８３としては、バッファメモリが使用
されている。 【００１９】図１２において、メモリ部１２１内のバン
クメモリ１２１ａ，１２１ｂは、８×８画素（すなわち
１ブロック）に相当する書き込み領域を有している。そ
して、これらの書き込み領域は、データの書き込みが行
われる前には、すべてゼロに初期化される。 【００２０】書き込みアドレス発生部１２２は、加算器
１２２ａとレジスタ１２２ｂとを備えている。ここで、
レジスタ１２２ｂの出力は、データの書き込みが行われ
る前には、「０」に初期化される。加算器１２２ａは、
レジスタ１２２ｂの出力と、可変長・固定長復号化器８
２から入力したデータ列（ランレングス符号）のゼロラ
ンとを入力する。そして、このレジスタ出力とゼロラン
とを加算した結果を、書き込みアドレスとして、メモリ
部１２１に送る。これにより、ランレングス符号の「レ
ベル」信号を、バンクメモリ１２１ａまたはバンクメモ
リ１２１ｂのいずれか（コントローラ１２４によって指
定される）の該当番地に順次書き込むことができる。そ
して、上述のように「レベル」信号が書き込まれた番地
以外は「０」に初期化されているので、この書き込みに
よってランレングス復号化を行うことができる。 【００２１】読み出しアドレス発生部１２３は、カウン
タ１２３ａとアドレス変換器１２３ｂとを備えている。
これにより、バンクメモリ１２１ａまたはバンクメモリ
１２１ｂ（コントローラ１２４によって指定される）に
書き込まれたデータ列をスキャン順序変換しながら読み
出すことができ、図７（ａ）に示したような量子化ＤＣ
Ｔ係数を得ることができる。また、この読み出しの際
に、読み出しアドレスＳ_R を書き込みアドレスＳ_R ′と
して使用し、順次「０」を書き込むことにより、次回の
書き込みのための初期化を行うことができる。 【００２２】コントローラ１２４は、上述のように、デ
ータの書き込み／読み出しを行うバンクメモリを選択す
るほか、可変長・固定長復号化器８２に対する書き込み
禁止信号の出力および可変長・固定長復号化器８２から
の書き込み終了信号の入力により、書き込みタイミング
の制御を行う。 【００２３】 【発明が解決しようとする課題】図８に示したような従
来の画像処理装置（画像データ伸長用の画像処理装置）
は、処理速度が十分ではなかった。 【００２４】ここで、可変長・固定長復号化器８２（図
９参照）においては、区切り符号の検出に多くの時間を
要しており、このことが処理速度を遅くさせる原因の一
つとなっていた。すなわち、従来の可変長・固定長復号
化器８２では、被解読符号を１ビット／サイクルの速度
で１ビットずつシフトさせながら区切り符号の検出を行
っていたので、解読の開始やエラー復帰に多くの時間が
必要であった。 【００２５】また、従来の可変長・固定長復号化器８２
には、区切り符号の一部が誤解読に使用された後で解読
エラーの発生が検出された場合に、エラー復帰の位置が
さらに次の区切り符号となってしまうので、解読エラー
の発生時に捨てられる画像データが多くなってしまうと
いう欠点もあった。 【００２６】一方、ランレングス復号化・スキャン順序
変換器８３（図１２参照）においては、バンクメモリ１
２１ａ，１２１ｂの書き込み／読み出しに要する時間が
実際には一定していないにも拘らず、書き込みを行うバ
ンクメモリと読み出しを行うバンクメモリとを切り替え
る時間間隔を一定にしており、このことが処理速度を遅
くさせる原因の一つとなっていた。以下、この理由につ
いて説明する。 【００２７】バンクメモリ１２１ａ，１２１ｂの書き込
み／読み出しに要する時間が常に一定であれば、バンク
メモリを切り替える時間間隔は、書き込み／読み出しの
いずれか遅い方にあわせて決定すればよい。ここで、例
えば１ブロック分のデータ列（８×８＝６４画素）の中
に固定長・可変長符号が常に１６個あるものとし、且
つ、ランレングス復号化に要する時間（すなわちバンク
メモリへの書き込みに要する時間）をデータ１個あたり
３クロックとすると、１ブロック分のデータ列の書き込
みに要する時間は１６×３＝４８クロックとなる。これ
に対して、バンクメモリからのデータの読み出しに要す
る時間を１データあたり１クロックとすると、１ブロッ
ク分のデータ列の読み出しに要する時間は６４クロック
である。したがって、書き込みを行うバンクメモリと読
み出しを行うバンクメモリとの切り替えは、図１３に示
したように６４クロック毎に行えばよく、処理時間の無
駄は生じないので高速の処理を行うことができる。 【００２８】しかし、画像データでは、そのブロックに
対応する画像がエッジなどの複雑な部分であるときは情
報量を多くし、変化がほとんどない単純な画像であると
きは情報量を少なくするのが一般的である。このため、
１ブロック分のデータ列の中に含まれる固定長・可変長
符号の個数は一定せず、画像の複雑さに応じて増減す
る。ここで、１ブロック分のデータ列の中に含まれるデ
ータがすべて固定長・可変長符号であった場合を考える
と、書き込みに要する時間は６４×３＝１９２クロック
となる。したがって、書き込みを行うバンクメモリと読
み出しを行うバンクメモリとの切り替えも、図１４に示
したように、１９８クロック毎に行わなければならな
い。 【００２９】画像データ全体で考えた場合には、１ブロ
ック分のデータ列の大部分が固定長・可変長符号で占め
られる確率はほとんどない。それにも拘らず、従来のラ
ンレングス復号化・スキャン順序変換器８３では、書き
込みに要する時間が最長である場合（すなわち１ブロッ
ク分のデータ列中に含まれるデータがすべて固定長・可
変長符号である場合）にあわせてバンクメモリを切り替
える時間間隔を設定しなければならず、このことが処理
速度を遅くする原因となっていたのである。 【００３０】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、高速処理が可能な画像処理装
置を提供することを目的とする。 【００３１】 【課題を解決するための手段】上記課題を解決するた
め、本発明の基本構成に係る画像処理装置は、複数のバ
ンクメモリと、これらのバンクメモリの読み出しおよび
書き込みを制御する制御回路とを備えたバッファメモリ
を有する画像処理装置において、前記制御回路が、 い
ずれかのバンクメモリに対する書き込みが終了した時点
で、既に読み出しが終了した他のバンクメモリが存在す
る場合には、当該他のバンクメモリに対して次の書き込
みを行なわせ、既に読み出しが終了した他のバンクメモ
リが存在しない場合には、いずれかのバンクメモリの読
み出しが終了するまで待機した後に当該読み出しが終了
したバンクメモリに対して書き込みを行なわせると共に
当該待機の期間中書き込みを禁止する書き込み制御手段
と、いずれかのバンクメモリからの読み出しが終了した
時点で、既に書き込みが終了した他のバンクメモリが存
在する場合には、当該他のバンクメモリに対して書き込
みが行なわれた順序にしたがって次の読み出しを行なわ
せ、既に書き込みが終了したバンクメモリが存在しない
場合には、いずれかのバンクメモリの書き込みが終了す
るまで待機した後に当該書き込みが終了したバンクメモ
リに対して読み出しを行なわせると共に当該待機の期間
中読み出しを禁止する読み出し制御手段と、を備え、前
記制御回路は、少なくとも可変長符号と区切り符号とを
有する圧縮画像データを復号化する復号化器が復号化し
た画像データを前記バンクメモリに書き込む書き込み動
作と、この書き込まれた画像データを前記バンクメモリ
より読み出す読み出し動作とを制御すると共に、前記復
号化器は、前記圧縮画像データと頭出しシフト量データ
とを入力しこの頭出しシフト量データにしたがって前記
圧縮画像データをシフトさせることにより被解読データ
を生成する頭出しシフト部と、この頭出しシフト部から
取り込んだ前記被解読データを切り出すことにより解読
データを生成する符号解読部と、前記頭出しシフト部か
ら取り込んだ前記被解読データからの前記区切り符号の
検出を複数の先頭ビット位置について同時に行ってこの
検出結果に基いて前記シフト量データを生成する並列区
切り符号検出部と、を備えることを特徴としている。 【００３２】 【作用】上記基本構成に係る画像処理装置によれば、バ
ンクメモリの切り替え制御を、書き込みに対しては、い
ずれかのバンクメモリに対する書き込みが終了した時に
読み出しが終了したバンクメモリがある場合にはそのバ
ンクメモリへの書き込みを行うとともに読み出しが終了
したバンクメモリがない場合には読み出しが終了するま
で待機した後に書き込みを行うこととした。また、読み
出しに対しては、いずれかのバンクメモリからの読み出
しが終了した時に書き込みが終了したバンクメモリがあ
る場合には書き込みの順序にしたがって次の読み出しを
行うとともに書き込みが終了したバンクメモリがない場
合には書き込みが終了するまで待機した後に読み出しを
行うこととした。このように作用するので、書き込みも
読み出しも行なわれない時間を低減させることができ
る。そして、このようにして動作効率を向上させること
により、処理速度を向上させることができる。また、上
記基本構成に加えてさらに上記構成の復号化器を備える
画像処理装置によれば、並列区切り符号検出部が、頭出
しシフト部から被解読データを取り込んで、複数の先頭
ビット位置についての区切り符号の検出を同時に行うこ
ととしたので、この区切り符号の検出に要する時間を短
縮することができる。 【００３３】 【実施例】以下、本発明の一実施例に係わる画像処理装
置について説明する。 【００３４】本実施例に係わる画像処理装置の全体構成
は、図８に示した従来の画像処理装置と同様であるが、
可変長・固定長復号化器およびランレングス復号化・ス
キャン順序変換器の構成が、従来の装置と異なってい
る。 【００３５】まず、本実施例に係る可変長・固定長復号
化器について説明する。この可変長・固定長復号化器
は、基本構成に復号化器を付加した画像処理装置におけ
る「復号化器」に該当する。 【００３６】図１は、かかる可変長・固定長復号化器１
０の構成を概略的に示すブロック図である。 【００３７】同図において、頭出しシフト部１１は、シ
フト量切り替え部１４から入力した頭出しシフト量情報
Ｄ₁₂に応じて、外部から入力した入力符号Ｄ_i をシフト
し、これにより被解読符号Ｄ₁₁を生成する。本実施例で
は、この頭出しシフト部１１の１回のシフト動作でシフ
トできるビット数の最大値（以下「最大シフト量」と記
す）を、３１ビットとする。また、被解読符号Ｄ₁₁のビ
ット幅を６４ビットとする。すなわち、最大シフト量を
Ｍとすると、被解読符号Ｄ₁₁のビット幅は２×（Ｍ＋
１）となる。 【００３８】符号解読部１２は、被解読符号Ｄ₁₁を入力
して、この被解読符号Ｄ₁₁の先頭から可変長符号のパタ
ーン検出・解読と、固定長符号の切り出しとを行う。そ
して、これによって得られたランレングス符号を解読結
果Ｄ_o として出力するとともに、解読・切り出しが行わ
れた可変長符号或いは固定長符号のパターン長を、頭出
しシフト量情報Ｄ₁₂′として出力する。なお、この符号
解読部１２は、後述するように、頭出しシフト部１１が
出力した６４ビットの被解読符号Ｄ₁₁のうち、下位３２
ビットのみを入力して、可変長・固定長符号の解読・切
り出しを行う。 【００３９】並列区切り符号検出部１３は、頭出しシフ
ト部１１から取り込んだ被解読符号Ｄ₁₁からのスタート
コードの検出を３１ビットの先頭ビット位置について同
時に行い、この検出結果に基いて区切り符号検出シフト
量情報Ｄ₁₂″、制御信号Ｄ₁₃およびシフト量切り替え信
号Ｄ₁₄を生成して出力する。 【００４０】シフト量切り替え部１４は、符号解読装置
１２が出力した頭出しシフト量情報Ｄ₁₂′と、後述の並
列区切り符号検出部１３が出力した区切り符号検出シフ
ト量情報Ｄ₁₂″とを入力する。そして、並列区切り符号
検出部１３から出力されたシフト量切り替え信号Ｄ₁₄の
制御により、シフト量情報Ｄ₁₂′，Ｄ₁₂″のいずれか一
方を、頭出しシフト量情報Ｄ₁₂として出力する。 【００４１】次に、頭出しシフト部１１および並列区切
り符号検出部１３の内部構成の一例について、図２を用
いて説明する。 【００４２】図２に示した頭出しシフト部１１におい
て、切り替え器２１−１の一方の入力からは入力符号が
入力され、他方の入力からはレジスタ２２−１の出力値
が入力される。一方、この切り替え器２１−１の出力
は、レジスタ２２−１に入力される。また、切り替え器
２１−２は、レジスタ２２−１，２２−２の出力値を入
力する。そして、この切り替え器２１−２の出力は、レ
ジスタ２２−２に入力される。さらに、切り替え器２１
−３はレジスタ２２−２，２２−３の出力値を入力し、
そして、この切り替え器２１−３出力はレジスタ２２−
３に入力される。ここで、これらのレジスタ２２−１〜
２２−３としては、それぞれ３２ビットのシフトレジス
タが使用されている。すなわち、頭出しシフト部１１の
最大シフト量をＭとすると、レジスタ２２−１〜２２−
３としてはＭ＋１ビットのものを使用する。また、切り
替え器２１−１〜２１−３の出力を切り替えるための制
御信号としては、後述するシフト量累積加算器２４が出
力する桁あふれ信号Ｄ₂₅が使用される。 【００４３】シフト量累積加算器２３は、シフト量切り
替え部１４から入力された頭出しシフト量情報Ｄ₁₂とシ
フト量累積レジスタ２４の出力値とを加算することによ
り、上述の桁あふれ信号Ｄ₂₅およびシフト回路用シフト
量Ｄ₂₆とを生成する。また、シフト量累積レジスタ２４
は、このシフト回路用シフト量Ｄ₂₆を入力する。なお、
シフト量累積加算器２３およびシフト量累積レジスタ２
４のビット幅は、それぞれ、頭出しシフト部１１の最大
シフト量をＭとして、ｌｏｇ₂ （Ｍ＋１）ビットとす
る。 【００４４】シフト回路２５は、切り替え器２１−１〜
２１−３の出力データＤ₂₁〜Ｄ₂₃を並列に取り込む。す
なわち、このシフト回路２５の入力のビット幅は９６ビ
ット（最大シフト量をＭとすると３（Ｍ＋１）ビット）
となる。そして、シフト量累積加算器２４が出力するシ
フト回路用シフト量Ｄ₂₆の制御にしたがって、このデー
タをシフトし、６４ビット（すなわち、２（Ｍ＋１）ビ
ット）のデータＤ₂₇として出力する。このシフト回路２
５の出力データは、レジスタ２６を介し、被解読符号Ｄ
₁₁として出力される。 【００４５】このような構成によれば、切り替え器２１
−１に入力された入力符号をレジスタ２２−１〜２２−
３で順次シフトさせて９６ビットの出力データＤ₂₁〜Ｄ
₂₃として出力し、シフト回路２５で頭出しシフト量情報
Ｄ₁₂に応じてシフトさせつつ、被解読符号Ｄ₁₁の出力を
行うことができる。 【００４６】一方、図２に示した並列区切り符号検出部
１３は、３１個（すなわち最大シフト量Ｍと同数）の区
切り符号検出器２７−１〜２７−３１を有している。こ
れらの区切り符号検出器２７−１〜２７−３１は、それ
ぞれ、被解読符号Ｄ₁₁の第１ビット〜第３１ビットを先
頭ビットとした２４ビットデータを入力する。すなわ
ち、区切り符号検出器２７−１は第１ビット〜第２４ビ
ットを入力し、区切り符号検出器２７−２は第２ビット
〜第２５ビットを入力し、以下同様にして、区切り符号
検出器２７−Ｍは第３１ビット〜第５４ビットを入力す
る。そして、各区切り符号検出器２７−１〜２７−Ｍ
は、入力した２４ビットデータを「０００００１Ｈ」と
比較し、比較結果を出力する。 【００４７】制御回路２８は、各区切り符号検出器２７
−１〜２７−３１から、比較結果を入力する。そして、
これらの比較結果のいずれかがスタートコードの検出を
示している場合には、どの区切り符号検出器がスタート
コードを検出したかにより当該スタートコードの位置を
判断する。そして、この判断結果および上述の比較結果
に基いて、区切り符号検出シフト量情報Ｄ₁₂″、制御信
号Ｄ₁₃およびシフト量切り替え信号Ｄ₁₄を生成する。 【００４８】次に、本実施例の可変長・固定長復号化器
１０の動作について、図１を参照しつつ、詳細に説明す
る。 【００４９】まず、スタートコードの検出を行うための
動作について説明する。 【００５０】スタートコードの検出を行う場合、並列区
切り符号検出部１３は、まず、シフト量切り替え信号Ｄ
₁₄を出力し、シフト量切り替え部１２に区切り符号検出
シフト量Ｄ₁₂″を選択させる。そして、頭出しシフト部
１１から６４ビットの被解読符号Ｄ₁₁を入力し、第１ビ
ット〜第３１ビットのそれぞれを先頭ビットとした場合
について、当該被解読符号Ｄ₁₁の値が「０００００１
Ｈ」（この値は２進数では２４ビットとなる）と一致す
るか否かを、同時に判断する。すなわち、図３のに示
したような６４ビットの被解読符号Ｄ₁₁のうち、第１ビ
ット〜第２４ビット、第２ビット〜第２５ビット、第３
ビット〜第２６ビット・・・第３１ビット〜第５４ビッ
トのそれぞれについて、「０００００１Ｈ」との比較を
行う。 【００５１】そして、「０００００１Ｈ」に一致する被
解読符号列が存在していなければ、区切り符号検出シフ
ト量Ｄ₁₂″として、「３１ビット」を出力する。ここ
で、この情報値「３１ビット」は、頭出しシフト部１１
の最大シフト量と一致する。すなわち、本実施例で、並
列区切り符号検出部１３が同時に行うことができる区切
り符号を３１通りとしたのは、頭出しシフト部１１の最
大シフト量に合わせたものである。 【００５２】この区切り符号検出シフト量Ｄ₁₂″は、シ
フト量切り替え部１４を介し、頭出しシフト量情報Ｄ₁₂
として、頭出しシフト部１１に入力される。これによ
り、頭出しシフト部１１が出力する被解読符号Ｄ₁₁は、
図３にで示すように、３１ビットだけシフトされる。 【００５３】そして、１回目の検出の場合と同様、並列
区切り符号検出部１３は、シフト後の被解読符号Ｄ₁₁の
第１ビット〜第３１ビットのそれぞれを先頭ビットとし
た場合について、「０００００１Ｈ」と一致するか否か
を判断する。以下、「０００００１Ｈ」が検出されるま
で、同様の動作を繰り返す。 【００５４】ここで、図３にでに示すように、「００
０００１Ｈ」が検出されると、並列区切り符号検出装置
１３は、この「０００００１Ｈ」に該当する部分を切り
出すために、被解読符号Ｄ₁₁をさらにシフトさせる。す
なわち、図３のに示した場合を例に採って説明する
と、被解読符号Ｄ₁₁の第１４ビット〜第３７ビットが
「０００００１Ｈ」と一致しているので、区切り符号検
出シフト量Ｄ₁₂″としては「１３ビット」が出力され
る。これにより、頭出しシフト部１１が出力する被解読
符号Ｄ₁₁は、１３ビットだけシフトされる。このように
して、図３にで示すような、スタートコードから始ま
る被解読符号Ｄ₁₁を得ることができる。 【００５５】次に、可変長・固定長符号の解読を行う際
の動作（すなわちランレングス符号を生成するための動
作）について説明する。 【００５６】まず、符号解読部１２が、可変長・固定長
符号の解読・切り出しを開始する。ここで、上述したよ
うに、符号解読部１２は被解読符号Ｄ₁₁の下位３２ビッ
トのみを入力する。したがって、図３にで示したよう
な被解読符号Ｄ₁₁が頭出しシフト部１１から出力されて
いる場合には、符号解読部１２はそのまま可変長・固定
長符号の解読・切り出しを開始することができる。 【００５７】この可変長・固定長符号の解読は、従来と
同様にして行われる（図１０参照）。そして、１回の解
読を行うたびに、解読結果Ｄ_o を出力する。また、これ
と併せて、解読された可変長符号或いは固定長符号のパ
ターン長を、頭出しシフト量情報Ｄ₁₂′として出力す
る。これにより、頭出しシフト部１１は、この頭出しシ
フト量情報Ｄ₁₂′（すなわち頭出しシフト量情報Ｄ₁₂）
を入力すると、この頭出しシフト量情報Ｄ₁₂の値にした
がって、出力する被解読符号Ｄ₁₁をシフトさせる。以
下、同様にして、可変長・固定長符号の解読・切り出し
が続行される。このようにして生成された解読結果のデ
ータ列（ランレングス符号）は、ランレングス復号化・
スキャン順序変換器（後述）に送られる。 【００５８】このようにして可変長・固定長符号の解読
・切り出しが行われている間も、並列区切り符号検出部
１３は、スタートコードの検出を続行している。そし
て、可変長・固定長符号の解読動作中にスタートコード
が検出された場合には、並列区切り符号検出部１３は制
御信号Ｄ₁₃によって符号解読部１２を一旦停止させ、シ
フト量切り替え信号Ｄ₁₄によりシフト両切り替え部１２
に頭出しシフト量情報Ｄ₁₂′を選択させて、被解読符号
Ｄ₁₁がスタートコードから始まるようにシフトさせる。 【００５９】また、可変長・固定長符号の解読中に、可
変長符号テーブル（図１０（ｃ）参照）や固定長符号テ
ーブル（図示せず）に無い符号パターンが現れた場合に
は、符号解読部１２は、何等かの解読エラーが発生した
ものと判断し、符号解読部１２による可変長・固定長符
号の解読を中止して、次のスタートコードの検出を行
う。そして、次のスタートコードが検出されると、上述
したような可変長・固定長符号の解読を再開する。ここ
で、本実施例の可変長・固定長復号化器１０では、解読
後のビットが３２ビット分、並列区切り符号検出部１３
に格納されているので、この３２ビットも含めて次のス
タートコードの検出を行うことができる。したがって、
スタートコードの一部がすでに誤解読に使用されていた
ような場合でも、そのスタートコードを失うことなくエ
ラー復帰を行うことができる。したがって、解読エラー
の発生時に捨てられる画像データ量を、従来よりも少な
くすることができる。 【００６０】なお、可変長・固定長復号化器１０が解読
結果（ランレングス符号）を出力するタイミングは、ラ
ンレングス復号化・スキャン順序変換器から入力される
書き込み禁止信号等によって制御されるが、詳細につい
ては後述する。 【００６１】次に、本実施例に係るランレングス復号化
・スキャン順序変換器について説明する。このランレン
グス復号化・スキャン順序変換器は、本発明の基本構成
に係る画像処理装置における「バッファメモリ」に該当
する。 【００６２】図４は、かかるランレングス復号化・スキ
ャン順序変換器４０の構成を概略的に示すブロック図で
ある。 【００６３】同図において、メモリ部４１内のバンクメ
モリ４１ａ，４１ｂは、８×８画素（すなわち１ブロッ
ク）に相当する書き込み領域を有している。そして、こ
れらの書き込み領域は、データの書き込みが行われる前
には、すべてゼロに初期化される。 【００６４】書き込みアドレス発生部４２は、加算器４
２ａとレジスタ４２ｂとを備えている。ここで、レジス
タ４２ｂの出力は、データの書き込みが行われる前には
「０」に初期化される。加算器４２ａは、レジスタ４２
ｂの出力と、前段の可変長・固定長復号化器１０（図１
参照）から入力したデータ列（ランレングス符号）のゼ
ロランとを入力する。そして、このレジスタ出力とゼロ
ランとを加算した結果を、書き込みアドレスＳ_W とし
て、メモリ部４１に送る。これにより、ランレングス符
号の「レベル」信号を、バンクメモリ４１ａまたはバン
クメモリ４１ｂのいずれか（バンク選択信号Ｒ_SEL によ
って指定される）の該当番地に順次書き込むことができ
る。そして、上述のように「レベル」信号が書き込まれ
た番地以外は「０」に初期化されているので、この書き
込みによってランレングス復号化を行うことができる。 【００６５】読み出しアドレス発生部４３は、カウンタ
４３ａとアドレス変換器４３ｂとを備えている。そし
て、このアドレス変換器４３ｂから読み出しアドレスＳ
_R を出力して、バンクメモリ４１ａまたはバンクメモリ
４１ｂ（バンク選択信号Ｒ_SELによって指定される）に
書き込まれたデータ列をスキャン順序変換しながら読み
出すことができ、出力データとしての量子化ＤＣＴ係数
（図７（ａ）参照）を得ることができる。また、この読
み出しの際に、上述の読み出しアドレスＳ_R を書き込み
アドレスＳ_R ′として順次「０」を書き込むことによ
り、次回の書き込みのための初期化を行うことができ
る。 【００６６】コントローラ（本発明の基本構成における
「書き込み制御手段」および「読み出し制御手段」に該
当する）４４は、上述のように、バンク選択信号Ｒ
_ＳＥＬを用いてデータの書き込み／読み出しを行なうバ
ンクメモリを選択する。本実施例では、バンク選択信号
Ｒ_ＳＥＬが「０」のときはバンクメモリ４１ａの書き込
みとバンクメモリ４１ｂの読み出しとが選択され、且つ
バンク選択信号Ｒ_ＳＥＬが「１」のときはバンクメモリ
４１ａの読み出しとバンクメモリ４１ｂの書き込みとが
選択されるものとする。このコントローラ４４は、前段
の可変長・固定長復号化器１０に対する書き込み禁止信
号Ｗ_Ｂの出力及びこの可変長・固定長復号化器１０から
の書き込み終了信号Ｗ_ＥＮＤの入力により書き込みタイ
ミングの制御を行う。さらに、これと併せて、後段の逆
量子化器５０に対する読み出し禁止信号Ｒ_Ｂの出力及び
この可変長・固定長復号化器１０からの読み出し禁止信
号Ｒ_ＳＥＬの入力により読み出しタイミングの制御を行
う。 【００６７】次に、本実施例に係わるランレングス復号
化・スキャン順序変換器４０の動作について説明する。 【００６８】図５は、かかるランレングス復号化・スキ
ャン順序変換器４０の動作を説明するための状態遷移図
である。 【００６９】まず、初期状態においては、バンクメモリ
４１ａ，４１ｂには何も書き込まれていないので、コン
トローラ４４は、読み出し禁止信号Ｒ_B を「１」（読み
出し禁止状態）とし、書き込み禁止信号Ｗ_B を「０」
（書き込み可能状態）とする。また、バンク選択信号Ｒ
_SEL は「０」として、書き込みとしてバンクメモリ４１
ａが選択された状態にしておくこととする。 【００７０】ここで、前段の可変長・固定長復号化器１
０が、バンクメモリ４１ａへのランレングス符号の書き
込みを終了すると、コントローラ４４には書き込み終了
信号Ｗ_END ＝１が入力される。これにより、図５に状態
Ａとして示したように、コントローラ４４は、読み出し
禁止信号Ｒ_B を「０」（読み出し可能状態）とし、バン
ク選択信号Ｒ_SEL を反転させる（図５では「Ｒ_SEL ＝＾
Ｒ_SEL 」と記す）。すなわち、ここでは、バンク選択信
号Ｒ_SEL は、「１」（バンクメモリ４１ａが読み出し状
態でバンクメモリ４１ｂが書き込みの状態）となる。ま
た、この時点ではバンクメモリ４１ｂには何も書き込ま
れていないので、書き込み禁止信号Ｗ_Bは「０」（書き
込み可能状態）に維持する。 【００７１】その後、状態Ｂに遷移し、書き込み終了信
号Ｗ_END が「１」となるか、或いは、読み出し終了信号
Ｒ_END が「１」となるまで、書き込み禁止信号Ｗ_B ＝
０、読み出し禁止信号Ｒ_B ＝０で、バンク選択信号Ｒ
_SEL の信号値をそのまま維持する状態（図５では「Ｒ
_SEL ＝Ｒ_SEL 」と記す）を続ける。 【００７２】ここで、状態Ａまたは状態Ｂにおいて、書
き込み終了信号Ｗ_END ＝１が再度入力されると、バンク
メモリ４１ａ，４１ｂはともに書き込みが行われた状態
となるので、状態Ｃに遷移し、書き込みを禁止するため
に書き込み禁止信号Ｗ_B を「１」とする。このとき、読
み出し禁止信号Ｒ_B およびバンク選択信号Ｒ_SEL の信号
値は、Ｒ_B ＝０、Ｒ_SEL ＝Ｒ_SEL のままとする。この状
態Ｃは、読み出し終了信号Ｒ_END ＝１が入力されるまで
維持される。そして、読み出し終了信号Ｒ_END＝１が入
力されると、上述の状態Ａに遷移する。 【００７３】一方、状態Ａまたは状態Ｂにおいて、読み
出し終了信号Ｒ_END ＝１が入力されると、バンクメモリ
４１ａ，４１ｂはともに読み出しを行うことができない
状態となるので、状態Ｄに遷移し、読み出し禁止信号Ｒ
_B を「１」にすることにより読み出しを禁止する。この
とき、書き込み禁止信号Ｗ_B およびバンク選択信号Ｒ
_SEL の信号値は、Ｗ_B ＝０、Ｒ_SEL ＝Ｒ_SEL のままとす
る。この状態Ｄは、書き込み終了信号Ｗ_END ＝１が入力
されるまで維持される。そして、書き込み終了信号Ｗ
_END ＝１が入力されると、上述の状態Ａに遷移する。 【００７４】図６は、バンクメモリ４１ａ，４１ｂ（図
５参照）の書き込み／読み出しの切り替えタイミングを
示すタイミングチャートである。図６からわかるよう
に、本実施例では、バンクメモリ４１ａ，４１ｂのいず
れかについて書き込み或いは読み出しが終了すると、他
のバンクメモリが書き込み／読み出し可能状態のときは
直ちに書き込み／読み出しの切り替えを行うことがで
き、書き込み／読み出しができない状態のときは書き込
み／読み出し可能状態となるまで待機した後に書き込み
／読み出しの切り替えを行うことができるので、従来の
ランレングス復号化・スキャン順序変換器の場合（図４
参照）と比較して処理時間を短縮することができる。 【００７５】なお、本実施例では、バンクメモリを２個
備えた場合について説明したが、３個以上のバンクメモ
リを備えることとしてもよいことはもちろんである。バ
ンクメモリを３個以上設けることとすれば、処理時間を
さらに短縮することができる。 【００７６】 【発明の効果】以上詳細に説明したように、本発明によ
れば、並列区切り符号検出部で複数の先頭ビット位置に
ついての区切り符号の検出を同時に行うこととしたので
複号化器における処理時間を短縮することができ、ま
た、バンクメモリのいずれかについて書き込み或いは読
み出しが終了すると該バンクメモリに対する書き込み／
読み出しの切り替えを他のバンクメモリの状態に応じて
直ちに行うこととしたのでバッファメモリにおける処理
時間を短縮することができる。 【００７７】したがって、本発明によれば、高速処理が
可能な画像処理装置を提供することができる。

【図面の簡単な説明】 【図１】本発明の一実施例に係わる復号化器の概略構成
を示すブロック図である。 【図２】図１に示した復号化器における頭出しシフト部
および並列区切り符号検出部の内部構成の一例を示すブ
ロック図である。 【図３】図１に示した復号化器の動作を説明するための
図である。 【図４】本発明の一実施例に係わるバッファメモリ（ラ
ンレングス復号化・スキャン順序変換器）の構成を概略
的に示すブロック図である。 【図５】図４に示したバッファメモリの動作を説明する
ための状態遷移図である。 【図６】図４に示したバッファメモリの動作を説明する
ためのタイミングチャートである。 【図７】スキャン順序変換およびランレングス符号化に
ついて説明する図であり、（ａ）は直交変換および量子
化を施した後の画素データからなるブロックを示す概念
図、（ｂ）は（ａ）の画素データを並べかえて読み取っ
た後のデータ列を示す概念図、（ｃ）は（ｂ）のデータ
列を変換することによって得られたランレングス符号を
示す概念図である。 【図８】従来の画像処理装置の一構成例を概略的に示す
ブロック図である。 【図９】図８に示した可変長・固定長復号化器の内部構
成を概略的に示すブロック図である。 【図１０】図９に示した可変長・固定長復号化器の動作
を説明するための図であり、（ａ）は解読動作を説明す
るための図、（ｂ）はスタートコードを示す図、（ｃ）
は可変長符号テーブルを示す図である。 【図１１】図９に示した可変長・固定長復号化器のスタ
ートコード検出動作を説明するためのフローチャートで
ある。 【図１２】図８に示したランレングス復号化・スキャン
順序変換器の内部構成を概略的に示すブロック図であ
る。 【図１３】図１２に示したランレングス復号化・スキャ
ン順序変換器の動作を説明するためのタイミングチャー
トである。 【図１４】図１２に示したランレングス復号化・スキャ
ン順序変換器の動作を説明するためのタイミングチャー
トである。 【符号の説明】 １０ 可変長・固定長復号化器 １１ 頭出しシフト部 １２ 符号解読部 １３ 並列区切り符号検出部 １４ シフト量切り替え部 ２１−１〜２１−３ 切り替え器 ２２−１〜２２−３ レジスタ ２３ シフト量累積加算器 ２４ シフト量累積加算器 ２５ シフト回路 ２６ レジスタ ２７−１〜２７−Ｍ 区切り符号検出器 ２８ 制御回路 ４０ ランレングス復号化・スキャン順序変換器 ４１ メモリ部 ４１ａ，４１ｂ バンクメモリ ４２ アドレス発生部 ４２ａ 加算器 ４２ｂ レジスタ ４３ 読み出しアドレス発生部 ４３ａ カウンタ ４３ｂ アドレス変換器 ４４ コントローラ

フロントページの続き (56)参考文献 特開 平３−36620（ＪＰ，Ａ) 特開 昭50−72508（ＪＰ，Ａ) 特開 平５−12423（ＪＰ，Ａ) 特開 昭64−84381（ＪＰ，Ａ) 特開 昭64−76284（ＪＰ，Ａ) 特開 平１−263063（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 9/00 H04N 1/41 H04N 7/24 H03M 7/40 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】複数のバンクメモリと、これらのバンクメ
   モリの読み出しおよび書き込みを制御する制御回路とを
   有するバッファメモリを備える画像処理装置において、 前記制御回路が、 いずれかのバンクメモリに対する書き込みが終了した時
   点で、既に読み出しが終了した他のバンクメモリが存在
   する場合には、当該他のバンクメモリに対して次の書き
   込みを行なわせ、既に読み出しが終了した他のバンクメ
   モリが存在しない場合には、いずれかのバンクメモリの
   読み出しが終了するまで待機した後に当該読み出しが終
   了したバンクメモリに対して書き込みを行なわせると共
   に当該待機の期間中書き込みを禁止する書き込み制御手
   段と、 いずれかのバンクメモリからの読み出しが終了した時点
   で、既に書き込みが終了した他のバンクメモリが存在す
   る場合には、当該他のバンクメモリに対して書き込みが
   行なわれた順序にしたがって次の読み出しを行なわせ、
   既に書き込みが終了したバンクメモリが存在しない場合
   には、いずれかのバンクメモリの書き込みが終了するま
   で待機した後に当該書き込みが終了したバンクメモリに
   対して読み出しを行なわせると共に当該待機の期間中読
   み出しを禁止する読み出し制御手段と、 を備え、 前記制御回路は、少なくとも可変長符号と区切り符号と
   を有する圧縮画像データを復号化する復号化器が復号化
   した画像データを前記バンクメモリに書き込む書き込み
   動作と、この書き込まれた画像データを前記バンクメモ
   リより読み出す読み出し動作とを制御すると共に、 前記復号化器は、前記圧縮画像データと頭出しシフト量
   データとを入力しこの頭出しシフト量データにしたがっ
   て前記圧縮画像データをシフトさせることにより被解読
   データを生成する頭出しシフト部と、この頭出しシフト
   部から取り込んだ前記被解読データを切り出すことによ
   り解読データを生成する符号解読部と、前記頭出しシフ
   ト部から取り込んだ前記被解読データからの前記区切り
   符号の検出を複数の先頭ビット位置について同時に行っ
   てこの検出結果に基いて前記シフ ト量データを生成する
   並列区切り符号検出部と、を備え ることを特徴とする画
   像処理装置。