JP2638424B2 - 可変長復号化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は可変長復号化装置に関
し、特にＴＶ電話，ＴＶ会議用の低ビットレート動画像
復号化の可変長復号化装置に関する。

【０００２】

【従来の技術】この種の従来の可変長復号化装置の一例
が、公開公報；特開平４−１１９０１３号に開示されて
いる。

【０００３】この従来例について図面を参照して説明す
る。

【０００４】図５は従来例を示すブロック図、図６は図
５中の可変長復号化部の構成を示すブロック図である。

【０００５】図５において、この従来例の可変長復号化
装置は、伝送路から送られてきた可変長符号化された圧
縮画像データを蓄える受信バッファメモリ５０と、受信
バッファメモリ５０から読出した可変長符号を可変長復
号化を行う可変長復号化部６０と、可変長復号化部６０
から情報源の復号化を行う情報源復号化部７０とを有し
て構成している。

【０００６】次に、図６を参照して可変長復号化部６０
について説明する。

【０００７】可変長復号化部６０は、アンパック部６
１、イベント復号部６２、イベントメモリ部６３、係数
展開部６４及び付加情報復号部６５によって構成され
る。

【０００８】アンパック部６１は、受信バッファメモリ
５０からデータ５ａを順に取り込み、これをビットシフ
トし、符号の区切れを先頭ビットにして可変長符号６ａ
を出力する。

【０００９】イベント復号部６２は、アンパック部６１
の出力する可変長符号６ａを復号して、ゼロラン長と係
数値からなるイベント６ｂとし、それをイベントメモリ
部６３に書き込んでいく。

【００１０】こうして、イベントメモリ部６３には復号
したイベントが蓄えられる。

【００１１】係数展開部６４は、イベントメモリ６３か
らイベント６ｃを適宜読み出し、それを展開した係数５
ｂを連続的に出力する。

【００１２】一方、付加情報復号部６５はアンパック部
６１の出力しているデータからイベント情報以外の部分
を復号し、動きベクトル５ｃやフレーム内／フレーム間
５ｄという情報を出力する。

【００１３】

【発明が解決しようとする課題】この従来の可変長復号
化装置では、可変長符号の伝送速度よりも早い速度で、
更に並列処理によって可変長復号化を行っていたため、
符号器で可変長符号化されて伝送されてきた可変長符号
を一旦受信バッファメモリに蓄えて、必要に応じて受信
バッファメモリに蓄えられている可変長符号を読み出し
て可変長復号化を行なっていた。従って受信バッファメ
モリにある程度可変長符号が蓄積されてから復号化を開
始しなければならなかった。その結果符号化装置から伝
送されてきた可変長符号が受信バッファメモリを通過し
て可変長復号化されるまでに時間を要し、再生画像が遅
延して、ＴＶ電話、ＴＶ会議などでは相手の応答が遅れ
てしまい非常に不自然であるという問題点があった。ま
た可変長復号化は長さが異なった長短符号を復号化する
ため、バッファメモリから読み出された１ワードのデー
タの中に複数の短符号が含まれている場合、あるいは長
符号が２ワードにまたがる場合があり、バッファメモリ
の読み出しを断続的に行なわなければならず、バッファ
メモリの読み出し制御が複雑であるという問題点があっ
た。

【００１４】

【課題を解決するための手段】本発明の可変長復号化装
置は、フレームを複数のグループに分割し、グループ毎
に符号化が行われ、ビット列として伝送されてきた可変
長符号を復号化する可変長復号器と、この可変長復号器
の出力から情報源復号化を行う情報源復号器とを備え、
前記可変長復号器は伝送路を介して伝送されてきた可変
長符号化データであるビット列からスタートコードおよ
びグループ番号を検出する検出部と、この検出部の出力
が前記ビット列からスタートコードが検出されたことを
示している時には、可変長復号化処理の制御を初期化
し、前記検出器の出力が前記ビット列からグループ番号
が検出されたことを示していて、前記グループ番号がゼ
ロの場合はフレームの符号化状態を示すフレーム情報を
前記ビット列から取り出す制御信号を発生し、前記グル
ープ番号がゼロ以外の時には、符号化グループの符号化
状態を示すグループ情報を前記ビット列から取り出す制
御信号とを発生する復号化制御部と、前記復号化制御部
は前記検出されたグループ番号によって示されるグルー
プの可変長復号化の開始を指示し、前記ビット列を前記
伝送路を介して伝送されてくるクロック信号の速度で二
進木探索を利用して可変長復号化する可変長復号化と、
前記復号化制御部が発生する制御信号に応じて前記ビッ
ト列に含まれている情報と前記可変長復号化の出力とを
一時記憶する記憶部とを有している。

【００１５】また、本発明の可変長復号化装置は、可変
長復号器と、この可変長復号器の出力から情報源の復号
化を行う情報源復号器とを備え、前記可変長復号器は伝
送路を介して伝送されてきた可変長符号化データである
ビット列からスタートコードおよびグループ番号を検出
する検出部と、この検出部の出力に従って復号化の制御
を行なう復号化制御部と、この復号化制御部の制御に従
って前記ビット列を前記伝送路を介して伝送されてくる
クロック信号の速度で行う二進木探索を利用して可変長
復号化する可変長復号化部と、前記復号化制御部の制御
に従って前記ビット列に含まれている情報と前記可変長
復号化部の出力とを一時記憶する記憶部とを有し、前記
情報源復号器は前記可変長復号器の出力の量子化されて
レベル番号に変換されている直交変換係数を逆量子化し
てもとの直交変換係数を得る逆量子化器と、この逆量子
化器から供給された直交変換係数を逆直交変換し空間領
域の信号を再生する逆直交変換器と、この逆直交変換器
から供給された予測誤差信号と予測信号とを加算して予
測復号化を行う加算器と、この加算器から供給された復
号信号を１フレーム時間遅延して前記予測信号を得るフ
レームメモリとを有し、前記検出部は前記スタートコー
ドを検出するスタートコード検出器と、前記グループ番
号を検出するグループ番号検出器とを有し、前記可変長
復号化部は第１の復号化アドレスと第２の復号化アドレ
スとを切り替える第１の切替器と、二進木探索の可変長
復号化テーブルを予め記憶し前記ビット列と前記第１の
切替器の出力から可変長復号化を行ない、第２の復号化
アドレスと可変長復号化データとマクロブロック情報と
を発生する第１のＲＯＭと、この第１のＲＯＭの出力の
一部を前記伝送路を介して伝送されてきたクロック信号
でサンプリングして出力する第１のレジスタと、前記ビ
ット列を等長復号化し等長復号化アドレスと等長復号化
データとを発生する第２のレジスタとを有し、前記記憶
部は前記ビット列からフレーム情報を蓄えてこのフレー
ム情報を出力するフレーム情報レジスタと、前記ビット
列からグループ情報を蓄えてこのグループ情報を出力す
るグループ情報レジスタと、前記第１のレジスタの出力
のマクロブロック情報を蓄えて出力するマクロブロック
情報レジスタと、前記第２の復号化アドレスと前記等長
符号復号化アドレスとを選択する第２の切替器と、この
第２の切替器の出力に従って書込アドレスおよび書込信
号を発生するアドレス発生器と、前記可変長復号化デー
タと前記等長復号化データとを選択する第３の切替器
と、この第３の切替器の出力を前記アドレス発生器の出
力で示されるアドレスに記憶し復号化の単位が終了する
と記憶したデータを出力するメモリとを有し、前記復号
化制御部は前記ビット列から前記第１の復号化アドレス
を発生するアドレス変換器と、復号化の状態遷移を行う
テーブルを予め記憶している第２のＲＯＭと、この第２
のＲＯＭの出力を前記クロック信号によってサンプリン
グする第３のレジスタと、この第３のレジスタの出力に
よって前記フレーム情報レジスタ，前記グループ情報レ
ジスタ，前記第１，第２，第３の切替器，前記第２のレ
ジスタ及び前記マクロブロック情報レジスタを制御する
制御回路とを有している。

【００１６】

【作用】本発明の可変長復号化装置は、低ビットレート
動画像信号の可変長復号化において、図１に示す様に符
号化装置（図示省略）から伝送路を介して供給された可
変長符号のビット列Ａを、受信バッファメモリを介さず
に、可変長復号器２０によって直接伝送路のクロック信
号Ｃの速度でゆっくりと二進木探索を利用して可変長復
号化し、復号化データをすみやかに情報源復号化器３０
に供給することにより、従来の受信バッファメモリによ
って発生していた大きな復号化遅延を除去し、さらに、
従来の受信バッファメモリを削除したことによってハー
ドウェアを小型化する。

【００１７】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１８】図１は本発明の一実施例を示すブロック図
である。

【００１９】図１において、本実施例の可変長復号化装
置は、可変長復号器２０と、情報源復号器３０とを備え
ている。可変長復号器２０は、符号器（図示省略）から
伝送路を介して伝送されてきた可変長符号化データであ
るビット列Ａからスタートコードおよびグループ番号を
検出する検出部２２と、検出部２２の出力に従って復号
化の制御を行なう復号化制御部２３と、復号化制御部２
３の制御に従ってビット列Ａを伝送路を介して伝送され
てくるクロック信号Ｃの速度で行う二進木探索を利用し
て可変長復号化する可変長復号化部２１と、復号化制御
部２３の制御に従ってビット列Ａに含まれている情報と
可変長復号化部２１の出力とを一時記憶する記憶部２４
とから構成している。

【００２０】情報源復号器３０は、可変長復号器２０の
出力の量子化されてレベル番号に変換されている直交変
換係数を逆量子化してもとの直交変換係数を得る逆量子
化器３１と、逆量子化器３１から供給された直交変換係
数を逆直交変換し空間領域の信号を再生する逆直交変換
器３２と、逆直交変換器３２から供給された予測誤差信
号と、フレームメモリ３４から供給される予測信号とを
加算して予測復号化を行う加算器３３と、加算器３３か
ら供給された復号信号を１フレーム時間遅延して予測信
号を得るフレームメモリ３４とから構成している。

【００２１】図２は、図１中の可変長復号器の詳細を示
すブロック図である。

【００２２】次に、本実施例における可変長復号器２０
の詳細な構成について図２を参照して説明する。

【００２３】検出部２２は符号器（図示省略）から伝送
路を介して伝送されてきた可変長符号化データであるビ
ット列Ａからスタートコードを検出するスタートコード
検出器（ＳＣ）１と、ビット列Ａからグループ番号を検
出するグループ番号検出器（ＧＮ）２とを有し、可変長
復号化部２１は第１の復号化アドレスと第２の復号化ア
ドレスとを切り替える切替器６と、可変長復号化テーブ
ルを予め記憶しビット列Ａと切替器６の出力から可変長
復号化を行ない第２の復号化アドレスと可変長復号化デ
ータとマクロブロック情報とを発生するＲＯＭ７と、Ｒ
ＯＭ７の出力の一部をクロック信号Ｃでサンプリングし
て出力するレジスタ９と、ビット列Ａを等長復号化し等
長復号化アドレスと等長復号化データを発生するレジス
タ８とを有し、記憶部２４はビット列Ａからフレーム情
報を蓄えてフレーム情報を出力するフレーム情報レジス
タ（ＦＲ）３と、ビット列Ａからグループ情報を蓄えて
グループ情報を出力するグループ情報レジスタ（ＧＲ）
４と、レジスタ９の出力のマクロブロック情報を蓄えて
出力するマクロブロック情報レジスタ（ＭＲ）１０と、
第２の復号化アドレスと等長符号復号化アドレスとを選
択する切替器１１と、切替器１１の出力に従って書込ア
ドレスおよび書込信号を発生するアドレス発生器１３
と、可変長復号化データと等長復号化データとを選択す
る切替器１２と、切替器１２の出力をアドレス発生器１
３の出力で示されるアドレスに記憶し復号化の単位が終
了すると記憶したデータを出力するメモリ１４とを有
し、復号化制御部２３はビット列Ａから第１の復号化ア
ドレスを発生するアドレス変換器５と、復号化の状態遷
移を行うテーブルを予め記憶しているＲＯＭ１５と、Ｒ
ＯＭ１５の出力をクロック信号Ｃによってサンプリング
するレジスタ１６と、レジスタ１６の出力によってＦＲ
３、ＧＲ４、切替器６，１１，１２、レジスタ８及びＭ
Ｒ１０を制御する制御回路１７とを有して構成してい
る。

【００２４】次に、図２に示す可変長復号器２０を構成
する各構成要件の動作を詳細に説明する。

【００２５】ＳＣ１は、信号線１００を介して符号器
（図示省略）から供給された可変長符号のビット列Ａか
ら１５個の連続する０と１で構成されるユニークコード
をスタートコードとして検出する。スタートコードはフ
レームの開始あるいはグループの開始を示す符号であ
る。

【００２６】ＳＣ１はスタートコードが検出されると信
号線１１５を介してＲＯＭ１５にスタートコード検出信
号を供給する。ＧＮ２は、スタートコードにつづく４ビ
ットのコードによってグループ番号を検出する。スター
トコードにつづく４ビットのコードが００００の場合は
フレームの開始を示し、スタートコードにつづく４ビッ
トのコードが００００以外の場合はグループの開始を示
し、コードで示される値がグループの番号を示す。ＧＮ
２の出力は信号線２１５を介してＲＯＭ１５に供給され
る。

【００２７】ＦＲ３は、制御回路１７から信号線１７３
を介して供給される制御信号に従って信号線１００を介
して供給されるビット列Ａのフレーム情報を取り込む。
ＦＲ３の出力のフレーム情報は信号線３００を介して図
１に示す情報源復号器３０に供給される。

【００２８】ＧＲ４は、制御回路１７から信号線１７４
を介して供給される制御信号に従って信号線１００を介
して供給されるビット列Ａのグループ情報を取り込む。
ＧＲ４の出力のグループ情報は信号線４００を介して図
１に示す情報源復号器３０に供給される。

【００２９】アドレス変換器５は信号線１００を介して
供給されるビット列Ａとレジスタ１６から信号線１６５
を介して供給される状態信号に従って予め定めたスター
トアドレスを発生する。アドレス変換器５の出力は切替
器６の一方の入力に供給される。

【００３０】切替器６はアドレス変換器５から供給され
たアドレスとレジスタ９から供給される分岐アドレスを
制御回路１７から信号線１７６を介して供給される切替
信号に従って選択する。切替器６は可変長符号毎の復号
化開始の時のみ、すなわち可変長符号の先頭ビットの時
のみ切替信号によってアドレス変換器５から供給される
スタートアドレスを選択する。切替器６の出力はＲＯＭ
７に供給される。

【００３１】ＲＯＭ７は可変長復号化テーブルを予め書
込んでおき、信号線１００を介して供給されたビット列
Ａと切替器６から供給されたアドレスとによって示され
るアドレスの復号化テーブルを読み出す。ＲＯＭ７は分
岐アドレス、エンドオブコード、エンドオブブロックフ
ラグ、エスケープフラグ、ランレングス、変換係数復号
値、およびマクロブロック情報を出力する。ＲＯＭ７の
出力のエンドオブコード、エンドオブブロックフラグ
（ＥＯＢ）及びエスケープフラグは、ＲＯＭ１５に供給
される。ＲＯＭ７の出力の分岐アドレス、ランレング
ス、変換係数復号値及びマクロブロック情報は、レジス
タ９に供給される。

【００３２】レジスタ９は信号線９０を介して伝送路か
ら供給されるクロック信号ＣでＲＯＭ７から供給された
信号をサンプリングする。レジスタ９でサンプリングさ
れた分岐アドレスは、信号線９６を介して切替器６のも
う一方の入力に供給される。レジスタ９の出力のランレ
ングスは切替器１１に供給される。レジスタ９の出力の
変換係数復号値は切替器１２に供給される。レジスタ９
の出力マクロブロック情報はＭＲ１０およびＲＯＭ１５
に供給される。

【００３３】ＭＲ１０はレジスタ９から供給されたマク
ロブロック情報を制御回路１７から信号線１７１０を介
して供給される制御信号に従ってサンプリングする。Ｍ
Ｒ１０の出力は単位ブロックの復号が終了した時点で図
１に示す情報源復号化部３０に供給される。

【００３４】レジスタ８では信号線１００を介して供給
されるビット列Ａを制御回路１７から信号線１７８を介
して供給される制御信号に従ってサンプリングし、等長
符号のランレングス復号値と変換係数復号値を得る。レ
ジスタ８の出力のランレングスは信号線８１１を介して
切替器１１に供給される。レジスタ８の出力の変換係数
復号値は信号線８１２を介して切替器１２に供給され
る。

【００３５】切替器１１は制御回路１７から信号線１７
１１を介して供給される制御信号に従ってレジスタ８か
ら供給されたランレングスと、レジスタ９から供給され
たランレングスのいずれか一方を選択して出力する。切
替器１１の出力はアドレス発生器１３に供給される。

【００３６】切替器１２は制御回路１７から信号線１７
１１を介して供給される制御信号に従ってレジスタ８か
ら供給された変換係数復号値と、レジスタ９から供給さ
れた変換係数復号値のいずれか一方を選択して出力す
る。切替器１２の出力はメモリ１４に供給される。

【００３７】アドレス発生器１３は切替器１１からラン
レングスが供給されるたびにランレングスで示される分
岐アドレスを更新すると共に書込信号を発生する。アド
レス発生器１３で発生されたアドレスと書込信号はメモ
リ１４に供給される。

【００３８】メモリ１４は切替器１２から供給された変
換係数復号値をアドレス発生器１３から供給されたアド
レス領域に書込信号に従って書込む。メモリ１４に書込
まれた変換係数復号値はマクロブロックの復号化処理が
終了した時点で図１に示す情報源復号化部３０に供給す
る。

【００３９】ＲＯＭ１５はＳＣ１から供給されたスター
トコード検出信号と、ＧＮ２から供給されたグループ番
号と信号線１００を介して供給されるビット列Ａと、Ｒ
ＯＭ７から供給されるエンドオブコード，エンドオブブ
ロックフラグ（ＥＯＢ），エスケープフラグと、レジス
タ９から供給されるマクロブロック情報とから状態信号
を出力し、制御回路１７はレジスタ１６から信号線１６
５を介して供給される状態信号によって復号化制御を行
なう。

【００４０】ＲＯＭ１５にはＲＯＭ１５の入力の状態に
よって復号化の状態遷移を行うテーブルを予め書込んで
おく。ＲＯＭ１５の出力の状態信号は、レジスタ１６に
供給される。

【００４１】レジスタ１６はＲＯＭ１５から供給された
状態信号を信号線９０を介して供給されるクロック信号
Ｃでサンプリングする。レジスタ１６の出力のサンプリ
ングされた状態信号は信号線１６５を介してＲＯＭ１
５、制御回路１７およびアドレス変換器５に供給され
る。制御回路１７はレジスタ１６から供給された状態信
号に従って各制御信号を出力する。

【００４２】図３は図２中のＲＯＭ７に予め記憶されて
いる復号化テーブルの一例を示し、（ａ）は変換係数の
二進木構造を示す図、（ｂ）はブロックアドレスの二進
木構造を示す図、図４は本実施例の動作の一部を示す図
である。

【００４３】次に、図２中のアドレス変換器５の動作に
ついて図２，図３を参照して詳細に説明する。

【００４４】本実施例の可変長復号化装置は図３に示す
ような二進木探索により可変長復号化を行う。アドレス
変換器５はレジスタ１６から信号線１６５を介して供給
される状態信号が示す可変長符号の属性によって二進木
探索の先頭アドレスを切り換える。例えば、状態信号が
変換係数の復号化を示している時は二進木探索の先頭ア
ドレスとして０番地を出力する。そして状態信号がブロ
ックの位置情報であるブロックアドレスの復号化を示し
ている時は、二進木探索の先頭アドレスとして１２８番
地を出力する。アドレス変換器５は以上の様に状態信号
に応じて属性毎の可変長復号化開始アドレスを発生す
る。

【００４５】ＲＯＭ７は、例えば、図３に示すような二
進木探索の復号化テーブルを予め書込んでおく。ＣＣＩ
ＴＴ（国際電信電話諮問委員会）Ｈ．２６１の勧告では
発生確率の高い情報を可変長符号で表し、発生確率が低
い情報を等長符号で表している。可変長符号化時の可変
長符号と等長符号の切り替えはエスケープコードによっ
て行っている。例えば、可変長符号化中に発生確率が低
い情報が発生するとエスケープコードを出力し、つづい
てランレングスと振幅値を２進数の固定長符号を出力す
る。そして、次の情報の符号化は可変長符号化に戻る
が、次の情報が発生確率が低い情報であった場合にはエ
スケープコードを出力し、つづいてランレングスと振幅
値を２進数の固定長符号を出力する。そしてブロック内
の有効画素の符号化が終了するとエンドオブブロック符
号を出力し、次のブロックの符号化を開始する。そして
マクロブロックの符号化が終了すると、次のマクロブロ
ックの属性情報を可変長符号化し、つづいてマクロブロ
ック内の各ブロックの可変長符号化を行う。

【００４６】次に、本実施例における可変長復号化の動
作について図１，図２，図３及び図４を参照して説明す
る。

【００４７】ＲＯＭ７は、図３に示した二進木に従っ
て、可変長復号化中に次のビット列の復号化の為の分岐
アドレスを出力し、１つの可変長符号の復号化が終了す
るとエンドオブコードと復号値とを出力する。

【００４８】例えば、図４において時刻ｔ０からｔ２５
に示すように入力ビット列Ａが供給されたとする。そし
てレジスタ１６の出力の状態信号は変換係数の復号化を
示しているとする。またＲＯＭ７入力アドレスおよび出
力アドレスの各時刻の数値は分岐アドレスを示し、ｆは
等長符号の復号化を示し、ｄは復号値を示し、ｅはエス
ケープコードを示し、ｅｏはエンドオブコードを示す。

【００４９】時刻ｔ０で入力ビット列Ａは０で状態信号
は変換係数の復号化を示しているのでＲＯＭ７のアドレ
ス入力はアドレス変換器５から切替器６を介してスター
トアドレスとして０が供給される。この時ＲＯＭ７の出
力の分岐アドレスには、図３の復号化テーブルにより１
が出力される。そして図４の時刻ｔ１ではＲＯＭ７のア
ドレス入力には時刻ｔ０のＲＯＭ７の出力がレジスタ１
６で遅延されて供給される。よってＲＯＭ７のアドレス
入力には１が供給され、入力ビット列Ａが１であるか
ら、図３の復号化テーブルによってＲＯＭ７の出力の分
岐アドレスには２が出力される。更に時刻ｔ２では入力
ビット列Ａが１でＲＯＭ７のアドレス入力には２が供給
されるので、ＲＯＭ７の出力の分岐アドレスには３が出
力される。時刻ｔ３では入力ビット列が０でアドレス入
力に３が供給されるので、ＲＯＭ７の出力には復号値で
あるランレングス０と変換係数のレベル１とエンドオブ
コードが出力されて、ここで１つの可変長符号の復号が
終了となる。

【００５０】次の時刻ｔ４では次の可変長符号の復号化
が開始される。時刻ｔ４での入力ビット列Ａは、０でＲ
ＯＭ７の入力アドレスは可変長符号の先頭であるので、
アドレス変換器５から切替器６を介してスタートアドレ
ス０が供給される。ＲＯＭ７の出力の分岐アドレスには
１が出力される。そして時刻ｔ５では入力ビット列Ａが
０でＲＯＭ７入力アドレスには１が供給されるので、Ｒ
ＯＭ７の出力の分岐アドレスには８０が出力される。次
の時刻ｔ６では入力ビット列Ａが０で、ＲＯＭ７の入力
アドレスには８０が供給されるので、ＲＯＭ７の出力の
分岐アドレスには８１が出力される。時刻ｔ７では入力
ビット列Ａが０でＲＯＭ７の入力アドレスには８１が供
給されるので、ＲＯＭ７の出力の分岐アドレスには８２
が出力される。

【００５１】時刻ｔ８では入力ビット列Ａが０で入力ア
ドレスには８２が供給されるので、ＲＯＭ７の出力の分
岐アドレスには８３が出力される。時刻ｔ９では入力ビ
ット列Ａが１でＲＯＭ７の入力アドレスには８３が供給
されるので、ＲＯＭ７の出力にはエンドオブコードとエ
スケープフラグが出力される。このエスケープフラグは
可変長復号化の制御を行うＲＯＭ１５に供給され、ＲＯ
Ｍ１５は次の時刻ｔ１０から入力ビット列Ａの信号が１
４ビット供給される間、等長符号の復号化制御を行う。
従って時刻ｔ１０から時刻ｔ２３の間は等長符号の復号
化を行なうのでＲＯＭ７は何もしない。

【００５２】復号化の制御を行うＲＯＭ１５は時刻ｔ２
３で可変長復号化の制御に戻る。時刻ｔ２４では次の可
変長符号の復号化が開始されるため、ＲＯＭ７の入力ア
ドレスにはスタートアドレス０が供給される。そして入
力ビット列Ａは１であるから、ＲＯＭ７の出力の分岐ア
ドレスには１２６が出力される。時刻ｔ２５では入力の
ビット列Ａが０でＲＯＭ７の入力アドレスが１２６であ
るから、ＲＯＭ７の出力にはエンドオブコードとエンド
オブブロックフラグが出力される。

【００５３】以上の様に、可変長復号化の開始時にはア
ドレス変換器５から切替器６を介してＲＯＭ７のアドレ
ス入力に可変長復号の二進木の先頭アドレスが供給さ
れ、入力ビット列Ａの符号に応じた分岐アドレスがＲＯ
Ｍ７から出力される。そして分岐アドレスと入力ビット
列Ａの符号に応じて次の分岐アドレスが出力されて、二
進木探索による可変長復号化が行なわれる。そして１つ
の可変長符号の復号化の終了時にＲＯＭ７から復号値と
エンドオブコードが出力される。

【００５４】次に、本実施例の復号化制御部２３の動作
について図２を参照して説明する。

【００５５】復号化制御部２３はアドレス変換器５，Ｒ
ＯＭ１５，レジスタ１６および制御回路１７によって構
成される。ＲＯＭ１５には入力の状態によって復号化制
御の状態を遷移させる値を予め書込んでおく。ＲＯＭ１
５は、信号線１１５を介してスタートコード検出信号が
供給されると、信号線２１５を介して供給されるグルー
プ番号を参照し、グループ番号が０の時にはフレームの
属性情報の復号化を行なう指示をレジスタ１６に供給
し、グループ番号が０以外の時にはグループの属性情報
の復号化を行う指示をレジスタ１６に供給する。

【００５６】ＲＯＭ１５はフレームの属性情報の復号化
が終了すると、グループの属性情報の復号化の指示を行
い、グループの属性情報の復号化が終了すると、次は、
複数ブロックで構成されるマクロブロックの復号化を行
なう指示をレジスタ１６に供給する。マクロブロックの
復号化では、まずマクロブロックの属性情報を復号化す
る指示を出し、つづいてブロック毎の係数符号の可変長
復号化を行う指示を出す。

【００５７】ＲＯＭ１５は可変長復号化を開始すると、
レジスタ１６から供給される１つ前の復号化状態と信号
線７１５１を介して供給されるエンドオブコードと信号
線７１５２を介して供給されるエンドオブブロックフラ
グを監視し、エンドオブコードが供給される今復号化を
行なっていた可変長符号の復号化を終了し、次の可変長
符号の復号化の指示を出す。また、ＲＯＭ１５は信号線
７１５３を介してエスケープフラグが供給されると、次
のビット列Ａの信号から等長復号化を行なう指示を出
し、等長復号化が終了すると可変長復号化を行う指示を
出す。そして、エンドオブブロックフラグがＲＯＭ７に
供給されるとそのブロック可変長復号化を終了し、次の
ブロックの可変長復号化の指示を出す。

【００５８】以上の様にＲＯＭ１５は入力される各種信
号を監視し、入力信号の状態に応じて復号化制御の切り
換えを行なう。

【００５９】レジスタ１６はＲＯＭ１５から供給された
復号化の指示を信号線９０を介して供給されるクロック
信号Ｃでサンプリングし、出力をＲＯＭ１５の入力とア
ドレス変換器５と制御回路１７とに供給する。制御回路
１７はレジスタ１６から供給された状態信号に応じて各
種制御信号を発生する。制御回路１７はレジスタ１６か
ら供給された状態信号がフレームの属性情報の復号化を
指示しているときには信号線１７３を介してフレームの
属性情報を取り込む信号をフレーム情報レジスタ３に供
給する。そして制御回路１７はレジスタ１６から供給さ
れた状態信号がグループの属性情報の復号化を指示して
いるときには、信号線１７４を介してグループの属性情
報を取り込む制御信号をＧＲ４に供給する。

【００６０】制御回路１７はレジスタ１６から供給され
た状態信号がマクロブロックの属性情報の復号化を指示
しているときには信号線１７１０を介してマクロブロッ
クの属性情報を取り込む制御信号をＭＲ１０に供給す
る。制御回路１７はレジスタ１６から供給された状態信
号がブロック毎の係数情報の可変長復号化を指示してい
るときには信号線１７１１を介してレジスタ９の出力の
可変長復号化値を選択する切替信号を切替器１１，１２
に供給する。そして制御回路１７はレジスタ１６から供
給された状態信号がブロック毎の係数情報の等長復号化
を指示しているときには、信号線１７１１を介してレジ
スタ８の出力の等長復号化値を選択する切替信号を切替
器１１，１２に供給する。さらに、制御回路１７はレジ
スタ１６から供給された状態信号がブロック毎の係数情
報の等長復号化を指示しているときには信号線１７８を
介して等長復号を取り込む制御信号をレジスタ８に供給
する。

【００６１】以上の様に、ＲＯＭ１５、レジスタ１６、
制御回路１７によって復号化の制御が行われる。

【００６２】

【発明の効果】以上説明したように本発明は、フレーム
を複数のグループに分割し、グループ毎に符号化が行わ
れ、ビット列として伝送されてきた可変長符号を復号化
する可変長復号器と、この可変長復号器の出力から情報
源復号化を行う情報源復号器とを備え、前記可変長復号
器は伝送路を介して伝送されてきた可変長符号化データ
であるビット列からスタートコードおよびグループ番号
を検出する検出部と、この検出部の出力が前記ビット列
からスタートコードが検出されたことを示している時に
は、可変長復号化処理の制御を初期化し、前記検出器の
出力が前記ビット列からグループ番号が検出されたこと
を示していて、前記グループ番号がゼロの場合はフレー
ムの符号化状態を示すフレーム情報を前記ビット列から
取り出す制御信号を発生し、前記グループ番号がゼロ以
外の時には、符号化グループの符号化状態を示すグルー
プ情報を前記ビット列から取り出す制御信号とを発生す
る復号化制御部と、前記復号化制御部は前記検出された
グループ番号によって示されるグループの可変長復号化
の開始を指示し、前記ビット列を前記伝送路を介して伝
送されてくるクロック信号の速度で二進木探索を利用し
て可変長復号化する可変長復号化と、前記復号化制御部
が発生する制御信号に応じて前記ビット列に含まれてい
る情報と前記可変長復号化の出力とを一時記憶する記憶
部とを有することにより、低ビットレート動画像符号器
から伝送されてきた可変長符号を、伝送路を介して伝送
されてくるクロック信号の速度で二進木探索を用いて直
接復号化するので、従来の受信バッファメモリ通過時に
発生していた大きな遅延を除去して、可変長復号化の時
間を大幅に短縮することができる。また、受信バッファ
メモリを必要としないので、ハードウェアを従来より小
型化することができる。

【００６３】

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１中の可変長復号器の詳細を示すブロック図
である。

【図３】図２中のＲＯＭ７に予め記憶されている二進木
探索復号化テーブルの一例を示し、（ａ）は変換係数の
二進木構造を示す図、（ｂ）はブロックアドレスの二進
木構造を示す図である。

【図４】本実施例の動作の一部を示す図である。

【図５】従来例を示すブロック図である。

【図６】図５中の可変長復号化部の詳細を示すブロック
図である。

【符号の説明】

１ スタートコード検出器（ＳＣ） ２ グループ番号検出器（ＧＮ） ３ フレーム情報レジスタ（ＦＲ） ４ グループ情報レジスタ（ＧＲ） ５ アドレス変換器 ６，１１，１２ 切替器 ７ ＲＯＭ ８，９，１６ レジスタ １０ マクロブロック情報レジスタ（ＭＲ） １３ アドレス発生器 １４ メモリ １５ ＲＯＭ １７ 制御回路 ２０ 可変長復号器 ２１ 可変長復号化部 ２２ 検出部 ２３ 復号化制御部 ２４ 記憶部 ３０ 情報源復号器 ３１ 逆量子化部 ３２ 逆直交変換器 ３３ 加算器 ３４ フレームメモリ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】１フレームを複数のグループに分割し、グ
   ループ毎に符号化が行われ、ビット列として伝送されて
   きた可変長符号を復号化する可変長復号器と、この可変
   長復号器の出力から情報源復号化を行う情報源復号器と
   を備え、前記可変長復号器は伝送路を介して伝送されて
   きた可変長符号化データであるビット列からスタートコ
   ードおよびグループ番号を検出する検出部と、この検出
   部の出力が前記ビット列からスタートコードが検出され
   たことを示している時には、可変長復号化処理の制御を
   初期化し、前記検出器の出力が前記ビット列からグルー
   プ番号が検出されたことを示していて、前記グループ番
   号がゼロの場合はフレームの符号化状態を示すフレーム
   情報を前記ビット列から取り出す制御信号を発生し、前
   記グループ番号がゼロ以外の時には、符号化グループの
   符号化状態を示すグループ情報を前記ビット列から取り
   出す制御信号とを発生する復号化制御部と、前記復号化
   制御部は前記検出されたグループ番号によって示される
   グループの可変長復号化の開始を指示し、前記ビット列
   を前記伝送路を介して伝送されてくるクロック信号の速
   度で二進木探索を利用して可変長復号化する可変長復号
   化と、前記復号化制御部が発生する制御信号に応じて前
   記ビット列に含まれている情報と前記可変長復号化の出
   力とを一時記憶する記憶部とを有することを特徴とする
   可変長復号化装置。
2. 【請求項２】 可変長復号器と、この可変長復号器の出
   力から情報源の復号化を行う情報源復号器とを備え、前
   記可変長復号器は伝送路を介して伝送されてきた可変長
   符号化データであるビット列からスタートコードおよび
   グループ番号を検出する検出部と、この検出部の出力に
   従って復号化の制御を行なう復号化制御部と、この復号
   化制御部の制御に従って前記ビット列を前記伝送路を介
   して伝送されてくるクロック信号の速度で行う二進木探
   索を利用して可変長復号化する可変長復号化部と、前記
   復号化制御部の制御に従って前記ビット列に含まれてい
   る情報と前記可変長復号化部の出力とを一時記憶する記
   憶部とを有し、 前記情報源復号器は前記可変長復号器の出力の量子化さ
   れてレベル番号に変換されている直交変換係数を逆量子
   化してもとの直交変換係数を得る逆量子化器と、この逆
   量子化器から供給された直交変換係数を逆直交変換し空
   間領域の信号を再生する逆直交変換器と、この逆直交変
   換器から供給された予測誤差信号と予測信号とを加算し
   て予測復号化を行う加算器と、この加算器から供給され
   た復号信号を１フレーム時間遅延して前記予測信号を得
   るフレームメモリとを有し、 前記検出部は前記スタートコードを検出するスタートコ
   ード検出器と、前記グループ番号を検出するグループ番
   号検出器とを有し、 前記可変長復号化部は第１の復号化アドレスと第２の復
   号化アドレスとを切り替える第１の切替器と、二進木探
   索の可変長復号化テーブルを予め記憶し前記ビット列と
   前記第１の切替器の出力から可変長復号化を行ない第２
   の復号化アドレスと可変長復号化データとマクロブロッ
   ク情報とを発生する第１のＲＯＭと、この第１のＲＯＭ
   の出力の一部を前記伝送路を介して伝達されてきたクロ
   ック信号でサンプリングして出力する第１のレジスタ
   と、前記ビット列を等長復号化し等長復号化アドレスと
   等長復号化データとを発生する第２のレジスタとを有
   し、 前記記憶部は前記ビット列からフレーム情報を蓄えてこ
   のフレーム情報を出力するフレーム情報レジスタと、前
   記ビット列からグループ情報を蓄えてこのグループ情報
   を出力するグループ情報レジスタと、前記第１のレジス
   タの出力のマクロブロック情報を蓄えて出力するマクロ
   ブロック情報レジスタと、前記第２の復号化アドレスと
   前記等長符号復号化アドレスとを選択する第２の切替器
   と、この第２の切替器の出力に従って書込アドレスおよ
   び書込信号を発生するアドレス発生器と、前記可変長復
   号化データと前記等長復号化データとを選択する第３の
   切替器と、この第３の切替器の出力を前記アドレス発生
   器の出力で示されるアドレスに記憶し復号化の単位が終
   了すると記憶したデータを出力するメモリとを有し、 前記復号化制御部は前記ビット列から前記第１の復号化
   アドレスを発生するアドレス変換器と、復号化の状態遷
   移を行うテーブルを予め記憶している第２のＲＯＭと、
   この第２のＲＯＭの出力を前記クロック信号によってサ
   ンプリングする第３のレジスタと、この第３のレジスタ
   の出力によって前記フレーム情報レジスタ，前記グルー
   プ情報レジスタ，前記第１，第２，第３の切替器，前記
   第２のレジスタ及び前記マクロブロック情報レジスタを
   制御する制御回路とを有することを特徴とする可変長復
   号化装置。