JP2690216B2 - 可変長復号化器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、可変長データと固定
長データから構成される可変長符号化データの復号化器
に係り、特に可変長データと固定長データの分離出力の
改良に関するものである。

【０００２】

【従来の技術】従来、画像データや音声データを符号化
して記録や伝送に提供し、そして符号化されたデータを
復号化するためのいろいろな方式が開発されている。

【０００３】例えば画像データの符号化においては、ま
ず例えば予測符号化を行い、次に直交変換（例えば離散
コサイン変換など）を行い、次に量子化を行い、次に可
変長符号化（例えばランレングス符号化）などを行って
符号化データを得る方法がある。また復号においては、
可変長符号に対する複合化を行い、次に逆量子化を行
い、次に逆離散コサイン変換などを行い画像データを得
る方法がある。

【０００４】そこで、以下に図面を用いて可変長符号化
データの復号化を行う可変長復号化器について説明す
る。

【０００５】ここで、可変長符号化データは、例えばラ
ンレングス符号化器などによって得られるもので、無効
係数ランレングス（例えば『０』が続く長さを表す）符
号と有効係数グループ（例えば前記『０』の後にくる有
効係数値のビット長などのグループを表す）に対応する
符号を合わせた可変長部と、前記有効係数値を表す符号
の固定長部から構成されるものとする。

【０００６】図３は、前記構成の可変長符号化データを
復号化するための従来例に係る一つの可変長復号化器の
機能ブロック図を示している。

【０００７】図３において、可変長復号化器は、外部か
ら可変長符号化データが供給される入力バッファ９と、
可変長符号化データを可変長部データと固定長部データ
に分離出力する分離部７と、複数の可変長部データと固
定長部データから復号化を行うデコード部６で構成され
る。

【０００８】分離部７は、入力バッファ９からパラレル
に所定ビット数の可変長符号（図４に可変長符号化デー
タの例を示し、このデータの構成は後述する）が供給さ
れ、フリップフロップ３から供給されるシフト量信号
（ＦＦ ＯＵＴ）によって前記パラレル入力可変長符号
を前記シフト量分シフトさせて出力するシフト量可変型
のバレルシフタ１と、バレルシフタ１から供給されるパ
ラレルデータをアドレスデータとして取り込み、予めそ
の指定されるアドレスには、対応するデータが格納され
ており、入力アドレスに対応する可変長部データ又は固
定長部データを出力するＲＯＭ ＯＵＴ１出力と、可変
長部のビット長の値を出力するＲＯＭ ＯＵＴ２出力
と、固定長部のビット長の値を出力するＲＯＭ ＯＵＴ
３出力とを備えるＲＯＭ２と、前記ＲＯＭ ＯＵＴ２出
力と前記ＲＯＭ ＯＵＴ３出力が供給され、どちらか一
方を選択して出力するセレクタ５と、セレクタ５から供
給される固定長部のビット長の値又は可変長部のビット
長の値と、更にフリップフロップ３から供給されるＦＦ
ＯＵＴの値とを加算して得られるＡＤＤ ＯＵＴをフ
リップフロップ３に供給する加算器４と、加算器４から
供給されるＡＤＤ ＯＵＴを１クロック分遅延させて、
バレルシフタ１にシフト量の値（ＦＦ ＯＵＴ）として
供給するフリップフロップ３とで構成されている。

【０００９】デコード部６は、ＲＯＭ２からＲＯＭ Ｏ
ＵＴ１出力（可変長部データと固定長部データ）が供給
されて、１ブロックデータに復号化する。

【００１０】またバレルシフタ１、セレクタ５、フリッ
プフロップ３には、クロックが共通的に供給されてい
る。

【００１１】図４は、入力データが入力バッファ９に供
給された後に、この入力バッファ９からバレルシフタ１
に供給される可変長符号データの例を示す。

【００１２】図３における信号の配列と値を図５に示し
ており、この図を参照しながら図３の機能ブロックが表
す動作を説明する。

【００１３】可変長符号化データが入力バッファ９に供
給されたならば、入力バッファ９は、バレルシフタ１に
対して、例えば１６ビットパラレル（但し、可変長符号
化データの最大符号長が１６ビット以下であることを前
提とする）で、前記図４に示した可変長符号化データを
供給する（図５の（１））。バレルシフタ１は、１個目
のクロックの供給によて、フリップフロップ３の出力Ｆ
Ｆ ＯＵＴ（シフト量信号）が最初は『０』であるた
め、入力された可変長符号化データがそのまま出力され
（図５の（２））、ＲＯＭ２に供給される。ＲＯＭ２
は、１個目のクロックの供給によって、供給された可変
長符号化データをアドレスとして取り込み、そのアドレ
スに予め格納されているデータに変換して出力する。こ
の出力として、ＲＯＭ ＯＵＴ１として、前記可変長符
号化データの内、第１可変長部のデータ『１０００１
０』が出力され（図５の（３））、デコード部６に供給
する。またＲＯＭ ＯＵＴ２として、第１可変長部のデ
ータビット長６が出力され（図５の（４））、セレクタ
５に供給される。またＲＯＭ ＯＵＴ３出力として、第
１固定長部のデータ長『５』が出力され（図５の
（５））、セレクタ５に供給される。セレクタ５は、１
個目のクロック入力によって前記第１可変長部ビット長
『６』をＳＥＬ ＯＵＴとして出力し（図５の
（６））、加算器４に供給する。加算器４は、１個目の
クロックの入力によって供給されるＳＥＬ ＯＵＴの値
『６』とフリップフロップ３の出力であるＦＦ ＯＵＴ
の値『０』とを加算し、加算出力ＡＤＤ ＯＵＴの値
『６』をフリップフロップ３に供給する（図５の
（７））。

【００１４】次に２個目のクロックが各構成部に供給さ
れると、フリップフロップ３は前記供給されたＦＦ Ｏ
ＵＴの値『６』をバレルシフタ１と加算器４に供給する
（図５の（８））。供給されたＦＦ ＯＵＴの値『６』
によってバレルシフタ１は、供給されている１６ビット
パラレル可変長符号化データを先頭から６ビット分削除
して頭出しする。この頭出しによって先頭の第１可変長
部が削除され、代って第１の固定長部が先頭になって出
力される（図５の（９））。このデータは再びＲＯＭ２
に供給され、２個目のクロックの入力によって、１クロ
ック入力時と同様な動作で、供給されたデータに対応す
る第１固定長部のデータ『１０００１』がＲＯＭ ＯＵ
Ｔ１として出力され（図５の（１０））、またＲＯＭ
ＯＵＴ２として『５』がセレクタ５に供給され（図５の
（１１））、またＲＯＭ ＯＵＴ３として『５』がセレ
クタ５に供給される（図５の（１２））。

【００１５】セレクタ５は、供給された２個目のクロッ
クによって、前記ＲＯＭ ＯＵＴ３の値『５』をＳＥＬ
ＯＵＴとして、加算器４に供給する。加算器４は、Ｓ
ＥＬＯＵＴ『５』と、前記フリップフロップ３の出力で
あるＦＦ ＯＵＴ『６』を加算してＡＤＤ ＯＵＴ『１
１』をフリップフロップ３に供給する（図５の（１
４））。

【００１６】次に３個目のクロックが各構成部に供給さ
れることによって、バレルシフタ１は、供給されるＦＦ
ＯＵＴが『１１』であるため（図５の（１５））、入
力可変長符号化データの先頭から、１１ビットシフトさ
せて頭出しされたデータが出力される（図５の（１
６））。従って第２の可変長部が先頭データとなる。こ
のデータがＲＯＭ２に供給されることによって、ＲＯＭ
ＯＵＴ１として第２可変長部のデータ『１０１０１』
が出力される（図５の（１７））。またＲＯＭ ＯＵＴ
２の値は『５』で、ＲＯＭ ＯＵＴ３の値は『５』で、
ＳＥＬ ＯＵＴの値はＲＯＭ ＯＵＴ２の値が出力され
『５』となり、加算出力ＡＤＤ ＯＵＴの値は『１６』
となるが、１６以上についてオーバーフローとして、Ａ
ＤＤ ＯＵＴの値は『０』を出力すると共に、加算器４
は次の１６ビットパラレルデータの送出を入力バッファ
９に要求する。

【００１７】次に同様に４個目のクロックが各構成部に
供給されることによって、バレルシフタ１は次の１６ビ
ットパラレルデータを供給され、前記ＡＤＤ ＯＵＴの
値が『０』であるため、ＦＦ ＯＵＴの値『０』とな
り、シフト量０で１６ビットパラレルデータ『１００１
０（第２固定長部データ） 〜』をＲＯＭ２に供給する
（図５の（２２））。以下前記と同様に動作して、ＲＯ
Ｍ２のＲＯＭ ＯＵＴ１出力として、第２固定長部のデ
ータ『１００１０』が出力される（図５の（２３））。

【００１８】このようにして４個のクロック入力によっ
て２個の可変長符号化データに対する可変長部データと
固定長部データの認識を行い、分離して出力することが
できた。

【００１９】次にデコード部６は、分離して供給される
複数個の可変長部データと固定長部データから、例えば
可変長部データから無効係数ランレングス『０』が何個
続いているか識別し、次に固定長部データが表す有効係
数値を可変長部符号の後に書き込む動作を行い、これに
より例えば８×８画素からなる１ブロックデータを得る
ことによって、可変長符号に対する復号化データを得る
ことができる。

【００２０】このようにして得られた復号化データは、
例えば画像データの圧縮に対する伸長を行う場合は逆量
子化し、次に例えば逆離散コサイン変換を行って画像デ
ータを再生することに提供することができる。

【００２１】

【発明が解決しようとする課題】しかしながら、従来例
に係る機能ブロックで示されている可変長復号化器にお
いては、一つの可変長符号化データを可変長部データと
固定長部データに分離出力して後の復号化に提供するた
めに、２クロック必要となり、Ｎ個の可変長符号を分離
出力するためには、（２×Ｎ）個のクロックが必要とな
る。

【００２２】例えばクロック周波数（例えば１クロック
周期をＴ）を一定とした場合、Ｎ個の可変長符号化デー
タを分離出力するために、Ｔ×２×Ｎの時間が必要とな
り、分離出力に要する時間が長くなり、復号化時間が長
くなるという問題があった。またこの問題は、クロック
周波数を高速にすることによって改善する方法もある
が、その場合には回路を高速動作させるので、安定した
動作を得るための回路構成方法や品質の高いデバイスの
選定が必要になり、容易に実現することが困難である。

【００２３】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、従来に比べ少ない
クロック入力数で可変長符号化データの可変長データと
固定長データに分離出力して復号化を行うことができる
可変長符号化器を提供することである。

【００２４】

【課題を解決するための手段】この発明は、以上の目的
を達成するために、可変長データと固定長データから構
成される可変長符号化データが入力される毎に、前記２
つのデータに分離してから復号化を行う可変長復号化器
において、以下の特徴的な各手段を備えて改良した。

【００２５】つまり、入力可変長符号化データを、入力
されるシフト量データによって１クロック入力で先頭ビ
ット方向にシフトして出力する第１シフタと、予め可変
長符号化データ毎に、対応する可変長データとこの可変
長データのビット数を表す符号長と固定長データのビッ
ト数を表す符号長と可変長符号化データのビット数を表
す符号長とを格納しており、前記第１シフタからデータ
を取り込む毎に前記格納されている可変長データとこの
可変長データのビット数を表す符号長と固定長データの
ビット数を表す符号長と可変長符号化データのビット数
を表す符号長とを出力する可変長データ出力手段と、前
記可変長データ出力手段から供給される可変長符号化デ
ータのビット数を表す符号長から前記第１シフタに対す
る前記シフト量データを作成し供給するシフト量データ
供給手段、前記第１シフタからデータを取り込む毎に、
前記可変長データ出力手段から供給される前記可変長デ
ータのビット数を表す符号長分だけ、入力可変長符号化
データを先頭ビット方向に１クロック入力でシフトさせ
て出力する第２シフタと、予め前記可変長データ出力手
段から供給される固定長データのビット数を表す符号長
と前記第２シフタから供給されるデータ毎に、対応する
固定長データを格納しており、前記可変長データ出力手
段から供給される固定長データのビット数を表す符号長
と前記第２シフタから供給されるデータとを取り込む毎
に前記格納されている固定長データを出力する固定長デ
ータ出力手段とから成ることを特徴とする。

【００２６】

【作用】この発明によれば、１個目の可変長符号化デー
タが１クロック入力でシフトされて可変長データ出力手
段に供給されると即時に可変長データとこの可変長デー
タのビット数を表す符号長と固定長データのビット数を
表す符号長と可変長符号化データのビット数を表す符号
長を出力でき、一方第２バレルシフタに供給された１個
目の可変長符号化データも１クロック入力されると前記
可変長データ出力手段から供給される可変長データのビ
ット数を表す符号長分だけ先頭ビット方向にシフトされ
て出力され、この出力データと前記可変長データ出力手
段から供給される固定長データのビット数を表す符号長
とから、固定長データ出力手段は即時に固定長データを
出力することができるので、１クロック入力で１個目の
可変長データが出力でき、２個目のクロック入力で１個
目の固定長データと２個目の可変長データを出力するこ
とができる。従って従来に比べ少ないクロック入力数で
可変長データと固定長データの分離出力を行うことがで
きる。

【００２７】

【実施例】次にこの発明に係る可変長復号化器の好適な
一実施例を図面を用いて説明する。

【００２８】前記従来例で説明したと同様に、可変長符
号化データは、無効係数ランレングス（例えば『０』が
続く長さを表す）符号と有効係数グループ（例えば前記
『０』の後にくる有効係数値のビット長などのグループ
を表す）に対応する符号を合わせた可変長部と、前記有
効係数値を表す符号の固定長部から構成されるものとす
る。

【００２９】具体的には前記図４の従来例で使用した同
じ可変長符号化データの値を後述の動作で使用する。

【００３０】図１は、この実施例の可変長復号化器の機
能ブロック図を示す。

【００３１】図１において、可変長復号化器は、前記従
来例と同じ動作を行い可変長符号化データをバレルシフ
タ（Ａ）１０に供給する入力バッファ９と、分離部８
と、デコード部１５とから構成されている。

【００３２】分離部８は、フリップフロップ３から供給
されるシフト量信号（ＦＦ ＯＵＴ）によってパラレル
入力の可変長符号化データをＦＦ ＯＵＴの値だけシフ
トさせて出力させるバレルシフタ（Ａ）１０と、バレル
シフタ（Ａ）１０から供給されるパラレルデータをアド
レスデータとして取り込み、予めその指定されるアドレ
スには、対応するデータが格納されており、入力アドレ
スに対応する可変長部データを出力するＲＯＭ（Ａ）
ＯＵＴ１出力と、固定長部データの長さの値を出力する
ＲＯＭ（Ａ） ＯＵＴ２出力と、可変長部データの長さ
の値を出力するＲＯＭ（Ａ） ＯＵＴ３出力と、１可変
符号長の値を出力するＲＯＭ（Ａ） ＯＵＴ４出力を備
えるＲＯＭ（Ａ）１２と、前記ＲＯＭ（Ａ） ＯＵＴ４
出力の値と前記ＦＦ ＯＵＴ出力の値を加算し、加算出
力ＡＤＤ ＯＵＴを備える加算器１４と、このＡＤＤ
ＯＵＴの値を１クロック分保持して遅延出力（前記ＦＦ
ＯＵＴ）させるフリップフロップ３と、バレルシフタ
（Ａ）１０から供給されるパラレルデータを取り込み、
前記ＲＯＭ（Ａ） ＯＵＴ３出力の値をシフト量信号と
して、前記パラレルデータを所定量シフト出力させるバ
レルシフタ（Ｂ）１１と、このシフト出力されたパラレ
ルデータと前記ＲＯＭ（Ａ） ＯＵＴ２出力の値をアド
レスとして取り込み、予めその指定されるアドレスに
は、対応するデータが格納されており、入力アドレスに
対応する固定長部データを出力するＲＯＭ（Ｂ） ＯＵ
Ｔ出力を備えるＲＯＭ（Ｂ）１３とで構成されている。

【００３３】デコード部１５は、前記ＲＯＭ（Ａ） Ｏ
ＵＴ１出力と前記ＲＯＭ（Ｂ） ＯＵＴ出力が供給さ
れ、前記従来例と同様に１ブロックデータに復号化す
る。

【００３４】前記図３の従来例と異なるところは、ＲＯ
Ｍ（Ａ）１２と、バレルシフタ（Ｂ）１１と、ＲＯＭ
（Ｂ）１３と、デコード部１５の部分である。

【００３５】図１においては、従来例に比べ、可変長部
データを認識して、固定長部データから分離出力する部
分（ＲＯＭ（Ａ）１２）と、固定長部データを認識し
て、可変長部データから分離出力する部分（バレルシフ
タ（Ｂ）１１とＲＯＭ（Ｂ）１３）とを備えて、クロッ
ク入力に従って並行して動作できるようにして、別々に
出力される可変長部データと固定長部データを用いて再
デコードするようにして、少ないクロック入力数で復号
化ができるようにした。

【００３６】図１の機能ブロックの動作を図２を参照し
ながら説明する。尚、図２は図１おけるクロック入力に
伴う各信号の配列とその値を示す図である。

【００３７】クロックは、各構成部であるバレルシフタ
（Ａ）１０、バレルシフタ（Ｂ）１１、フリップフロッ
プ３にそれぞれ共通的に供給されているものとする。

【００３８】１個目のクロック入力時の動作を説明す
る。

【００３９】まず可変長符号化データが入力バッファ９
に供給されたならば、入力バッファ９は、バレルシフタ
（Ａ）１０に対して、例えば１６ビットパラレル（但
し、可変長符号化データの最大符号長が１６ビット以下
であることを前提とした場合）で、前記図４に示した可
変長符号化データ『１０００１０（第１可変長部６ビッ
ト） １０００１（第１固定長部５ビット） １０１０
１（第２可変長部５ビット）』を供給する（図２の
（１））。バレルシフタ（Ａ）は、１個目のクロックの
供給によって、フリップフロップ３の出力ＦＦ ＯＵＴ
（シフト量信号）が最初は『０』であるため、入力され
た可変長符号化データがそのまま出力され（図２の
（２））、ＲＯＭ（Ａ）１２とバレルシフタ（Ｂ）１１
に供給される。ＲＯＭ（Ａ）１２は、１個目のクロック
の供給によって、供給された可変長符号化データをアド
レスとして取り込み、そのアドレスに予め格納されてい
るデータに変換して出力する。この出力として、ＲＯＭ
（Ａ） ＯＵＴ１として、前記可変長符号化データの
内、第１可変長部のデータ６ビット『１０００１０』が
出力され（図２の（３））、デコード部１５に供給す
る。またＲＯＭ（Ａ） ＯＵＴ２として、第１固定長部
のデータビット長『５』が出力され（図２の（４））、
ＲＯＭ（Ｂ）１３に供給される。またＲＯＭ（Ａ） Ｏ
ＵＴ３出力として、第１可変長部のデータ長『６』が出
力され（図２の（５））、バレルシフタ（Ｂ）１１に供
給される。またＲＯＭ（Ａ） ＯＵＴ４出力として、第
１可変長符号化データの長さの値『１１』が出力され
（図２の（６））、加算器１４に供給される。

【００４０】次に加算器１４は、供給されるＲＯＭ
（Ａ） ＯＵＴ４出力の値『１１』とＦＦ ＯＵＴ出力
の値『０』とを加算して、ＡＤＤ ＯＵＴの値『１１』
をフリップフロップ３に供給する（図２の（７））。

【００４１】２個目のクロック入力時の動作を説明す
る。

【００４２】次に２個目のクロックが各構成部に供給さ
れると、フリップフロップ３は前記供給されたＡＤＤ
ＯＵＴの値『１１』をＦＦ ＯＵＴの値としてバレルシ
フタ（Ａ）１０と加算器１４に供給する（図２の
（８））。

【００４３】一方前記バレルシフタ（Ｂ）１１に１個目
のクロック入力時にバレルシフタ（Ａ）１０の出力１６
ビットパラレルデータ『１０００１０（第１可変長部６
ビット） １０００１（第１固定長部５ビット） １０
１０１（第２可変長部５ビット）』が供給されているの
で、２個目のクロック入力によってバレルシフタ（Ｂ）
１１は供給される前記ＲＯＭ（Ａ） ＯＵＴ３出力（第
１可変長部の長さ）の値『６』の値をシフト量信号とし
て取り込み、前記パラレルデータを『６ビット』シフト
させてＢＳＦ（Ｂ） ＯＵＴとして『１０００１（第１
固定長部５ビット） １０１０１（第２可変長部５ビッ
ト） 〜』をＲＯＭ（Ｂ）１３に供給する（図２の
（９））。

【００４４】次にＲＯＭ（Ｂ）１３は、供給される前記
ＢＳＦ（Ｂ） ＯＵＴのデータをＲＯＭのアドレスとし
て取り込み、予め対応するデータが格納されているの
で、そのデータを読み出して、この出力ＲＯＭ（Ｂ）
ＯＵＴのデータを固定長部のデータとして出力する。こ
の場合ＲＯＭ（Ｂ） ＯＵＴは第１固定長部のデータ５
ビット『１０００１』が出力され（図２の（１０））、
このデータはデコード部１５に供給される。

【００４５】更にバレルシフタ（Ａ）１０には、シフト
量信号としてＦＦ ＯＵＴの値『１１』が供給されてい
るので、入力１６ビットパラレルデータを、先頭から１
１ビットシフトさせる。即ち第１可変長符号化データ１
１ビット（第１可変長部６ビット＋第１固定長部５ビッ
ト）が削除されて、また加算器１４は、入力バッファ９
に対して次の１６ビットパラレルデータをバレルシフタ
（Ａ）１０に供給するように要請し、入力バッファ９か
ら供給され第２可変長符号化データ『１０１０１（第２
可変長部５ビット） １００１０（第２固定長部５ビッ
ト） 〜』が頭出しされてＢＳＦ（Ａ） ＯＵＴが出力
される（図２の（１１））。このＢＳＦ（Ａ） ＯＵＴ
のデータは、ＲＯＭ（Ａ）１２とバレルシフタ（Ｂ）１
１に供給される。

【００４６】ＲＯＭ（Ａ）１２は、供給される第２可変
長符号化データをＲＯＭのアドレスとして取り込み、対
応するデータを出力する。ＲＯＭ（Ａ） ＯＵＴ１は第
２可変部データ『１０１０１』を出力し（図２の（１
２））、デコード部１５に供給される。ＲＯＭ（Ａ）
ＯＵＴ２は第２固定長部データのデータ長『５』を出力
し（図２の（１３））、ＲＯＭ（Ｂ）１３に供給する。
ＲＯＭ（Ａ） ＯＵＴ３は第２可変長部データのデータ
長『５』を出力し（図２の（１４）、バレルシフタ
（Ｂ）１１に供給する。ＲＯＭ（Ａ） ＯＵＴ（４）は
第２可変長符号化データのデータ長『１０』を出力し
（図２の（１５））、加算器１４に供給される。加算器
１４は、ＲＯＭ（Ａ） ＯＵＴ（４）の値『１０』と、
前記ＦＦ ＯＵＴの値『１１』を加算した値が前記１６
ビットを越えるので、加算値として前記ＲＯＭ（Ａ）
ＯＵＴ（４）の値『１０』を加算値ＡＤＤ ＯＵＴとし
てフリップフロップ３に供給する（図２の（１６））。
またこの時に加算器１４は、次の１６ビットパラレルデ
ータをバレルシフタ（Ａ）１０に供給するように要請を
入力バッファ９に供給する。

【００４７】３個目のクロック入力時の動作を説明す
る。

【００４８】次に３個目のクロックが各構成部に供給さ
れると、フリップフロップ３は前記供給されたＡＤＤ
ＯＵＴの値『１０』をＦＦ ＯＵＴの値としてバレルシ
フタ（Ａ）１０と加算器１４に供給する（図２の（１
７））。

【００４９】一方前記バレルシフタ（Ｂ）１１に２個目
のクロック入力時にバレルシフタ（Ａ）１０の出力１６
ビットパラレルデータ『１０１０１（第２可変長部５ビ
ット） １００１０（第２固定長部５ビット） 〜』が
供給されているので、３個目のクロック入力によってバ
レルシフタ（Ｂ）１１は供給される前記ＲＯＭ（Ａ）
ＯＵＴ３出力（第２可変長部の長さ）の値『５』の値を
シフト量信号として取り込み、前記パラレルデータを
『５ビット』シフトさせてＢＳＦ（Ｂ） ＯＵＴとして
『１００１０（第２固定長部５ビット） 〜』をＲＯＭ
（Ｂ）１３に供給する（図２の（１８））。

【００５０】次にＲＯＭ（Ｂ）１３は、供給される前記
ＢＳＦ（Ｂ） ＯＵＴのデータ『１００１０（第２固定
長部５ビット） 〜』をＲＯＭのアドレスとして取り込
み、予め対応するデータが格納されているので、そのデ
ータを読み出して、この出力ＲＯＭ（Ｂ） ＯＵＴのデ
ータを固定長部のデータとして出力する。この場合ＲＯ
Ｍ（Ｂ） ＯＵＴは第２固定長部のデータ『１００１
０』が出力され（図２の（１９））、このデータはデコ
ード部１５に供給される。

【００５１】このようにして３個のクロック入力によっ
て２個の可変長符号化データに対する可変長部データと
固定長部データの認識を行い、分離して出力することが
できた。即ち１個目のクロック入力で第１可変長部のデ
ータを出力し、２個目のクロック入力で第１固定長部の
データと第２可変長部のデータを出力し、３個目のクロ
ック入力で第２固定長部のデータを出力することができ
た。

【００５２】次にデコード部１５は、分離して供給され
る複数個の可変長部データと固定長部データから、例え
ば可変長部データから無効係数ランレングス『０』が何
個続いているか識別し、次に固定長部データが表す有効
係数値を可変長部符号の後に書き込む動作を行い、これ
により例えば８×８画素からなる１ブロックデータを得
ることによって、可変長符号に対する復号化データを得
ることができる。

【００５３】以上のようにしてこの実施例によれば、従
来に比べ少ないクロック入力数で入力される可変長符号
化データの復号化を行うことができる。つまりＮ個の可
変長符号化データが入力されると（Ｎ＋１）個のクロッ
ク入力で可変長部と固定長部に分離して出力することが
できるので、従来の（Ｎ×２）個に比べて格段に少なく
することができる。従って分離出力時間（Ｔ×（Ｎ＋
１）、Ｔは１クロック周期）を従来時間（Ｔ×２×Ｎ）
に比べ短縮させることができる。

【００５４】以上の実施例において、得られた復号化デ
ータは、例えば画像データの圧縮に対する伸長を行う場
合は逆量子化し、次に例えば逆離散コサイン変換を行っ
て画像データを再生することに提供することができる。

【００５５】以上の実施例において、前記ＲＯＭ（Ａ）
１２、ＲＯＭ（Ｂ）１３は、変換テーブルで実現しても
よい。また前記フリップフロップ３は、ラッチ回路で実
現してもよい。

【００５６】

【発明の効果】以上述べたようにこの発明によれば、第
１シフタと、可変長データ出力手段と、第２シフタと、
固定長データ出力手段と、シフト量データ供給手段とを
備えているので可変長符号化データから可変長データと
固定長デーの分離を並行して行い、更に従来に比べ少な
いクロック入力数で出力することができる。

【００５７】従って従来に比べ短い時間で可変長データ
と固定長データを復号化に提供することができる。

【図面の簡単な説明】

【図１】この発明に係る一実施例の可変長復号化器の機
能ブロック図である。

【図２】図１に係る各信号の配列とその値を示す図であ
る。

【図３】従来例に係る可変長復号化器の機能ブロック図
である。

【図４】入力可変長符号化データの例を示す図である。

【図５】図３に係る各信号の配列とその値を示す図であ
る。

【符号の説明】

３ フリップフロップ ８ 分離部 ９ 入力バッファ １０ バレルシフタ（Ａ） １１ バレルシフタ（Ｂ） １２ ＲＯＭ（Ａ） １３ ＲＯＭ（Ｂ） １４ 加算器 １５ デコード部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 可変長データと固定長データから構成さ
   れる可変長符号化データが入力される毎に、前記２つの
   データに分離してから復号化を行う可変長復号化器にお
   いて、 入力可変長符号化データを、入力されるシフト量データ
   によって１クロック入力で先頭ビット方向にシフトして
   出力する第１シフタと、 予め可変長符号化データ毎に、対応する可変長データと
   この可変長データのビット数を表す符号長と固定長デー
   タのビット数を表す符号長と可変長符号化データのビッ
   ト数を表す符号長とを格納しており、前記第１シフタか
   らデータを取り込む毎に前記格納されている可変長デー
   タとこの可変長データのビット数を表す符号長と固定長
   データのビット数を表す符号長と可変長符号化データの
   ビット数を表す符号長とを出力する可変長データ出力手
   段と、 前記可変長データ出力手段から供給される可変長符号化
   データのビット数を表す符号長から前記第１シフタに対
   する前記シフト量データを作成し供給するシフト量デー
   タ供給手段、 前記第１シフタからデータを取り込む毎に、前記可変長
   データ出力手段から供給される前記可変長データのビッ
   ト数を表す符号長分だけ、入力可変長符号化データを先
   頭ビット方向に１クロック入力でシフトさせて出力する
   第２シフタと、 予め前記可変長データ出力手段から供給される固定長デ
   ータのビット数を表す符号長と前記第２シフタから供給
   されるデータ毎に、対応する固定長データを格納してお
   り、前記可変長データ出力手段から供給される固定長デ
   ータのビット数を表す符号長と前記第２シフタから供給
   されるデータとを取り込む毎に前記格納されている固定
   長データを出力する固定長データ出力手段とから成るこ
   とを特徴とする可変長復号化器。