JPH10191336A

JPH10191336A - 可変長符号化装置

Info

Publication number: JPH10191336A
Application number: JP35828696A
Authority: JP
Inventors: Yutaka Yokoyama; 裕横山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1998-07-21
Anticipated expiration: 2016-12-27
Also published as: US6014095A; JP2870515B2

Abstract

(57)【要約】【課題】高速でハードウェア規模の小さい可変長符号化
装置の提供。【解決手段】可変長符号テーブル、量子化ＤＣＴ係数を
蓄積するメモリ、量子化ＤＣＴ係数順に符号化し、可変
長符号の場合可変長符号テーブルアドレスを出力し、固
定長符号の場合符号語と符号長を出力する手段、量子化
ＤＣＴ係数以外の符号化情報を符号化し可変長符号の場
合前記可変長符号テーブルアドレスを出力し、固定長符
号の場合符号語と符号長を出力する手段、可変長符号ア
ドレスを選択する選択器、固定長符号の符号を選択する
選択器、固定長符号の符号を遅延させる遅延器、可変長
符号又は固定長符号を選択する選択器、選択された符号
を連ねて符号列を形成する手段、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動画像の符号化に
用いられる、可変長符号化装置に関する。

【０００２】

【従来の技術】画像データを高能率に符号化する技術と
して、ＤＣＴ（Ｄiscrete ＣosineＴransform；離散コ
サイン変換）と可変長符号化を組み合わせた方式が標準
化され、広く用いられている。しかしながら、対象とす
る画像の画素レートが高い場合、ソフトウェア処理で
は、処理速度が不十分であり、専用ハードウェアが必要
となる。また、可変長符号化を行うためには、可変長符
号（ＶＬＣ；ＶariableＬength Ｃode）テーブルが用
いられ、大きなメモリが必要となる。

【０００３】高速処理を目指した装置としては、例えば
特開平４−１１９０１３号公報には、回路構成をさほど
複雑化することなしに、ハードウェアにて、高画質の動
画像に対応した高速リアルタイム処理の実現を図る符号
化装置の構成が提案されている。この装置では、イベン
トメモリを用いることにより、ＤＣＴ係数の符号化のた
めのイベント生成と他の付加符号の挿入を独立して行
い、高速な符号化処理を実現している。

【０００４】図１２は、従来の可変長符号装置の構成を
ブロック図にて示したものである。図１２を参照して、
２０１は、量子化後のＤＣＴ係数入力に対して、係数値
０の続く数と、それに続く非０の係数値との組みである
イベントに変換するイベント生成部、２０２は、イベン
トを一時的に記憶しておくイベントメモリ部、２０３
は、イベントに対して可変長符号を割り当てるための前
処理を行うコード生成前処理部、２０４は、イベントに
対して可変長符号を割り当てるコードテーブル、２０５
は切り替え回路、２０６は可変長符号を符号を連続した
ビット列に並び替えるパッキング回路である。

【０００５】ここで、まず１ブロック分の係数データの
イベントが作成される。すなわち、イベント生成部２０
１では、入力が０であれば、係数値０の続く数をカウン
トするカウンタをインクリメントし、非０の係数値であ
れば、係数値０の続く数と非０の係数値とを一組のイベ
ントとして、イベントメモリ２０２に記録する。また係
数値０の続く数をカウントするカウンタはリセットす
る。この処理をくり返し、１ブロック分のイベントをす
べて、イベントメモリ２０２に書き込む。なお、イベン
トにはＥＯＢ（Ｅnd Ｏf Ｂlock）をつけることを識
別するビットを付加し、ブロックの最後では、このビッ
トをＯＮにする。

【０００６】次に、イベントメモリに２０２書き込まれ
たイベントを順に読み出し、イベントに対応する符号を
生成する。この処理に先立ち、まず、前処理部では、Ｅ
ＯＢをつけることを識別するビットがＯＮである場合に
は、ＥＯＢを符号化することを示すイベントを追加生成
する。

【０００７】次に、コード生成前処理部２０３は、前処
理されたイベントをコードテーブル２０４のアドレスと
して与えて、対応した可変長符号の符号語と符号長が出
力される。

【０００８】切り替え回路２０５では、上記処理で可変
長符号化した符号と、その他の付加符号との選択をし、
シンタックスに応じて、付加符号を挿入する。

【０００９】最後に、パッキング回路２０６において、
入力の符号から連続したビット列を構成している。

【００１０】また可変長符号テーブルのサイズを削減す
るための従来の方法として、例えば特開平４−１４２１
６３号公報あるいは特開平８−７９０９１号公報に記載
され方法が知られている。

【００１１】上記特開平４−１４２１６３号公報に記載
の可変長符号化装置においては、可変長符号の符号語の
上位ビットは、同じ符号の繰り返しパタンが多いという
特徴があることから、図１３に示すように、可変長符号
テーブルに格納する符号語を、同じビットが繰り返され
るパタンの長さと残りの符号で表現している。

【００１２】この表現によると、例えばＭＰＥＧ（Ｍov
ing Ｐicture Ｅxperts Ｇroup）ＩのＤＣＴ係数の
符号を表すためには、繰り返し回数の表現のために４ビ
ット、残りのデータのために６ビット使用し、さらに符
号長を表現するために４ビット使用し、全体の長さは１
符号あたり１４ビットで表現されている。

【００１３】また上記特開平８−７９０９１号公報に記
載の方式では、図１４に示すように、係数の値（レベ
ル）の範囲によって、４つのクラスに分類し、係数値０
の続く数（ラン）とレベルの組合わせに対応する可変長
符号テーブルのアドレスを、クラスにより識別されるフ
ラグ領域と、ランを表す領域と、レベルを表す領域と、
を含み、全体として固定長で構成している。ランとレベ
ルの領域の大きさは、それぞれのクラスに含まれる最大
値を格納するのに必要な最小限の大きさに定めている。
例えばＭＰＥＧ１のＤＣＴ係数の符号を表すためには、
図１４に示す例では、１１ビット使用している。

【００１４】

【発明が解決しようとする課題】しかしながら、上記し
た従来方式は下記記載の問題点を有している。

【００１５】第１の問題点は、イベントメモリを用いる
上記従来の方式では、係数データよりも大きなメモリ容
量が必要となる、ということである。

【００１６】その理由は、最大のイベント数の発生にも
対応できなければならず、少なくとも係数データの数と
同じ数だけのイベントを格納するだけの容量がイベント
メモリに必要とされているためである。また、非０の係
数値の他に、０ラン情報や、ＥＯＢフラグなども記録す
る必要があるため、一つのイベントに対するビット幅は
係数データよりも大きくなる、ためである。

【００１７】第２の問題点は、有効係数が多く発生する
場合には、並列処理による高速化の効果が得られない、
あるいは処理が破綻する場合がある、ということであ
る。

【００１８】その理由は、有効係数が多く発生し、イベ
ントの数が多くなると、たとえ付加データの挿入中にイ
ベント生成処理を行ったとしても、付加データを含めて
符号化する符号語の数が、入力のＤＣＴ係数の数よりも
多くなる場合がある、からである。また、イベントの書
き込みと読み出しが同時にできないために、イベントの
数が多くなると、１ブロック期間内に１ブロック分の符
号化処理が終了しない、可能性もある。

【００１９】第３の問題点は、リアルタイム性が保証で
きない、ということである。

【００２０】その理由は、イベントメモリを用いている
ため、ＤＣＴ係数の入力から対応する符号の出力までの
遅延が一定ではない、ためである。また、イベントの書
き込みと読み出しが同時にできないために、イベントの
数が多くなると、遅延が大きくなる可能性がある。

【００２１】第４の問題点は、イベントに対する符号化
処理が常に固定遅延で行われるか否かが不明確である点
である。

【００２２】その理由は、コードテーブルを参照する可
変長符号化処理のみに対応しており、エスケープ符号の
ような固定長符号化処理、および、イントラ（Ｉntra）
ＤＣ成分の処理が設けられていない、からである。

【００２３】次に第５の問題点は、上記従来の可変長テ
ーブルのサイズ削減のための方式では、可変長符号テー
ブルのサイズの削減が十分ではないことである。

【００２４】その理由は、同じビットの繰り返し数を記
録する方法では、繰り返し数を記録のためにもメモリが
使われ、符号語のビット幅の削減が十分ではない、ため
である。

【００２５】また、レベルだけの分類では、可変長符号
の割り当てられていないランとレベルの組合わせに対し
てもアドレスが定義されている無効な領域が、まだ多く
存在しているためである。

【００２６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、入力のＤＣＴ係
数の値によらず常に固定遅延で符号化処理を行い、高い
ビットレートにおいても、効率の低下や破綻を回避し、
且つリアルタイム性を保証し構成を簡易とする、高速な
可変長符号化装置を提供することにある。

【００２７】また本発明の他の目的は、メモリ容量やビ
ット幅の削減を行い、よりハードウェア規模の小さい可
変長符号化装置を提供することにある。

【００２８】

【課題を解決するための手段】前記目的を達成するた
め、本願第１発明の可変長符号化装置は、可変長符号を
記録した記憶装置と、量子化ＤＣＴ係数を蓄積しておく
記憶手段と、量子化ＤＣＴ係数順に読み出して符号化
し、可変長符号の場合には、前記可変長符号を記録した
記憶装置を参照するためのアドレス信号を出力し、固定
長符号の場合には、符号語と符号長を出力する手段と、
量子化ＤＣＴ係数以外の符号化情報を符号化し、可変長
符号の場合には、前記可変長符号を記録した記憶装置を
参照するためのアドレス信号を出力し、固定長符号の場
合には、符号語と符号長を出力する手段と、可変長符号
のアドレスを候補群から選択する手段と、固定長符号の
符号を候補群から選択する手段と、固定長符号の符号を
固定の遅延期間だけ遅延させる手段と、可変長符号また
は固定長符号のいずれかを選択する手段と、前記選択さ
れた符号を連ねて符号列を形成する手段と、を備えたこ
とを特徴とする。

【００２９】また、本願第２発明の可変長符号化装置
は、可変長符号を記録した記憶装置と、量子化ＤＣＴ係
数を蓄積しておく記憶手段と、量子化ＤＣＴ係数順に読
み出して符号化し、可変長符号の場合には、前記可変長
符号を記録した記憶装置を参照するためのアドレス信号
を出力し、固定長符号の場合には、符号語と符号長を出
力する手段と、量子化ＤＣＴ係数以外の符号化情報を符
号化し、可変長符号の場合には、前記可変長符号を記録
した記憶装置を参照するためのアドレス信号を出力し、
固定長符号の場合には、符号語と符号長を出力する手段
と、可変長符号のアドレスを候補群から選択する手段
と、固定長符号の符号を候補群から選択する手段と、固
定長符号の符号を固定の遅延期間だけ遅延させる手段
と、可変長符号と固定長符号を結合し、別な符号を生成
する手段と、前記固定長符号か、あるいは前記可変長符
号と固定長符号を結合した符号のいずれかを選択する手
段と、前記選択された符号を連ねて符号列を形成する手
段と、を備えたことを特徴とする。

【００３０】また、本願第３発明の可変長符号化装置
は、上記本願第１発明又は上記本願第２発明の可変長符
号化装置の量子化ＤＣＴ係数の符号化手段が、係数の０
の値が連続する数を計数する手段と、係数の値を絶対値
と符号に変換する手段と、係数の０の値が連続する係数
の絶対値から、前記可変長符号を記録した記憶装置のア
ドレスを生成する手段と、係数の０の値が連続する数と
係数の絶対値から、可変長符号が定義されている組合わ
せか否かを判定し、可変長符号が定義されていない組合
わせの場合に、固定長の符号を生成する手段と、過去の
ブロックの特定の係数の値を保持する記憶手段と、前記
過去のブロックの特定の係数の値と、入力の係数の値と
の差分をとる手段と、差分値を表現する可変長符号のア
ドレスと固定長符号とを出力する手段と、を備え、上記
演算を全て並列に同じ処理遅延内で実行し、出力する可
変長符号のアドレスを、生成した前記アドレスの候補群
から選択する手段と、出力する固定長符号を、生成した
前記固定長符号の候補群から選択する手段と、を備えた
ことを特徴とする。

【００３１】また本願第４発明は、上記本願第１発明又
は上記本願第２発明の可変長符号化装置の前記可変長符
号を記録した記憶装置において、可変長符号の符号長と
符号語を記録する部分からなり、符号語は符号長に応じ
て上位ビットを固定の数だけ削り、符号長から再生す
る、ことを特徴とする、可変長符号を記録したことを特
徴とする。

【００３２】また本願第５発明は、上記本願第１発明又
は上記本願第２発明の可変長符号化装置の前記可変長符
号を記録した記憶装置において、係数の０の値が連続す
る数と係数の絶対値の組み合わせに対応する符号を記録
した記憶装置のアドレスを、前記係数の０の値が連続す
る数と、前記係数の絶対値の組み合わせに応じて分類
し、それぞれの分類において、分類を識別するフラグ
と、係数の０の値が連続する数の下位ビットと、係数の
絶対値の下位ビットとを組み合わせて、前記アドレスを
生成することを特徴とする、可変長符号を記録したこと
を特徴とする。

【００３３】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の可変長符号化装置は、その好まし
い実施の形態において、固定長符号の符号を固定の遅延
期間だけ遅延させる手段（図２の１０７）と、可変長符
号かあるいは固定長符号かの何れかを選択する手段（図
２の１０８）と、を有する。また、上記した従来方式の
イベントメモリ（図１２参照）に代わり、同時に読み書
き可能なＤＣＴ係数メモリ（図２の１０１）を有する。

【００３４】すなわち、本発明は、その好ましい実施の
形態において、可変長符号化装置は、可変長符号を記録
した記憶装置（図２の可変長符号テーブル１０６）と、
量子化ＤＣＴ係数を蓄積しておく記憶手段（図２の１０
１）と、量子化ＤＣＴ係数順に読み出して符号化し、可
変長符号の場合には、可変長符号を記録した記憶装置を
参照するためのアドレス信号を出力し、固定長符号の場
合には、符号語と符号長を出力する手段（図２の１０
２）と、量子化ＤＣＴ係数以外の符号化情報を符号化
し、可変長符号の場合には、可変長符号を記録した記憶
装置を参照するためのアドレス信号を出力し、固定長符
号の場合には、符号語と符号長を出力する手段（図２の
１０３）と、可変長符号のアドレスを候補群から選択す
る手段（図２の１０４）と、固定長符号の符号を候補群
から選択する手段（図２の１０５）と、固定長符号の符
号を固定の遅延期間だけ遅延させる手段（図２の１０
７）と、可変長符号または固定長符号のいずれかを選択
する手段（図２の１０８）と、選択された符号を連ねて
符号列を形成する手段（図２の１０９）と、を備える。

【００３５】本発明の実施の形態においては、固定長符
号の符号を固定の遅延期間だけ遅延させる手段（図２の
１０７）により、可変長符号化される場合に参照される
可変長符号テーブル（図２の１０５）の読み出し遅延と
のタイミングを調整し、可変長符号と固定長符号が混在
していても、符号の順序を正しく連続させることができ
る。

【００３６】また同時に読み書き可能なＤＣＴ係数メモ
リ（図２の１０１）により、符号化処理中で係数の読み
出しが行われていも、次の処理単位のデータの書き込み
が可能なため、無駄な待ち時間を要しない。

【００３７】そして、本発明は、別の実施の形態におい
て、更に、可変長符号と固定長符号を結合し別な符号を
生成する手段（図５の１１１）と、固定長符号か、ある
いは可変長符号と固定長符号を結合した符号のいずれか
を選択する手段（図５の１０８）を備えた構成とされ
る。

【００３８】また、本発明は、その好ましい実施の形態
において、量子化ＤＣＴ係数の符号化手段は、係数の０
の値が連続する数を計数する手段（図３の１２１）と、
係数の値を絶対値と符号に変換する手段（図３の１２
２）と、係数の０の値が連続する係数の絶対値から、前
記記憶装置（可変長符号テーブル）のアドレスを生成す
る手段（図３の１２７）と、係数の０の値が連続する数
と係数の絶対値から、可変長符号が定義されている組合
わせか否かを判定し、可変長符号が定義されていない組
合わせの場合に、固定長の符号を生成する手段（図３の
１２８）と、過去のブロックの特定の係数の値を保持す
る記憶手段（図３の１４１）と、前記過去のブロックの
特定の係数の値と、入力の係数の値との差分をとる手段
（図３の１４２）と、差分値を表現する可変長符号のア
ドレスを出力する手段（図３の１４４）と、差分値が表
現する固定長符号を出力する手段（図３の１４５）と、
を備え、これらの演算を全て並列に同じ処理遅延内で実
行し、出力する可変長符号のアドレスを、生成した前記
アドレスの候補群から選択する手段（図３の１３２）
と、出力する固定長符号を、生成した前記固定長符号の
候補群から選択する手段（図３の１３３）と、を備え
る。

【００３９】また、本発明の実施の形態においては、可
変長符号を記録した記憶装置（可変長符号テーブル）に
おいて、可変長符号の符号長と符号語を記録する部分か
らなり、符号語は符号長に応じて上位ビット固定の数だ
け省略した符号を記録しておく手段を有する。

【００４０】さらに、本発明の実施の形態においては、
可変長符号を記録した記憶装置において、係数の０の値
が連続する数と係数の絶対値の組合わせに対応する符号
を記録した記憶装置のアドレスを、前記係数の０の値が
連続する数と、前記係数の絶対値の組合わせに応じて分
類し、それぞれの分類において、分類を識別するフラグ
と、係数の０の値が連続する数の下位ビットと、係数の
絶対値の下位ビットとを組み合わせて、前記アドレスを
生成することができる、符号の記録手段を有する。

【００４１】また、符号の一部を省略して記録しておく
ため、記録すべきビット幅が少なくて済む。

【００４２】さらに、前記係数の０の値が連続する数
と、前記係数の絶対値の組合わせによりアドレス生成方
法が分類することで、可変長符号の定義されていない組
合わせに対応する無駄な割り当てを少なくすることがで
き、可変長符号を記録した記憶装置の容量を小さくする
ことができる。

【００４３】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について以下に説明す
る。

【００４４】図１は、本発明の一実施例の符号化装置の
全体構成をブロック図にて示したものである。これは、
動画像を符号化する国際標準化方式の一つであり、動き
補償フレーム間予測とＤＣＴ符号化を組み合わせた方式
である。例えば、ＭＰＥＧ１（ＩＳＯ−１１１７２）あ
るいはＭＰＥＧ２（ＩＳＯ−１３８１８）で標準化され
た方式が代表的である。

【００４５】図１において、フレームメモリ１に入力画
像を順次取り込み、符号化画像の符号化順序の並べ替え
を行う。画像信号は、フレームメモリ１から、予め指定
された大きさであるブロック毎に、データを読み出す。

【００４６】次に、フレーム間予測を行う画像では、動
き推定部２において、各々のブロック毎に動きベクトル
探索を行い、予測モードと動きベクトルの検出を行う。
動き補償予測部３では、検出した動きベクトルと予測モ
ードと、から動き補償フレーム間予測を行い、予測信号
を生成する。なお、フレーム間予測を行わない場合は、
予測信号をすべて零（０）とするか、あるいは、不図示
の切り替え器により、フレーム内の信号を直接入力する
ように信号を選択してもよい。

【００４７】続いて、差分器４において、符号化処理中
の原信号と、予測信号との差分を計算する。

【００４８】ＤＣＴ変換部５では、差分器４の差分出力
データを、離散コサイン変換（ＤＣＴ）により直交変換
を施し、変換係数を求める。ＤＣＴ変換部５から出力さ
れる変換係数は、量子化器６において、量子化処理さ
れ、量子化変換係数を出力する。

【００４９】さらに符号化処理では、局所復号画像を得
るために、量子化変換係数を逆量子化部７において逆量
子化し、逆ＤＣＴ変換部８において逆変換（Ｉnverse
ＤＣＴ）を施し、加算器９にて、予測信号と加算するこ
とにより、局所復号信号を求める。この局所復号信号
は、フレーム間予測処理あるいは符号化画像のモニタの
ために、フレームメモリ１０に蓄積される。

【００５０】一方、可変長符号化部１１では、量子化係
数や、動きベクトル、予測モードなどのその他の情報を
可変長符号に変換し、符号列を出力する。符号列は符号
バッファ１２に蓄え、所定のタイミングで、符号を外部
へ出力する。

【００５１】このように、画素レートの高い画像信号を
リアルタイムで扱うためには、可変長符号化部１１にお
ける量子化変換係数の符号化を効率よく処理しなければ
ならない。

【００５２】次に、本発明の一実施例の可変長符号化部
１１の構成について説明する。図２は、本発明の一実施
例の可変長符号化部１１の構成例を示した図である。

【００５３】図２を参照すると、まず、ＤＣＴ係数メモ
リ１０１に量子化したＤＣＴ係数を蓄えておく。ＤＣＴ
係数メモリ１０１は同時に書き込みと読み出しが可能で
あり、ＤＣＴ係数の符号化処理中に、次の処理単位のＤ
ＣＴ係数を書き込むことができる。

【００５４】ＤＣＴ係数符号化器１０２では、ＤＣＴ係
数メモリ１０１から係数を順次読み出す。ＭＰＥＧ１あ
るいはＭＰＥＧ２などの規格では、非０あるいはイント
ラ（Ｉntra）ＤＣ成分などの係数に関して、符号への変
換処理を行う。ＤＣＴ係数以外符号化器１０３では、Ｄ
ＣＴ係数以外の符号化すべき情報の符号化処理を行う。
例えば、各レイヤのヘッダ符号、マクロブロック・アド
レス、マクロブロック・タイプ、モーション・タイプ、
ＤＣＴタイプ、量子化ステップ・サイズ、動きベクト
ル、マクロブロック・パタン、ＥＯＢ符号、などの符号
化処理を行う。

【００５５】ここで、符号語としては、入力データの値
や種類によって、可変長符号の場合と固定長符号の場合
がある。可変長符号については、その符号語と符号長
は、可変長符号化テーブル１０６に記録してある。

【００５６】ＤＣＴ係数符号化器１０２、および、その
他符号化器１０３では、可変長符号の場合には、可変長
符号化テーブル１０６を参照するためのアドレス信号を
発生し、対応する可変長符号の符号語と符号長を出力さ
せる。一方、固定長符号の場合には、符号語そのものを
構成し、符号長とともに出力する。

【００５７】選択器１０４は、可変長符号符号のアドレ
スの選択を行う。

【００５８】選択器１０５は、固定長符号の選択を行
う。

【００５９】遅延器１０７は、可変長符号テーブル１０
６の参照に要する遅延時間を考慮し、固定長符号の出力
タイミングの調整をする。

【００６０】選択器１０８は、可変長符号か固定長符号
かの選択を行う。

【００６１】最後にパッキング器１０９において、生成
した符号語を順次連ねて、符号列を生成する。

【００６２】次に、本発明の一実施例におけるＤＣＴ係
数符号化部１０２の構成について説明する。図３は、本
発明の一実施例におけるＤＣＴ係数符号化部１０２の構
成例を示した図である。

【００６３】図３を参照すると、まず、０判定・０ラン
カウンタ１２１では、入力される量子化ＤＣＴ係数の０
判定を行い、連続する０の数（０ラン長）を計数し、そ
の値を保持する。

【００６４】絶対値符号分離器１２２では、入力される
量子化ＤＣＴ係数の絶対値と、符号ビットとに分離す
る。０以外の有効な量子化ＤＣＴ係数が入力されたとき
は、０ラン長と量子化ＤＣＴ係数の値（レベル）および
符号は、それぞれレジスタ１２３、１２４、１２５、１
２６に保持しておく。

【００６５】可変長符号テーブルアドレス計算部１２７
では、０ラン長（ｒｕｎ）とレベル（ｌｅｖｅｌ）か
ら、可変長符号化する場合のテーブルアドレスを計算す
る。

【００６６】エスケープ判定・符号生成部１２８では、
ラン（ｒｕｎ）とレベル（ｌｅｖｅｌ）の組合わせか
ら、可変長符号が定義されていない組合わせであるか否
かの判定を行い、エスケープ判定結果を出力する。エス
ケープの場合は固定長符号化し、固定長の符号語と符号
長を出力する。ここで固定長符号は、エスケープの識別
符号と、ｒｕｎの値と、ｌｅｖｅｌの値の３つの要素か
ら構成される。

【００６７】次に本発明の一実施例におけるイントラＤ
Ｃ成分の符号化処理について説明する。図３を参照する
と、まず、前値保存レジスタ１４１では、直前の符号化
ブロックでのイントラＤＣ成分の値を保持しておく。こ
れは、各々の色成分について用意されている。また、指
定の条件のもとで、初期値にリセットされる。

【００６８】次に差分器１４２では、入力のイントラＤ
Ｃ成分と、対応する色成分の前ブロックでの値と、の差
分を計算する。この差分値は、レジスタ１４３に保持し
ておく。

【００６９】サイズ判定・可変長符号テーブルアドレス
変換器１４４では、差分値の大きさを判定し、サイズの
値を出力するとともに、サイズの値に対応する可変長符
号の格納されているアドレスを生成する。

【００７０】ディファレンシャル符号生成部１４５で
は、求めたサイズの値に対応した差分値の符号を生成し
出力する。前記サイズの値に対応する可変長符号の格納
されているアドレスと、ディファレンシャルの値はそれ
ぞれ、レジスタ１４６、１４７に保持しておく。

【００７１】選択器１３２、１３３は、それぞれ、可変
長符号テーブルアドレス、固定長符号の選択を行い、係
数の種類に応じて一つのアドレス、および固定長符号を
出力する。ここで、固定長符号は、符号語と符号長から
構成されるが、図では、一本の信号線で表現している。

【００７２】なお、図３において、入力係数は、２の補
数表現であることを想定しているが、別の表現方法であ
ってもよい。例えば、図７、図８は、入力係数が絶対値
表現である場合の構成を示す図である。

【００７３】図７では、エスケープ符号で符号化する２
の補数表現の係数の値を、補数表現変換器１４８により
絶対値表現を変換する。

【００７４】図８では、エスケープ符号で符号化する係
数の値は、エスケープ判定・符号生成部１２８の内部で
生成するものとし、係数の符号を入力として追加した構
成に成っている。この構成によれば、係数を保持するレ
ジスタ１２４を省くことができる。

【００７５】次に、本発明の一実施例として、可変長符
号化部１１における量子化ＤＣＴ係数の符号化処理の動
作タイミングについて説明する。図４は、動作タイミン
グを説明するためのタイミング図である。すなわち、図
４は、図２、及び図３に示した構成における動作を説明
するものであり、２クロック間隔で１つの量子化ＤＣＴ
係数が入力され、１係数に対して２つの符号要素を順に
出力してパッキング処理する。なお、以下では、フレー
ム間予測を行わないイントラブロックの場合について説
明する。

【００７６】図４を参照すると、最初に入力される係数
データ「１３０」はイントラＤＣ成分である。この信号
は、イントラＤＣ成分符号生成用の処理がなされる。い
ま、この信号と同じ色成分の前のブロックのイントラＤ
Ｃ成分が「１２８」であったとすると、イントラＤＣ差
分値（ｃ）は、次のクロックで「２」となり、イントラ
ＤＣサイズ（ｄ）も「２」となる。

【００７７】さらに次のクロックで、ディファレンシャ
ル（ｅ）は２ビットの“１０”となる。サイズを表すた
めの可変長符号のテーブルアドレス（ｆ）は、符号表の
並べ方の順番に依存するが、たとえば「ａ１」であると
すると、これもディファレンシャル（ｅ）と同じタイミ
ングで確定する。

【００７８】サイズの符号語は、可変長符号テーブルの
ａ１で示されるアドレスの符号語を参照する。

【００７９】ここで、選択器１３２（図３参照）および
選択器１０４（図２参照）により、イントラＤＣサイズ
の符号のアドレスを選択し、可変長符号テーブル１０６
のアドレスを設定する。

【００８０】アドレスが設定されてから、対応する符号
語が得られるまでには、数クロックの遅延がある。い
ま、たとえば３クロック経過後に符号語が得られるもの
とすると、アドレスａ１に対応する符号ｃ１が、可変長
符号（ｏ）のタイミングで得られる。

【００８１】これと同時に、選択器１０８により、この
信号（可変長符号（ｏ））を選択し、パッキング器１０
９の入力（ｑ）として出力する。

【００８２】図４を参照して、ディファレンシャルの符
号は、固定長符号（ｐ）としてアドレスを設定した次の
クロックで、選択器１３３（図３参照）および選択器１
０５（図２参照）により選択され、出力される。さらに
遅延器１０７により、可変長符号参照のための遅延時間
だけ遅延させたのち、サイズの符号の後に、ディファレ
ンシャルの符号を選択器１０８により選択し、パッキン
グ器１０９の入力（ｑ）として出力する。なお、０ラン
長カウンタの値（ｇ）は有効な係数の入力であったの
で、０にリセットする。

【００８３】図４を参照して、次に入力される係数デー
タが「−２」であるとする。まず、この値は「０」では
なく、符号化すべき有効係数であるから、０ラン長カウ
ンタ（ｇ）の値は零にリセットすると同時に、それまで
の０ラン長カウンタの値を０ラン長（ｈ）にセットす
る。また、ＤＣＴ係数は、入力の次のクロックで一旦ラ
ッチされる（ｉ）とともに、絶対値表現に変換し、絶対
値（ｊ）と符号（ｋ）の値を保持する。

【００８４】つづいて、０ラン長（ｒｕｎ）と係数値
（ｌｅｖｅｌ）の値の組合わせから、エスケープ判定を
行い、判定結果（ｌ）を出力する。この場合は、エスケ
ープ（ｅｓｃ）ではなく、可変長符号化される。

【００８５】このとき、ラン（ｒｕｎ）とレベル（ｌｅ
ｖｅｌ）の組合わせから、可変長符号テーブル１０６の
アドレスに変換する。いま、そのアドレスを「ａ２」と
する。ここで、ＭＰＥＧ１やＭＰＥＧ２で使用されるＤ
ＣＴ係数の符号語の最後の１ビットは、レベル（ｌｅｖ
ｅｌ）の符号（ｓｉｇｎ）を表すコードとなっているた
め、レベル（ｌｅｖｅｌ）の絶対値により、テーブル引
きを行い、最後に符号ビットを付加することで、符号語
を生成する。

【００８６】ここで、選択器１３２および選択器１０４
により、ランとレベルの組合わせの可変長符号のアドレ
スを選択し、可変長符号テーブル１０６のアドレスを設
定する。可変長の符号（ｏ）は、上記したように数クロ
ックの遅延のあと、アドレス「ａ２」に対応する符号
「ｃ２」が得られる。これと同時に、パッキング器１０
９の入力（ｑ）として、この信号（「ｃ２」）を選択出
力する。

【００８７】また固定長の符号（ｐ）としては、係数の
符号（ｓｉｇｎ）を、アドレスを設定した次のクロック
で、選択器１３３および選択器１０５により、選択出力
する。この固定長符号は、上記と同様にして、遅延器１
０７で遅延させた後、可変長符号「ｃ２」の次のクロッ
クで、選択器１０８により選択し、パッキング器１０９
の入力（ｑ）としてこの信号を出力する。

【００８８】図４を参照して、次に入力される係数デー
タは「４２」である。この時も同様に、０ラン長カウン
タの値（ｇ）は零（０）にリセットすると同時に、それ
までの０ラン長カウンタの値を０ラン長（ｈ）にセット
する。

【００８９】また、ＤＣＴ係数は入力の次のクロックで
一旦ラッチされる（ｉ）とともに、絶対値表現に変換
し、絶対値（ｊ）と符号（ｋ）の値を保持する。

【００９０】つづいて、０ラン長（ｒｕｎ）と係数値
（ｌｅｖｅｌ）の値の組合わせから、エスケープ判定を
行い、判定結果（ｌ）を出力する。

【００９１】この場合は、エスケープ符号となる。この
時、次のクロックでエスケープの識別符号（ｅｓｃ）の
あとに、ラン（ｒｕｎ）の値を固定長符号化した符号を
結合したものを出力する（ｍ）。

【００９２】ここで、エスケープの識別符号（ｅｓｃ）
は、例えばＭＰＥＧ１やＭＰＥＧ２では、６ビットの符
号“０００００１”が使われる。また、ラン（ｒｕｎ）
の最大値は、「６３」であり、これも６ビットで表現さ
れる。ここで出力される符号は、これらの符号を結合し
た１２ビットの符号である。

【００９３】そして、続くクロックでは、レベル（ｌｅ
ｖｅｌ）を固定長符号化した符号を出力する（ｍ）。こ
れらの信号は、選択器１３３および選択器１０５により
選択され固定長の符号（ｐ）として出力される。これら
も、上記と同様に遅延させた後、前の係数の符号に引続
き、選択器１０８により選択し、パッキング器１０９の
入力（ｑ）として出力する。

【００９４】以後、０係数が入力された場合には、０ラ
ン長カウンタの値（ｇ）をインクリメントしていく。

【００９５】そして、再び、係数データとして非０の係
数「３」が現れたとき、上記と同様なタイミングで符号
化処理が行われ、可変長符号テーブル１０６のアドレス
「ａ３」から可変長符号「ｃ３」が導出され、入力デー
タの符号（ｓｉｇｎ）とともに符号語が送出される。

【００９６】なお、図では明示していないが、符号（ｓ
ｉｇｎ）は、符号語と符号長の組で表される。ただし、
図では符号語のみ示した。実際には、符号語と同じタイ
ミングで、対応する符号長も設定されている。

【００９７】次に、ＤＣＴ係数の入力間隔が異なる場合
について説明する。いま１クロックで１つの量子化ＤＣ
Ｔ係数が入力される場合を考える。このとき一つの係数
に対して発生する複数の符号要素は、一つの符号語に結
合してパッキング部に出力する必要がある。

【００９８】図５は、本発明の別の実施例における可変
長符号化部の構成を示す図である。この実施例では、図
２の可変長符号テーブル１０５の出力の後段、及び選択
器１０８の前段に、符号結合器１１１を追加している。

【００９９】符号結合器１１１は、可変長符号テーブル
１０５から出力される可変長符号と、遅延器１０７を介
して出力され、可変長符号の直後に符号化すべき固定長
符号を入力とし、可変長符号の直後に、固定長符号を結
合し、新しい符号を構成して出力する。

【０１００】図６に、本発明の別の実施例の動作タイミ
ングを説明するためのタイミング図である。図６は、図
５に示した構成を用いて、１クロックで１つの量子化Ｄ
ＣＴ係数が入力される場合を示している。ここでも、フ
レーム間予測を行わないイントラブロックの場合である
とする。

【０１０１】図６を参照すると、まず最初に入力される
データ「１３０」は、イントラＤＣ成分である。この信
号はイントラＤＣ成分符号用の処理がなされる。いま、
この信号と同じ色成分の前のブロックのイントラＤＣ成
分が「１２８」であったとすると、差分値（ｃ）は、次
のクロックで「２」となり、サイズ（ｄ）も「２」とな
る。

【０１０２】さらに次のクロックで、ディファレンシャ
ル（ｅ）は２ビットの“１０”となる。サイズを表すた
めの可変長符号テーブル１０６のアドレス（ｆ）は、符
号表の並べ方の順番に依存するが、例えば「ａ１」であ
るとすると、これもディファレンシャル（ｅ）と同じタ
イミングで確定する。

【０１０３】サイズの符号語は、可変長符号テーブル１
０６の「ａ１」で指示されるアドレスの符号語を参照す
る。ここで、選択器１３２および選択器１０４により、
サイズの符号のアドレスを選択し、符号テーブルのアド
レスを設定する。

【０１０４】アドレスが設定されてから、対応する符号
語が得られるまでには、数クロックの遅延がある。い
ま、例えば３クロック経過後に符号語が得られるものと
すると、アドレス「ａ１」に対応する符号「ｃ１」が、
可変長符号（ｏ）のタイミングで得られる。これと同時
に、選択器１０８により、前記信号（符号「ｃ１」）を
選択し、パッキング器１０９の入力（ｑ）として出力す
る。

【０１０５】ディファレンシャルの符号は、固定長符号
（ｐ）として出力され、アドレスを設定した同じクロッ
クで、選択器１３３および選択器１０５により、選択さ
れ出力される。遅延器１０７により、可変長符号参照の
ための遅延時間だけ遅延させたのち、符号結合器１１１
により、サイズの符号とディファレンシャルの符号と結
合させ、選択器１０８により選択し、パッキング器１０
９の入力（ｑ）として出力する。なお、０ラン長カウン
タの値（ｇ）は有効な係数の入力であったので、０にリ
セットする。

【０１０６】図６を参照すると、次に入力される信号が
「−２」である。まず、この値は、「０」ではなく、符
号化すべき有効係数であるから、０ラン長カウンタの値
（ｇ）を０にリセットすると同時に、それまでの０ラン
長カウンタの値を０ラン長（ｈ）にセットする。また、
ＤＣＴ係数は、入力の次のクロックで一旦ラッチされる
（ｉ）とともに、絶対値表現に変換し、絶対値（ｊ）と
符号（ｋ）の値を保持する。

【０１０７】つづいて、０ラン長（ｒｕｎ）と係数値
（ｌｅｖｅｌ）の値の組合わせから、エスケープ判定を
行い、判定結果（ｌ）を出力する。この場合はエスケー
プではなく、可変長符号化される。このときラン（ｒｕ
ｎ）とレベル（ｌｅｖｅｌ）の組合わせから、可変長符
号テーブル１０６のアドレスに変換する。いま、そのア
ドレスを「ａ２」とする。ここで、符号語の最後の１ビ
ットは、レベル（ｌｅｖｅｌ）の符号（ｓｉｇｎ）を表
すコードとなっているため、レベル（ｌｅｖｅｌ）の絶
対値により、テーブル引きを行い、最後に符号ビットを
付加することで、符号語を生成する。

【０１０８】ここで、選択器１３２および選択器１０４
により、ラン（ｒｕｎ）とレベル（ｌｅｖｅｌ）の組合
わせの可変長符号のアドレスを選択し、可変長符号テー
ブル１０６のアドレスを設定する。

【０１０９】可変長の符号（ｏ）は、上記したような数
クロックの遅延のあと、アドレス「ａ２」に対応する符
号「ｃ２」が得られる。また固定長の符号（ｐ）として
は、符号（ｓｉｇｎ）を、アドレスを設定した同じクロ
ックで、選択器１３３および選択器１０５により、選択
して、出力する。これも、前記と同様に、遅延器１０７
で遅延させた後、可変長符号「ｃ２」と結合し、選択器
１０８により選択し、パッキング器１０９の入力（ｑ）
として、信号を出力する。

【０１１０】図４を参照すると、次に入力される係数デ
ータは「４２」である。この時も、同様に、０ラン長カ
ウンタの値（ｇ）は０にリセットすると同時に、それま
での０ラン長カウンタの値を０ラン長（ｈ）にセットす
る。また、ＤＣＴ係数は入力の次のクロックで一旦ラッ
チされる（ｉ）とともに、絶対値表現に変換し、絶対値
（ｊ）と符号（ｋ）の値を保持する。

【０１１１】つづいて、０ラン長（ｒｕｎ）と係数値
（ｌｅｖｅｌ）の値の組合わせから、エスケープ判定を
行い、判定結果（ｌ）を出力する。この場合はエスケー
プ符号となる。

【０１１２】この時、エスケープの識別符号（ｅｓｃ）
のあとに、ラン（ｒｕｎ）とレベル（ｌｅｖｅｌ）をそ
れぞれ固定長符号化した符号を結合し出力する（ｍ）。
ここで、エスケープの識別符号（ｅｓｃ）は、例えばＭ
ＰＥＧ２では、６ビットの符号“０００００１”が使わ
れる。また、ラン（ｒｕｎ）の最大値は「６３」であ
り、これも６ビットで表現される。また、レベル（ｌｅ
ｖｅｌ）の値はＭＰＥＧ２では１２ビットで表現され
る。

【０１１３】ここで出力される符号は、これら３つの符
号を結合した２４ビットの符号である。この信号は、選
択器１３３および選択器１０５により選択され、また固
定長の符号（ｐ）として出力され、これも上記と同様
に、遅延器１０７で遅延させた後、前の係数の符号に引
続き、選択器１０８により選択し、パッキング器１０９
の入力（ｑ）として出力する。

【０１１４】以後、０係数が入力された場合には、０ラ
ン長カウンタの値（ｇ）をインクリメントしていく。そ
して再び非０の係数が現れたとき、上記と同様なタイミ
ングで符号化処理が行われ、可変長符号テーブル１０６
のアドレス「ａ３」から可変長符号「ｃ３」が導出さ
れ、入力データの符号（ｓｉｇｎ）とともに符号語が送
出される。

【０１１５】次に、本発明の一実施例における可変長符
号テーブル１０６の構成方法について説明する。図９
に、本発明の一実施例における可変長符号テーブル１０
６の構成を説明するための図を示す。

【０１１６】図９を参照すると、一つの可変長符号は、
符号語と符号長と、から構成される。ここで、ＭＰＥＧ
１あるいはＭＰＥＧ２で使用されるＤＣＴ係数のための
可変長符号は、最大１７ビットであり、一番末尾のビッ
トは係数値の符号を示すビットである。すなわち符号を
示すビットを省き、これは後から別途結合する構成とし
たことにより、最大１６ビットの符号語を格納できれば
よい。

【０１１７】また、符号語の特徴として、上位ビットに
同じビット（例えば０）が連続して使用されている符号
語が多く存在する。そこで、この特徴を利用して、固定
の長さだけ上位ビットを省いて、残りのビットだけをテ
ーブルに記録する。実際の符号は、符号長から上位ビッ
トが省かれているか否かを判断し、上位ビットが省かれ
ている場合には、省かれた部分の符号を再結合し符号を
構成する。

【０１１８】図９に示す一実施例では、符号を、その符
号長から８ビット以下、８ビット超１２ビット以下、１
２ビット超１６ビット以下の３つのクラスに分類する。
符号長が８ビット以下の場合には、８ビット以下の符号
語のすべてをテーブルに記録する。８ビット超１２ビッ
ト以下の場合には、上位４ビットを省き下位の８ビット
以下の符号語をテーブルに記録する。１２ビット超１６
ビット以下の場合には、上位８ビットを省き下位の８ビ
ット以下の符号語をテーブルに記録する。

【０１１９】この構成により、同じビットの連続する部
分を省くことができ、また、違うビットの存在する部分
を省くことはない。

【０１２０】符号長については、最大符号長が１６ビッ
トであるので、４ビットで表現することが可能である。
例えば、符号長を２進数で表現し、“００００”につい
ては１６に割り当てることにより、実現できる。あるい
は、符号長「−１」の値を２進数表現する、ようにして
もよいことは勿論である。

【０１２１】実際の符号語の構成では、まず符号長のデ
ータから、符号のクラス分けができ、それに応じて、指
定の数のビットをテーブル内の符号語の上位に結合する
だけでよい。

【０１２２】例えば図１０のように、上位に８ビットの
同じ符号（ここでは“００００００００”）を付加した
符号と、上位に４ビットの同じ符号（ここでは“０００
０”）を付加した符号と、何も付加せずテーブル内の符
号とをそのままのものである符号を予め構成しておき、
これを符号長の長さにより選択すれば良い。このように
結合するビットの数は固定であるため、シフタ等のハー
ド資源を必要とせず、簡単な構成で符号語を生成でき
る。

【０１２３】以上説明したように、固定長の上位ビット
を省略したテーブル構成にすることで、ひとつの符号の
ためのビット幅を１２ビットで収めることができる。

【０１２４】これは、図１３で説明した従来の方法では
１４ビット使用していたものに比べて、少ないビット幅
でテーブルを構成することができている。すなわちメモ
リ容量を小さくできる。

【０１２５】なお、以上の説明では、ＤＣＴ係数の符号
に使う例について述べたが、他の符号語の表現にも使用
できることは容易に推定できる。例えば、マクロブロッ
ク・アドレスや、マクロクタイプや、マクロブロック・
パタンや、動きベクトルや、イントラＤＣ成分のサイズ
の符号の表現にも、同様な方法が適用できる。

【０１２６】イントラＤＣ成分のサイズについては、上
位ビットの同じ符号は“１”の連続であるが、この時は
符号語の再生には“１１１１”などを補えばよい。

【０１２７】次に、本発明の一実施例における可変長符
号テーブル１０６のアドレスを生成方法について説明す
る。

【０１２８】ＤＣＴ係数の符号は、０の連続する数（ｒ
ｕｎ）と非０の係数値（ｌｅｖｅｌ）の組合わせから定
義されるが、ラン（ｒｕｎ）と、レベル（ｌｅｖｅｌ）
の全ての組合わせに対して可変長符号が定義されている
わけではない。

【０１２９】可変長符号が定義されているのは、高い頻
度で出現する二百数十個の組合わせだけであり、残りの
全ての組合わせはエスケープ符号として固定長符号化さ
れる。そのため、ラン（ｒｕｎ）とレベル（ｌｅｖｅ
ｌ）の組合わせに対して幾つかのクラス分けを行い、そ
れぞれのクラスに対応したアドレスを生成する。この構
成により、アドレスのビット幅を削減し、すなわちメモ
リ空間を小さくすることができる。

【０１３０】図１１を参照して、可変長符号テーブル１
０６のアドレスの生成方法の一例を説明する。図１１に
示すように、ラン（ｒｕｎ）とレベル（ｌｅｖｅｌ）の
絶対値により、８つのクラスに分類する。

【０１３１】それぞれのクラスにおいて、上位の数ビッ
トは固定で、残りのビットはｒｕｎあるいはｌｅｖｅｌ
の下位ビットを使用する。例えばレベル（ｌｅｖｅｌ）
の絶対値が「１」で、ラン（ｒｕｎ０が「３１」以下で
あれば、アドレスの上位２ビットを“００”、下位の５
ビットはｒｕｎの値の下位５ビットにより、構成する。
別な例では、例えば「ｌｅｖｅｌ」の絶対値が「５以上
８以下で、ラン（ｒｕｎ）が「３」以下であれば、アド
レスの上位３ビットを１００、次の２ビットはｒｕｎの
値の下位２ビットにより、さらに次の２ビットはレベル
（ｌｅｖｅｌ）の絶対値の下位２ビットにより、構成す
る。

【０１３２】以上のように、本発明の実施例において
は、可変長符号のテーブルアドレスを、ラン（ｒｕｎ）
とレベル（ｌｅｖｅｌ）の組合わせから構成すること
で、７ビットのアドレス空間で表現できる。

【０１３３】これは、図１４で説明した従来の方法では
１１ビット使用していたものに比べて、少ないビット幅
でアドレスを生成することができている。すなわち無駄
の少ない効率的なテーブルが構成できる。

【０１３４】なお、以上の説明では、ＭＰＥＧ１あるい
はＭＰＥＧ２に対応した符号化装置について説明した
が、他の画像符号化方式、例えば、Ｈ．２６１、Ｈ．２
６３、ＪＰＥＧなどにも適用することができる。

【０１３５】

【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。

【０１３６】本発明の第１の効果は、符号化するデータ
を蓄積しておくメモリの容量を、削減することができ
る、ということである。

【０１３７】その理由は、本発明においては、イベント
メモリを用いず、係数メモリだけ使用しているためであ
る。

【０１３８】本発明の第２の効果は、非０の係数の係数
が多数発生しても、高速化の効果が減少しない、という
ことである。このため、高いビットレートの符号化処理
にも対応できる。

【０１３９】その理由は、本発明においては、係数の符
号化処理中は、係数メモリから係数を固定間隔で読み出
し、固定遅延で処理できるためである。

【０１４０】本発明の第３の効果は、有効係数に対する
符号化処理が如何なる場合でも、固定遅延で行うことが
できる。このためパイプライン制御を乱すことなく、常
に一定間隔でＤＣＴ係数データの供給が可能であり、高
いスループットとリアルタイム性を得ることができる。

【０１４１】その理由は、本発明においては、量子化Ｄ
ＣＴ係数に対する符号の種類、すなわち、イントラＤＣ
成分なのか、エスケープなのか、それ以外なのか、によ
らず、同じ遅延時間で処理できる、ようにしたことによ
る。また、固定長符号の場合には、可変長符号のテーブ
ルの参照に要する遅延と同じだけ、符号の出力を遅延さ
せて、パッキング器に入力させるため、固定長符号と可
変長符号が混在していても、正しい順序で符号の出力が
可能である。このため、データの値や種類において、パ
イプライン処理のタイミングが乱されることはない。

【０１４２】本発明の第４の効果は、ハードウェア規模
の縮小を可能とする、ということである。

【０１４３】その理由は、本発明においては、ＤＣＴ係
数の入力間隔を２クロックに１係数とすることで、１符
号当りのビット幅の削減が可能である、ことによる。ま
た、１係数あたり、複数個の符号語の構成要素からなる
場合、それを順次出力する構成により、それらをパッキ
ングの前に結合する必要がなく、制御も簡単になる。

【０１４４】本発明の第５の効果は、可変長符号テーブ
ルのためのメモリ量の縮小が可能である、ということで
ある。

【０１４５】その理由は、本発明においては、符号語の
一部を省略して記録しておくこと、および、可変長符号
の定義されていないラン（ｒｕｎ）とレベル（ｌｅｖｅ
ｌ）の組合わせに対する無駄な符号の蓄積を少なくして
いるからである。

【図面の簡単な説明】

【図１】本発明の一実施例の符号化装置の全体構成を示
すブロック図である。

【図２】本発明の一実施例における可変長符号化部の構
成を示すブロック図である。

【図３】本発明の一実施例におけるＤＣＴ係数符号化部
の構成を示すブロック図である。

【図４】本発明の一実施例における符号生成部の動作を
説明するためのタイミング図である。

【図５】本発明の一実施例における可変長符号化部の構
成を示すブロック図である。

【図６】本発明の一実施例における符号生成部の動作を
説明するタイミング図である。

【図７】本発明の一実施例におけるＤＣＴ係数符号化部
の構成を示すブロック図である。

【図８】本発明の一実施例における本発明のＤＣＴ係数
符号化部の構成を示すブロック図である。

【図９】本発明の一実施例における可変長符号テーブル
の構成を示す図である。

【図１０】本発明の一実施例における可変長符号語の生
成方法を示す図である。

【図１１】本発明の一実施例における可変長符号テーブ
ルアドレスの生成方法を説明するための図である。

【図１２】従来の可変長符号化装置の構成の一例を示す
図である。

【図１３】従来の可変長符号テーブルの構成を示す図で
ある。

【図１４】従来の可変長符号テーブルアドレスの生成方
法を示す図である。

【符号の説明】

１フレームメモリ２動き推定部３動き補償予測部４差分器５ＦＣＴ変換部６量子化部７逆量子化部８逆ＤＣ変換部９加算器１０フレームメモリ１１可変長符号部１２符号バッファ１０１ＤＣＴ係数メモリ１０２ＤＣＴ係数符号化器１０３ＤＣＴ係数以外符号化器１０４、１０５、１０８セレクタ１０６可変長符号テーブル１０７遅延器１０９パッキング器１１０制御器１１１符号結合器１２１０判定・０ランカウンタ１２２絶対値・符号分離器１２３、１２４、１２５、１２６レジスタ１２７可変長符号テーブルアドレス計算部１２８エスケープ判定・符号生成部１２９、１３０、１３１、１４３、１４６、１４７１４１前値保持レジスタ１４２差分器１４４サイズ判定・可変長テーブルアドレス変換器１４５ディファレンシャル符号生成器１４８補数表現変換器

Claims

【特許請求の範囲】

【請求項１】動画像符号化装置に用いられる、可変長符
号化装置において、可変長符号を記録した記憶装置と、量子化ＤＣＴ係数を蓄積しておく記憶手段と、量子化ＤＣＴ係数順に読み出して符号化し、可変長符号
の場合には、前記可変長符号を記録した記憶装置を参照
するためのアドレス信号を出力し、固定長符号の場合に
は、符号語と符号長を出力する手段と、量子化ＤＣＴ係数以外の符号化情報を符号化し、可変長
符号の場合には、前記可変長符号を記録した記憶装置を
参照するためのアドレス信号を出力し、固定長符号の場
合には、符号語と符号長を出力する手段と、可変長符号のアドレスを候補群から選択する手段と、固定長符号の符号を候補群から選択する手段と、固定長符号の符号を固定の遅延期間だけ遅延させる手段
と、可変長符号または固定長符号のいずれかを選択する手段
と、前記選択された符号を連ねて符号列を形成する手段と、を備えたことを特徴とする、可変長符号化装置。
【請求項２】動画像符号化装置に用いられる、可変長符
号化装置において、可変長符号を記録した記憶装置と、量子化ＤＣＴ係数を蓄積しておく記憶手段と、量子化ＤＣＴ係数順に読み出して符号化し、可変長符号
の場合には、前記可変長符号を記録した記憶装置を参照
するためのアドレス信号を出力し、固定長符号の場合に
は、符号語と符号長を出力する手段と、量子化ＤＣＴ係数以外の符号化情報を符号化し、可変長
符号の場合には、前記可変長符号を記録した記憶装置を
参照するためのアドレス信号を出力し、固定長符号の場
合には、符号語と符号長を出力する手段と、可変長符号のアドレスを候補群から選択する手段と、固定長符号の符号を候補群から選択する手段と、固定長符号の符号を固定の遅延期間だけ遅延させる手段
と、可変長符号と固定長符号を結合し、別な符号を生成する
手段と、前記固定長符号か、あるいは前記可変長符号と固定長符
号を結合した符号のいずれかを選択する手段と、前記選択された符号を連ねて符号列を形成する手段と、を備えたことを特徴とする、可変長符号化装置。
【請求項３】前記請求項１又は２に記載の量子化ＤＣＴ
係数の符号化手段において、係数の０の値が連続する数を計数する手段と、係数の値を絶対値と符号に変換する手段と、係数の０の値が連続する係数の絶対値から、前記可変長
符号を記録した記憶装置のアドレスを生成する手段と、係数の０の値が連続する数と係数の絶対値から、可変長
符号が定義されている組合わせか否かを判定し、可変長
符号が定義されていない組合わせの場合に、固定長の符
号を生成する手段と、過去のブロックの特定の係数の値を保持する記憶手段
と、前記過去のブロックの特定の係数の値と、入力の係数の
値との差分をとる手段と、差分値を表現する可変長符号のアドレスと固定長符号と
を出力する手段と、を備え、上記演算を全て並列に同じ処理遅延内で実行し、出力す
る可変長符号のアドレスを、生成した前記アドレスの候
補群から選択する手段と、出力する固定長符号を、生成した前記固定長符号の候補
群から選択する手段と、を備えたことを特徴とする可変長符号化装置。
【請求項４】前記請求項１又は２に記載の可変長符号化
装置の前記可変長符号を記録した記憶装置において、可変長符号の符号長と符号語を記録する部分からなり、
符号語は符号長に応じて上位ビットを固定の数だけ削
り、符号長から再生する、ことを特徴とする、可変長符
号を記録した記憶装置。
【請求項５】前記請求項１又は２に記載の可変長符号化
装置の前記可変長符号を記録した記憶装置において、係数の０の値が連続する数と係数の絶対値の組み合わせ
に対応する符号を記録した記憶装置のアドレスを、前記
係数の０の値が連続する数と、前記係数の絶対値の組み
合わせに応じて分類し、それぞれの分類において、分類
を識別するフラグと、係数の０の値が連続する数の下位
ビットと、係数の絶対値の下位ビットとを組み合わせ
て、前記アドレスを生成することを特徴とする、可変長
符号を記録した記憶装置。