JPH07327200A - 復号装置 - Google Patents

Abstract

(57)【要約】 【目的】使用するメモリ容量を低減し、復号化のための
制御回路の構成を簡単にし、さらに、動作速度の遅い回
路部品を使用しても、復号化処理の速度を低下させない
復号装置である。 【構成】Ｎ×Ｍ画素の単位で複数のブロックに分割さ
れ、各ブロック単位で直交変換が施されるとともに量子
化されたディジタル映像信号が、その各ブロック単位で
ＤＣ成分とＡＣ成分の変換係数とに分離され、連続する
零係数の個数（ラン）とそれに続く非零係数値（レベ
ル）との組合せからなる可変長符号に圧縮されている符
号データに基づいて、前記ディジタル映像信号を復号化
して再生する復号装置であって、各ブロック毎にその最
初の係数値から最後の非零係数値までを格納するメモリ
２に、次のブロックの変換係数を続けて書き込むように
した。また、メモリ使用量算出部４により各ブロック毎
に必要なメモリ使用量を算出し、読み出し制御部５にお
いて、各ブロック毎のメモリ使用量分の変換係数だけを
メモリ２から読み出すように制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、可変長符号化を含む
高能率符号化された映像信号の復号装置に関する。

【０００２】

【従来の技術】ディジタルＶＴＲ（ビデオテープレコー
ダ）では、映像信号の情報量そのものをビデオ信号の相
関性を利用して削減し、長時間化を可能にする画像圧縮
技術が利用される。従来の画像圧縮（高能率符号化）技
術については、文献「画像情報記録技術の将来−民生用
ディジタルＶＴＲ−」（テレビジョン学会誌，Ｖｏｌ．
４６，Ｎｏ．１０，ｐｐ．１２２２〜１２２９（１９９
２））に記載されている。

【０００３】図９は、ディジタルＶＴＲの記録系のブロ
ック構成を示す図である。１０１はフォーマット化メモ
リであり、ここでは入力されたディジタル映像信号は、
フレーム単位で８×８個の画素づつのＤＣＴブロックに
分割され、輝度（Ｙ信号）４ブロックと色差（Ｒ−Ｙ，
Ｂ−Ｙ）各１ブロックの６ＤＣＴブロックから１マクロ
ブロックが構成され、さらに１フレーム内でマクロブロ
ック毎にシャフリングされる。

【０００４】１０２はＤＣＴ方式に基づく演算回路（以
下、ＤＣＴ回路という）であり、ここではシャフリング
後の各ＤＣＴブロック毎にＤＣＴ演算が行なわれ、併せ
て重み付けも行なわれる。ここでＤＣＴ方式とは、映像
信号に直交変換の一種である離散コサイン変換（ＤＣ
Ｔ）を施して、その変換係数を符号化して圧縮する方式
である。ＤＣＴ回路１０２の変換係数出力は、その各成
分に応じた定数による重み付けの後に適応量子化され
る。

【０００５】１０３は情報量見積り回路であり、ＤＣＴ
回路１０２から出力される各係数を先読みして、最適量
子化レベルを選択している。ＤＣＴ回路１０２は、また
バッファメモリ１０４を介して適応量子化器１０５と接
続される。この適応量子化器１０５では可変長符号化後
の情報量が所定数のＤＣＴブロックについて一定の大き
さになるように、情報量見積り回路１０３で選択された
最適量子化レベルに応じて量子化が制御される。バッフ
ァメモリ１０４は、情報量見積り回路１０３における見
積り時間に対応して各係数の出力を遅延させて、適応量
子化器１０５に出力する。

【０００６】１０６は可変長符号器（ＶＬＣ）であり、
量子化後の各係数を可変長符号化して符号データとして
出力するものである。適応量子化器１０５からは、変換
係数の内、ＤＣ成分は量子化せずに９ビット別にそのま
ま可変長符号器１０６に伝送される。他方、６３個のＡ
Ｃ成分は選択された最適量子化レベルに従って量子化さ
れ、１ビットのサインビットと９ビットの量子化データ
として、可変長符号器１０６に伝送される。可変長符号
器１０６では、ＤＣＴブロック単位で６４個の変換係数
がそのＤＣ成分を先頭にして、ＡＣ成分は低域から高域
の順に並べ替えられ、連続する零係数の個数（ラン）と
それに続く非零係数値（レベル）との組合せからなる可
変長符号に変換される。その結果、１ブロックの変換係
数がＤＣ成分、低域から高域の順番に整列されたランと
レベルに対応する可変長符号、及び各ブロックの最後の
連続した零係数に割当てられるＥＯＢ符号として、誤り
訂正符号器（ＥＣＣ）などを介して記録手段に出力され
る。

【０００７】図１０（ａ）は、ディジタルＶＴＲの再生
系のブロック構成を示す図である。２０１は符号データ
を元の固定長のデータ、即ち変換係数に変換する可変長
復号器である。誤り訂正復号器（ＥＣＣ）等を介して入
力する再生ディジタル信号がこの可変長復号器２０１に
よって可変長復号され、ランとレベルの組合せからなる
固定長のデータに復号される。ここで得られたランとレ
ベルに基づいてバッファメモリ２０２にＤＣＴ演算の変
換係数がブロック単位で書き込まれ、一定レートで逆量
子化器２０３に出力される。逆量子化器２０３では変換
係数を逆量子化し、８×８の逆ＤＣＴ演算を行なうＩＤ
ＣＴ回路２０４に出力される。

【０００８】２０５は逆フォーマット化メモリであり、
逆ＤＣＴ演算によってＩＤＣＴ回路２０４から出力され
た再生ディジタル信号に、記録時に施されたブロック
化、シャフリングをそれぞれデコードしている。この結
果、輝度（Ｙ信号）と色差（Ｒ−Ｙ，Ｂ−Ｙ）の映像デ
ータを含む元のディジタル映像信号が作成される。

【０００９】このような画像データを復号化する場合
に、処理の高速化を図る目的で上記バッファメモリ２０
２を予め零クリアして、ＥＯＢ符号以降の零係数を書き
込まないようにした発明が、特開平３−２９３８６５号
公報に開示されている。次に、この公報に開示された従
来の復号装置について説明する。

【００１０】図１０（ｂ）は、上記可変長復号器２０１
の一例を示すブロック図である。図において、３０１は
符号データからランとレベル、或いはＥＯＢ符号を復号
する可変長復号器、３０２は可変長復号器３０１の出
力、或いは「０」のどちらかを選択するセレクタ、３０
３は逆ＤＣＴ演算のための変換係数をブロック単位で記
憶するバッファメモリ、３０４はバッファメモリ３０３
に対するアドレスを生成するアドレス生成部、３０５は
バッファメモリ３０３から読み出された係数が零、或い
は非零かを検出する係数検出部、３０６はバッファメモ
リにリード／ライトの制御信号を与えるメモリ制御部で
ある。

【００１１】つぎに、従来の復号動作について説明す
る。まず、復号処理の前にバッファメモリ３０３を零ク
リアする。この際、メモリ制御部３０６はバッファメモ
リ３０３にライトイネーブル信号を与え、同時にセレク
タ３０２に零を選択するようにセレクト信号を与える。
アドレス生成部３０４は、バッファメモリ３０３に対す
るすべてのアドレスを発生し、バッファメモリ３０３に
与え零クリアする。

【００１２】次に符号データを読み込み、可変長復号器
３０１でランとレベルを得る。この際、メモリ制御部３
０６はバッファメモリ３０３にライトイネーブル信号を
与え、セレクタ３０２は可変長復号器３０１のレベルを
選択するよう制御する。アドレス生成部３０４は可変長
復号器３０１のランから書き込みアドレスを生成し、生
成されたアドレスによってバッファメモリ３０３にレベ
ルを書き込む。

【００１３】このようにして、バッファメモリ３０３に
は可変長復号器３０１で得られた零係数の個数分の零と
非零係数値とのビットデータが、アドレス生成部３０４
で与えられるアドレスに書き込まれる。このように符号
データを復号していって最後にＥＯＢ符号が検出されれ
ば、バッファメモリ３０３への書き込みは終了する。

【００１４】つぎに、このブロックのデータを読み出す
場合の処理について説明する。アドレス生成部３０４は
バッファメモリ３０３にアドレスを与え、係数データを
順次読み出す。この場合、読み出す順序は任意である。
バッファメモリ３０３から読み出された係数は、係数検
出部３０５で零係数か非零係数かどうかが検出され、零
係数であれば、次の係数をバッファメモリ３０３から読
み出す。読み出した係数が非零係数であれば、メモリ制
御部３０６はバッファメモリ３０３にライトイネーブル
信号を与えると同時に、セレクタ３０２で零を選択する
よう制御し、同一アドレスに零を書き込む。

【００１５】図１１は、ディジタルＶＴＲに使用される
可変長符号のビット長割当ての一例を示す図表である。
このビット長割当て表は、レベルが２５６（絶対値）
で、ランが６３に区分され、それぞれこの範囲でランと
レベルの組合せとして可変長復号器（ＶＬＤ）３０１に
入力する符号データのビット長を示すものである。この
符号データはビットシリアルでＶＬＤ３０１に入力され
るから、この１ブロックを書き込むための時間は、その
符号データを構成する総ビット数に比例する。

【００１６】

【発明が解決しようとする課題】このように従来の復号
装置では、圧縮された符号データが零係数の個数分の零
と、非零係数値のビットデータとして、ブロック単位で
バッファメモリ３０３（図１０では、バッファメモリ２
０２）に書き込まれるように構成されている。しかし、
上記可変長復号器３０１（図１０のＶＬＤ２０１）に入
力する可変長符号データは、その記録レートが数十ブロ
ックで一定になるように圧縮されているため、ランとレ
ベルに変換されたビットデータから１ブロック分の変換
係数を一定レートで出力するためには、複数ブロック分
のバッファメモリが必要となる。符号データの長さがＤ
ＣＴ変換される映像信号の相関性に応じて異なってくる
ため、１ブロック分の変換係数がランとレベルのビット
データとしてバッファメモリに書き込まれる時間と、そ
れを１ブロック分の変換係数として読み出される時間の
関係が変動するからである。

【００１７】すなわち、１ブロックの変換係数を読み出
す期間が一定のときに、バッファメモリにビットデータ
を書き込む時間がより短ければ、１ブロックの係数デー
タを読み出す前に次のブロックの復号されたビットデー
タが書き込まれるから、それを記憶するためのメモリが
必要になる。そこで、例えば３０ＤＣＴブロック単位で
圧縮されたとき、その情報量が一定となるように記録系
で符号化されている符号データについて、上記バッファ
メモリが必要とする最大のメモリ量を考える。

【００１８】いま、８×８のＤＣＴ演算に必要な１ブロ
ックの係数データが６４クロックで読み出されるとすれ
ば、書き込みと読み出しが同一のビットレートで制御さ
れる場合に、バッファメモリへの符号データが３０ブロ
ック全てＤＣ成分のみのとき最も早く書き込みが行なわ
れる。すなわち、ＤＣ成分の符号長は９ビット、ＥＯＢ
符号長は４ビット、従って１ブロック当り１３クロック
（＝４＋９）、３０ブロックでは３９０クロック（＝１
３×３０）となり、その間に６ＤＣＴブロック（≒３９
０÷６４）だけ係数データが読み出される。この結果、
バッファメモリの最大容量は、２５ＤＣＴブロック分
（＝３０−６＋１）だけ必要となる。

【００１９】また、メモリ容量の最小値としては、１ブ
ロックの書き込み時間が６４クロックを越える場合であ
る。そしてその場合に必要な容量は、２ＤＣＴブロック
となる。何故ならば、１ＤＣＴブロック分の書き込みの
間に、他の１ＤＣＴブロックのメモリから係数データが
すべて読み出せるからである。

【００２０】このように、圧縮された画像の状態に応じ
て、復号の際に必要となるメモリの容量は変化するが、
従来の復号装置では最も早く書き込む場合に必要なメモ
リ容量に合せてメモリ量を設定しなければならなかっ
た。そのため、復号化処理の高速化を図ろうとするとき
には、それに応じた大きさのメモリを用意しなくてはな
らないという問題が在った。

【００２１】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、使用するメモリ
容量を低減できる復号装置を提供することである。

【００２２】第２の目的は、復号化のための制御回路の
構成を簡単にした復号装置を提供することである。

【００２３】また、第３の目的は、動作速度の遅い回路
部品を使用しても、復号化処理の速度を低下させないよ
うにした復号装置を提供することである。

【００２４】

【課題を解決するための手段】請求項１に係る復号装置
は、Ｎ×Ｍ画素の単位で複数のブロックに分割され、各
ブロック単位で直交変換が施されるとともに量子化され
たディジタル映像信号が、その各ブロック単位でＤＣ成
分とＡＣ成分の変換係数とに分離され、連続する零係数
の個数（ラン）とそれに続く非零係数値（レベル）との
組合せからなる可変長符号に圧縮されている符号データ
に基づいて、前記ディジタル映像信号を復号化して再生
する復号装置において、前記符号データを復号してラン
とレベルの組合せを得る可変長復号器と、前記可変長復
号器で復号化された複数ブロック分の映像信号を格納す
るメモリと、前記ランとレベルとの組合せとＥＯＢ符号
とに基づいて、各ブロック毎にその最初の係数値から最
後の非零係数値までを格納するために必要なメモリ使用
量を算出するメモリ使用量算出手段と、前記メモリ使用
量及び前記ランに基づいて前記メモリへの書き込みアド
レスを作成し、前記レベルを前記メモリの所定アドレス
に書き込むように制御する書き込み制御手段と、各ブロ
ック毎のメモリ使用量分の変換係数だけを前記メモリか
ら読み出すように制御する読み出し制御手段と、読み出
しが終了した前記メモリの対応するアドレス領域を零に
クリアするメモリクリア手段と、を備えたことを特徴と
する。

【００２５】請求項２に係る復号装置は、請求項１に記
載の復号装置であって、さらに前記書き込み制御手段
は、前記可変長復号器からランとレベルの組合せが得ら
れる毎に、前記メモリへの書き込みアドレスに順次ラン
を加算して、新たな書き込みアドレスを作成するように
したことを特徴とする。

【００２６】請求項３に係る復号装置は、請求項２に記
載の復号装置であって、さらに前記メモリ使用量算出手
段は、ＥＯＢ符号を検出する毎に書き込みアドレスを得
て、この書き込みアドレスからメモリ使用量を求めるよ
うにしたことを特徴とする。

【００２７】請求項４に係る復号装置は、請求項２また
は３に記載の復号装置であって、さらに前記書き込み制
御手段は、［（１ブロックの画素数）−１］のビット容
量を有し、前記可変長復号器からランを得る毎に加算す
る加算手段と、この加算手段でのオーバフロー信号を検
出してカウントアップされる計数手段と、を備えたこと
を特徴とする。

【００２８】請求項５に係る復号装置は、請求項１に記
載の復号装置であって、さらに前記メモリ使用量算出手
段は、各ブロック毎にその最初の係数値から最後の非零
係数値までを格納するために必要なメモリ使用量とし
て、予め設定された複数のメモリ容量値から選択するよ
うにしたことを特徴とする。

【００２９】請求項６に係る復号装置は、請求項５に記
載の復号装置であって、さらに前記メモリ使用量算出手
段は、ＥＯＢ符号を検出する毎に書き込みアドレスを得
て、この書き込みアドレスに基づいてメモリ容量値を選
択するようにしたことを特徴とする。

【００３０】

【作用】請求項１に記載した復号装置では、ブロック内
の最後の非零係数以降の零係数をメモリに書き込まない
で、次のブロックの係数を書き込むことができる。

【００３１】請求項２に記載した復号装置では、更に、
各ブロックの最初の係数から最後の非零の係数だけを、
メモリに隙間なく書き込むことができる。

【００３２】請求項３に記載した復号装置では、各ブロ
ックの最後の書き込みアドレスからＤＣＴブロックのメ
モリ使用量を算出することができる。

【００３３】請求項４に記載した復号装置では、［（１
ブロックの画素数）−１］のビット容量の加算器を使用
して、書き込みアドレスを作成することができる。

【００３４】請求項５に記載した復号装置では、予め設
定された複数のメモリ容量値からメモリ使用量を選択し
て読み出し制御を実行できる。

【００３５】請求項６に記載した復号装置では、更に、
各ブロックの最後の書き込みアドレスからＤＣＴブロッ
クのメモリ使用量を算出することができる。

【００３６】

【実施例】以下、添付した図面を参照して、この発明の
実施例を説明する。

【００３７】実施例１ 図１はこの発明の一実施例を示す復号装置のブロック図
である。図において、１は可変長復号器（ＶＬＤ）、２
はメモリ、３は書き込み制御部、４はメモリ使用量算出
部、５は読み出し制御部、６はメモリクリア部、７はメ
モリ使用量を一時的に記憶しておくためのＦＩＦＯ（先
入れ先読みメモリ）である。

【００３８】図２は、可変長復号器１からメモリ２に係
数データを書き込む制御タイミングを示す図である。図
２の（ａ）に示すように、可変長復号器１では符号デー
タから１０組のランｒ０〜ｒ９とレベルlv０〜lv９のビ
ットデータが、図示しないクロックに同期して出力され
る。同図（ｂ）は、可変長復号器１から出力されるラン
（ｒｉ）に基づいて書き込み制御部３で作成される書き
込みアドレス（Waｉ）である。同図（ｃ）は、メモリ使
用量算出部４で算出される１ブロック毎のメモリ使用量
（Ｍｊ）である。同図（ｄ）のＥＯＢ符号は可変長復号
器１からメモリ２、書き込み制御部３、及びメモリ使用
量算出部４に出力されるものであり、これにより１ブロ
ックの終了のタイミングが検出されている。なお、この
ＥＯＢ符号にはラン（ｒｉ）、或いはレベル（lvｉ）が
使用していないビット値を割当てている。

【００３９】図３は、書き込み制御部３の動作の一例を
示すフローチャートである。まず信号処理の前に、既に
読み出しが終了したメモリ２をメモリクリア部６から零
クリアし、また書き込みアドレス、及びメモリ使用量を
リセットする（ステップ３ａ）。更に、読み出し制御部
５に書き込むブロックの番号（ｊ）を出力する（ステッ
プ３ｂ）。

【００４０】つぎに、可変長復号器１で求めたランｒ０
とレベルlv０を読み込む（ステップ３ｃ）。次のステッ
プ３ｄでは、ＥＯＢ符号の検出がなければステップ３ｅ
に進み、検出されるとステップ３ｇに進む。書き込み制
御部３では以前の書き込みアドレス、この場合にはリセ
ットされた書き込みアドレスにランｒ０＋１を加算し
て、新しい書き込みアドレスWa０を作成する（ステップ
３ｆ）。書き込み制御部３では、この書き込みアドレス
Wa０に従ってレベルlv０をメモリ２に書き込む（ステッ
プ３ｅ）。

【００４１】ステップｃ〜ｆを繰り返す実行ループによ
り、次のランｒ１とレベルlv１が読み込まれると、書き
込み制御部３では同様にして以前の書き込みアドレスWa
０（＝ｒ０＋１）にランｒ１＋１が加算されて、新しい
書き込みアドレスWa１が作成される。書き込み制御部３
ではメモリ２の書き込みアドレスWa１が指令され、そこ
に可変長復号器１からレベルlv１が書き込まれる。

【００４２】こうしてメモリ２には可変長復号器１で得
られた零係数の個数分（ｒｉ）の零と、それに続く非零
係数値（lvｉ）が順次書き込まれることになる。以下、
同様にしてランが得られる毎に以前の書き込みアドレス
にラン＋１を加算して新たな書き込みアドレス（Waｉ）
を作成し、その書き込みアドレスに従ってメモリ２にレ
ベル（lvｉ）が書き込まれる。

【００４３】メモリ使用量算出部４では可変長復号器１
で求めたランｒ０が読み込まれ、以前のメモリ使用量に
ランｒ０＋１を加算してメモリ使用量（Ｍｊ）が更新さ
れる（ステップ３ｆ）。次に、ランｒ１が読み込まれる
と、同様にしてメモリ使用量算出部４ではＭｊ（＝ｒ０
＋１）にｒ１＋１を加算して、メモリ使用量が更新され
る。以下、同様にしてＥＯＢ符号が検出されるまで、可
変長復号器１がランを得る毎にメモリ使用量が更新され
ていく。ステップ３ｄにおいてＥＯＢ符号が検出される
と、現在のメモリ使用量をメモリ使用量算出部４からＦ
ＩＦＯ７に出力し（ステップ３ｇ）、メモリ使用量をリ
セットする（ステップ３ｈ）。こうして各ＤＣＴブロッ
クｊ（＝１〜３０）におけるメモリ使用量を求めていっ
て、ＦＩＦＯ７に記憶させる。

【００４４】つぎに、メモリ２から係数データを読み出
す場合の処理について説明する。図４は、読み出し制御
部５の動作の一例を示すフローチャートである。読み出
し制御部５では、図３の書き込み制御におけるステップ
ａと同じタイミングで、読み出しアドレスがリセットさ
れる（ステップ４ａ）。ステップ４ｂで符号データがメ
モリ２に少なくとも１ＤＣＴブロック分、例えばｊ番目
のＤＣＴブロックがすべて書き込まれた後にステップ４
ｃに進み、係数データの読み出しが開始される（ステッ
プ４ｄ）。

【００４５】最初に、読み出し制御部５はＦＩＦＯ７か
らメモリ使用量（Ｍｊ）を読み出す（ステップ４ｃ）。
次に、リセットされた読み出しアドレスから最初の係数
データが読み出され（ステップ４ｄ）、読み出しアドレ
スに１を加算する（ステップ４ｅ）。次のステップ４ｆ
では、この読み出しアドレスがメモリ使用量と比較され
る。両者が一致しない限り、これらのステップ４ｄ〜４
ｆの処理ループが繰り返される。

【００４６】このように読み出し制御部５では読み出し
アドレスが一定レートで順次作成され（ステップ４
ｅ）、その都度読み出しアドレスがメモリ使用量と等し
くなったかどうかを判断しながら、順次に読み出しアド
レスによりメモリ２から対応する係数データが読み出さ
れる（ステップ４ｄ）。このＤＣＴブロックのメモリ使
用量に対応するだけの読み出しアドレスが作成される
と、アドレスの作成が中止される。そして、メモリ２か
らの係数データの読み出しは終了するが、ステップ４ｇ
に進み、読み出したブロックのメモリをクリアするとと
もに、残りのブロックの係数として「０」を出力して、
１ブロック全ての係数の出力を行なう。

【００４７】更にステップ４ｈでは、書き込み制御部３
から指示されるブロック番号と、次に読み出すブロック
番号とを比較し、両者が一致したときに読み出しを中止
する。書き込み制御部３において次のブロックの書き込
みが始ると、ＦＩＦＯ７から次のメモリ使用量が読み出
されるようになる。こうして、読み出し制御部５で読み
出しが中止になった読み出しアドレスを基にして、一定
レートで読み出しアドレスを作成しているから、メモリ
２は各ＤＣＴブロック間で隙間なく符号データの読み込
みに使用されることになる。

【００４８】この様にして、そのＤＣＴブロックのメモ
リ使用量分だけメモリ２から係数データを読み出し、残
りの係数データは０を出力する。次のブロックの読み出
しでは、作成が中止されたアドレスから順次そのブロッ
クのメモリ使用量に対応するだけの読み出しアドレスを
作成する。読み出しが終了したメモリ２は、メモリクリ
ア部６によって零クリアされる。

【００４９】上記復号装置では、従来のものと異なり、
復号化する符号データが３０ＤＣＴブロック全てＤＣ成
分のみの場合に、それらのＤＣ成分のビットデータのみ
がメモリに書き込まれる。すなわち、各ＤＣＴブロック
がＤＣ成分とＥＯＢ符号とから構成されているので、３
０ＤＣＴブロックの書き込みは、３９０クロック（＝
（９＋４）×３０）、即ち約６ＤＣＴブロック（＝３９
０÷６４）の符号データをメモリから読み出す時間で実
行でき、しかも零係数はメモリに書き込む必要がないた
め、約６ＤＣＴブロック分以上のメモリ容量を必要とし
ない。

【００５０】ところで、復号装置のバッファのメモリ容
量として、そこで処理される３０ＤＣＴブロック当り、
どのくらいのものが必要となるかは、可変長符号の符号
長によっても変化する。しかし、３０ＤＣＴブロックが
最後の係数まで書き込まれる必要があり、しかも３０Ｄ
ＣＴブロックの符号データが最短時間でメモリに書き込
まれる場合に最も多くのメモリ容量を必要とすることだ
けは確かである。いま、可変長符号に図１１に示すビッ
ト長を割当てるとする場合に、３０ＤＣＴブロックの全
てが、その最後の係数まで値が零であって、ＤＣＴブロ
ックの最後の係数だけが非零係数値であれば、書き込み
に要する時間は最短になり、ＤＣＴブロック全ての係数
まで書き込む必要がある。

【００５１】すなわち、圧縮された３０ＤＣＴの符号デ
ータが、そのＤＣ成分と各ブロックの最後の係数値以外
はすべて零のときに符号長が最短になる。そして図１１
より、ＤＣ成分に９ビット、最後の係数値（ラン６２、
レベル１）に１９ビット、ＥＯＢ符号に４ビットが割当
てられていることから、３０ＤＣＴブロックの全ての符
号データは９６０クロック（＝（９＋１９＋４）×３
０）でメモリに書き込まれる。ところが、メモリからは
その間に１５ＤＣＴブロック（≒９６０÷６４）分の係
数データが読み出されるから、バッファメモリに必要な
最大容量は、従来の２５ＤＣＴブロック分から１６ＤＣ
Ｔブロック（＝３０−１５＋１）に削減される。

【００５２】このように、この実施例１の復号装置では
各ブロックの最後の非零係数値以降の零係数を書き込ま
ず、しかも、算出されたメモリ使用量によってメモリか
ら読み出す係数データを制御するようにしている。この
ため、圧縮された画像の状態に応じて復号の際に必要と
なるメモリの容量は変化するが、従来の復号装置と比較
するとき、復号化処理を高速化しても、最も早く書き込
まれる符号データに必要なメモリ容量に合せてメモリ量
を設定して、そのメモリ容量を削減できる。

【００５３】実施例２ 図５は、メモリ使用量算出手段の構成を示すブロック図
である。実施例１では、メモリ使用量を可変長復号器１
から入力するラン（ｒｉ）に基づいて直接に算出してい
る。これに対して、この実施例２では、メモリ使用量算
出手段でＥＯＢ符号を検出する毎に書き込み制御部３か
ら書き込みアドレスを得て、この書き込みアドレスから
メモリ使用量を求めるようにしている。

【００５４】同図において、８，９は縦続接続された２
つのラッチ回路であり、それぞれＥＯＢ符号に同期して
そこで保持しているデータを出力する。１０はラッチ回
路８，９の各出力データを減算して１ブロック毎のメモ
リ使用量を演算する減算器である。このように構成され
たメモリ使用量算出手段では、各ブロックの最後の非零
係数を書き込むアドレスがラッチ回路８，９にラッチさ
れ、それらが減算器１０に出力されたときメモリ使用量
が算出される。したがって、復号化処理の高速化にかか
わらず、動作速度の遅い回路部品を使用しても、読み出
し制御に必要なメモリ使用量を求めることができる。

【００５５】実施例３ 図６は、書き込み制御手段の構成を示すブロック図であ
る。実施例１では、書き込み制御部３において、ラン
（ｒｉ）が得られる毎に以前の書き込みアドレス（Wa
ｉ）にｒｉ＋１を加算して新たな書き込みアドレスを作
成しており、そのアドレス値は書き込み制御が続く間
中、増加していく。そのため、この復号装置で使用され
るメモリ１の容量の大きさに比例して、加算に必要なビ
ット数が多くなる。

【００５６】そこでこの実施例３では、［（１ブロック
の画素数）−１］のビット容量の加算器１１を使用し
て、書き込みアドレスを作成できるように構成した。す
なわち、８×８画素で１ＤＣＴブロックを構成する映像
信号であれば、書き込み制御手段は６ビットの加算器１
１と、この加算器１１のキャリー信号をカウントするカ
ウンタ１２から構成される。加算器１１では、可変長復
号器１からラン（ｒｉ）を得る毎に以前のアドレス値に
ｒｉ＋１を加算して、新しい書き込みアドレスのＬＳＢ
側の６ビットデータを作成する。また、加算の結果、オ
ーバフロー（桁あふれ）が発生すると、キャリー信号Ｃ
ａをカウンタ１２に出力する。カウンタ１２は、加算器
１１でのキャリー信号Ｃａを検出してカウントアップさ
れるから、そこには書き込みアドレスのＭＳＢ側のビッ
トデータが蓄積される。

【００５７】これら加算器１１とカウンタ１２の出力に
よってメモリ１の書き込みアドレスを指定すれば、メモ
リ１の容量が大きくなって、加算に必要なビット数は多
くなっても、書き込み制御手段の回路規模はある程度の
大きさに抑えることができる。

【００５８】実施例４ 図７はこの発明の別の実施例を示す復号装置のブロック
図である。図において、１は可変長復号器（ＶＬＤ）、
２はメモリ、１３は書き込み制御部、１４はメモリ使用
量算出部、５は読み出し制御部、６はメモリクリア部、
７はメモリ使用量を一時的に記憶しておくためのＦＩＦ
Ｏ（先入れ先読みメモリ）である。

【００５９】この実施例４では、書き込み制御部１３及
びメモリ使用量算出部１４の構成が、図１の実施例１と
異なっている。書き込み制御部１３は、可変長復号器１
から出力されたランから書き込みアドレスを作成し、レ
ベルをメモリ２に書き込み制御する。メモリ使用量算出
部１４は、１ＤＣＴブロックで実際に使用されたメモリ
使用量を求め、その使用量が１ＤＣＴブロック分か、或
いは１／３ＤＣＴブロック分のいずれかのメモリ容量値
を選択して出力する。

【００６０】まず、符号データの書き込み制御の動作に
ついて説明する。書き込み制御部１３では、最初に１Ｄ
ＣＴブロック分のレベルを、ランによって作成された書
き込みアドレスに従って、メモリ２に書き込む。最初の
１ＤＣＴブロックの書き込みが終了すると、メモリ使用
量算出部１４では実施例１の場合と同様に、ランを加算
して１ＤＣＴブロックで実際に使用されたメモリ使用量
を求める。この実際のメモリ使用量が１／３ＤＣＴブロ
ック分を越えていれば１ＤＣＴブロック分のメモリ容量
値（Ｍ１）が選択され、越えていなければ１／３ＤＣＴ
ブロック分のメモリ容量値（Ｍ２）が選択される。メモ
リ使用量算出部１４で選択されたメモリ容量値Ｍ１又は
Ｍ２は、ＦＩＦＯ７に出力されるだけでなく、ＥＯＢ符
号が検出される毎に書き込み制御部１３にも出力され
る。

【００６１】書き込み制御部１３では、このメモリ容量
値と可変長復号器１からのランに基づいて各ＤＣＴブロ
ックの最初の書き込みアドレス（Wa）が演算される。そ
して、ラン（ｒｉ）が加算される毎に、更新された書き
込みアドレス（Waｉ）がレベル（lvｉ）の書き込みアド
レスとしてメモリ２に指令される。

【００６２】つぎに、係数データの読み出し制御につい
て説明する。ＦＩＦＯ７から読み出し制御部５にメモリ
使用量として、１ＤＣＴブロック分のメモリ容量値Ｍ
１、或いは１／３ＤＣＴブロック分のメモリ容量値Ｍ２
が読み出され、読み出し制御部５では実施例１と同様
に、このメモリ使用量に対応するだけの読み出しアドレ
スが作成され、これに従ってメモリ２から係数データが
読み出される。このＤＣＴブロックのメモリ使用量に対
応するだけの読み出しアドレスが作成されると、アドレ
スの作成が中止され、既に読み出したブロックのメモリ
をクリアするとともに、残りのブロックの係数として
「０」を出力して、１ブロック全ての係数の出力が行な
われる。

【００６３】この実施例４の復号装置では、各ＤＣＴブ
ロックの係数データを記憶するメモリ２にブロック間の
隙間が生じる可能性がある。しかし、各ブロック毎にそ
の最初の係数値から最後の非零係数値までを格納するた
めに必要なメモリ使用量として、予め設定された複数の
メモリ容量値から選択するようにしたため、ＦＩＦＯ７
のビット数を少なくすることができる。

【００６４】なお、メモリ２の容量を小さくするために
は、メモリ使用量を区分する容量値を１／３ＤＣＴブロ
ック以外に設定することも必要になる場合がある。ま
た、基準となる区分として、２個以上のメモリ容量値を
設定しても良い。

【００６５】実施例５ 図８は、メモリ使用量算出部の構成を示すブロック図で
ある。実施例４では、メモリ使用量を可変長復号器１か
ら入力するラン（ｒｉ）に基づいて直接に算出してい
る。これに対して、この実施例５では、メモリ使用量算
出部でＥＯＢ符号を検出する毎に書き込み制御部３から
書き込みアドレスを得て、この書き込みアドレスからメ
モリ使用量を求めるようにしている。

【００６６】同図において、１５，１６は縦続接続され
た２つのラッチ回路であり、それぞれＥＯＢ符号に同期
してそこで保持しているデータを出力する。１７はラッ
チ回路１５，１６の各出力データを減算して１ブロック
毎のメモリ使用量を演算する減算器である。１８は基準
となるメモリ使用量を区分する容量値として１／３ＤＣ
Ｔブロックに相当するビットデータが設定された比較器
である。このように構成されたメモリ使用量算出部で
は、各ブロックの最後の非零係数を書き込むアドレスが
ラッチ回路１５，１６にラッチされ、それらが減算器１
７に出力されたときメモリ使用量が算出される。この減
算器１７の出力を比較器１８において設定されたメモリ
容量値と比較して、１ＤＣＴブロック分のメモリ容量値
Ｍ１、或いは１／３ＤＣＴブロック分のメモリ容量値Ｍ
２が読み出される。

【００６７】この実施例５では、メモリ使用量を表わす
ビット数を減らすことができるだけでなく、復号化処理
が高速化された場合でも、動作速度の遅い回路部品を使
用して読み出し制御に必要なメモリ使用量を求めること
ができる。

【００６８】

【発明の効果】この発明は、以上に説明したように構成
されているので、以下に示すような効果を奏する。

【００６９】請求項１に記載した復号装置では、ブロッ
ク内の最後の非零係数以降の零係数をメモリに書き込ま
ないで、次のブロックの係数を書き込むように構成した
から、使用するメモリの容量を低減することができる。

【００７０】請求項２に記載した復号装置では、更に、
各ブロックの最初の係数から最後の非零の係数だけを、
メモリに隙間なく書き込むように構成したから、一層そ
のメモリ容量を減らすことができる。

【００７１】請求項３に記載した復号装置では、各ブロ
ックの最後の書き込みアドレスからＤＣＴブロックのメ
モリ使用量を算出するように構成したから、速度の遅い
回路部品を使用して書き込み制御を実行できる。

【００７２】請求項４に記載した復号装置では、［（１
ブロックの画素数）−１］のビット容量の加算器を使用
して、書き込みアドレスを作成するように構成したか
ら、メモリの容量が大きくなって、加算に必要なビット
数は多くなっても、書き込み制御手段の回路規模はある
程度の大きさに抑えることができる。

【００７３】請求項５に記載した復号装置では、予め設
定された複数のメモリ容量値からメモリ使用量を選択し
て読み出し制御を実行するように構成したから、メモリ
使用量を表わすビット数を低減できる。

【００７４】請求項６に記載した復号装置では、更に、
各ブロックの最後の書き込みアドレスからＤＣＴブロッ
クのメモリ使用量を算出するように構成したから、速度
の遅い回路部品を使用して書き込み制御を実行できる。

【図面の簡単な説明】

【図１】 この発明の一実施例を示す復号装置のブロッ
ク図である。

【図２】 メモリに係数データを書き込む制御タイミン
グを示す図である。

【図３】 書き込み制御動作の一例を示すフローチャー
トである。

【図４】 読み出し制御動作の一例を示すフローチャー
トである。

【図５】 メモリ使用量算出手段の構成を示すブロック
図である。

【図６】 書き込み制御手段の構成を示すブロック図で
ある。

【図７】 この発明の別の実施例を示す復号装置のブロ
ック図である。

【図８】 メモリ使用量算出手段の構成を示すブロック
図である。

【図９】 （ａ）はディジタルＶＴＲの記録系を、
（ｂ）はその再生系を示すブロック構成図である。

【図１０】 従来の可変長復号装置の一例を示すブロッ
ク図である。

【図１１】 ディジタルＶＴＲに使用される可変長符号
のビット長割当ての一例を示す図である。

【符号の説明】

１ 可変長復号器（ＶＬＤ）、２ メモリ、３，１３
書き込み制御部、４，１４ メモリ使用量算出部、５
読み出し制御部、６ メモリクリア部、７ ＦＩＦＯ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 Ｎ×Ｍ画素の単位で複数のブロックに分
   割され、各ブロック単位で直交変換が施されるとともに
   量子化されたディジタル映像信号が、その各ブロック単
   位でＤＣ成分とＡＣ成分の変換係数とに分離され、連続
   する零係数の個数（ラン）とそれに続く非零係数値（レ
   ベル）との組合せからなる可変長符号に圧縮されている
   符号データに基づいて、前記ディジタル映像信号を復号
   化して再生する復号装置において、 前記符号データを復号してランとレベルの組合せを得る
   可変長復号器と、 前記可変長復号器で復号化された複数ブロック分の映像
   信号を格納するメモリと、 前記ランとレベルとの組合せとＥＯＢ符号とに基づい
   て、各ブロック毎にその最初の係数値から最後の非零係
   数値までを格納するために必要なメモリ使用量を算出す
   るメモリ使用量算出手段と、 前記メモリ使用量及び前記ランに基づいて前記メモリへ
   の書き込みアドレスを作成し、前記レベルを前記メモリ
   の所定アドレスに書き込むように制御する書き込み制御
   手段と、 各ブロック毎のメモリ使用量分の変換係数だけを前記メ
   モリから読み出すように制御する読み出し制御手段と、 読み出しが終了した前記メモリの対応するアドレス領域
   を零にクリアするメモリクリア手段と、を備えたことを
   特徴とする復号装置。
2. 【請求項２】 前記書き込み制御手段は、前記可変長復
   号器からランとレベルの組合せが得られる毎に、前記メ
   モリへの書き込みアドレスに順次ランを加算して、新た
   な書き込みアドレスを作成するようにしたことを特徴と
   する請求項１に記載の復号装置。
3. 【請求項３】 前記メモリ使用量算出手段は、ＥＯＢ符
   号を検出する毎に書き込みアドレスを得て、この書き込
   みアドレスからメモリ使用量を求めるようにしたことを
   特徴とする請求項２に記載の復号装置。
4. 【請求項４】 前記書き込み制御手段は、 ［（１ブロックの画素数）−１］のビット容量を有し、
   前記可変長復号器からランを得る毎に加算する加算手段
   と、 この加算手段でのオーバフロー信号を検出してカウント
   アップされる計数手段と、を備えたことを特徴とする請
   求項２または３に記載の復号装置。
5. 【請求項５】 前記メモリ使用量算出手段は、各ブロッ
   ク毎にその最初の係数値から最後の非零係数値までを格
   納するために必要なメモリ使用量として、予め設定され
   た複数のメモリ容量値から選択するようにしたことを特
   徴とする請求項１に記載の復号装置。
6. 【請求項６】 前記メモリ使用量算出手段は、ＥＯＢ符
   号を検出する毎に書き込みアドレスを得て、この書き込
   みアドレスに基づいてメモリ容量値を選択するようにし
   たことを特徴とする請求項５に記載の復号装置。