JP2001308715A

JP2001308715A - 可変長符号化装置および可変長復号装置

Info

Publication number: JP2001308715A
Application number: JP2000119999A
Authority: JP
Inventors: Toshiaki Shimada; 敏明嶋田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-04-20
Filing date: 2000-04-20
Publication date: 2001-11-02
Also published as: US20010033697A1; US6954555B2

Abstract

(57)【要約】【課題】独自の可変長符号化に固執することなく、国
際標準方式を含む様々な可変長符号化／復号に対応でき
る可変長符号化装置を得る。【解決手段】複数の画像信号からなるブロックのデー
タをスキャンの順序に従ってゼロラン数とレベル値とに
変換するランレングス変換部４２と、ゼロラン数とレベ
ル値とに応じたアドレス上に、ＶＬＣコードとＶＬＣコ
ード長とを記憶したテーブルメモリ４３と、ランレング
ス変換部４２により変換されたゼロラン数とレベル値と
に応じてテーブルメモリ４３からＶＬＣコードとＶＬＣ
コード長とを読み出し、ＶＬＣコードをＶＬＣコード長
に応じて切り出して可変長符号化する可変長符号化部４
４とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、動画像での可変
長符号化装置および可変長復号装置に関するものであ
る。

【０００２】

【従来の技術】図１２および図１３は例えば特開平５−
７５４７７号公報に示された従来のハフマン符号化装置
および復号化装置を示すブロック図であり、図におい
て、１は情報源記号を供給する情報源、２は情報源記号
を記憶するメモリである。３は情報源記号の生起確率を
計算する確率計算量子化回路、４は小さい値の生起確率
を加算する演算回路、５は加算された生起確率の平均値
を演算する演算回路である。６はハフマンテーブルを生
成するハフマンテーブル生成回路、７は情報源記号をハ
フマンテーブルに基づいてハフマン符号化するハフマン
符号器、８はハフマン符号化系列と小さい値でない生起
確率を伝送路に送付するマルチプレクサである。１１は
伝送路から送付されたハフマン符号化系列と小さい値で
ない生起確率を分離するディマルチプレクサ、１２はハ
フマン符号化系列を記憶するメモリである。１３は小さ
い値でない生起確率の和と１との差を演算する演算回
路、１４は演算回路１３による演算値の平均値を演算す
る演算回路である。１５はハフマンテーブルを生成する
ハフマンテーブル生成回路、１６はハフマン符号化系列
をハフマンテーブルに基づいてハフマン復号するハフマ
ン復号器である。

【０００３】次に動作について説明する。まず、図１２
を参照しながらハフマン符号化装置の動作について説明
する。確率計算量子化回路３は、情報源１から供給され
た情報源記号の生起確率を計算する。計算された生起確
率のうち、小さい値の生起確率Ｐ（Ｃ）からＰ（Ｅ）は
演算回路５に供給され加算される。演算回路５は、演算
回路４の出力の平均値を演算して、伝送確率Ｐ１（Ｃ）
からＰ１（Ｅ）をハフマンテーブル生成回路６に出力す
る。ハフマンテーブル生成回路６は、確率計算量子化回
路３から供給された小さい値でない生起確率Ｐ（Ａ）、
Ｐ（Ｂ）と演算回路５から供給された伝送確率Ｐ１
（Ｃ）からＰ１（Ｅ）に応じてハフマンテーブルを生成
する。ハフマン符号器７は、ハフマンテーブル生成回路
６により生成されたハフマンテーブルを参照して情報源
記号をハフマン符号化する。マルチプレクサ８は、ハフ
マン符号器７から供給されたハフマン符号系列と、小さ
い値でない生起確率Ｐ（Ａ）、Ｐ（Ｂ）を伝送路に送付
する。

【０００４】次に、図１３を参照しながらハフマン復号
化装置の動作について説明する。ディマルチプレクサ１
１は、伝送路から送付されたハフマン符号系列と小さい
値でない生起確率Ｐ（Ａ）、Ｐ（Ｂ）とに分離し、ハフ
マン符号系列はメモリ１２に記憶し、生起確率Ｐ
（Ａ）、Ｐ（Ｂ）は演算回路１３とハフマンテーブル生
成回路１５に出力する。演算回路１３は、供給された生
起確率Ｐ（Ａ）、Ｐ（Ｂ）の和と１との差であるＰ（Ｓ
ＵＭ）＝１−｛Ｐ（Ａ）＋Ｐ（Ｂ）｝を演算し、その結
果を演算回路１４に供給する。演算回路１４は、供給さ
れた演算結果Ｐ（ＳＵＭ）から小さい値の伝送確率Ｐ１
（Ｃ）からＰ１（Ｅ）を演算により求める。すなわち、
この場合Ｐ１（Ｃ）＝Ｐ１（Ｄ）＝Ｐ（Ｅ）＝Ｐ（ＳＵ
Ｍ）／３の平均値演算を行い、伝送確率Ｐ１（Ｃ）から
Ｐ１（Ｅ）を全て同じ伝送確率にする。ハフマンテーブ
ル生成回路１５は、情報源記号の生起確率Ｐ（Ａ）、Ｐ
（Ｂ）と演算回路１４にて演算された伝送確率Ｐ１
（Ｃ）からＰ１（Ｅ）に応じてハフマンテーブルを生成
する。ハフマン復号器１６は、ハフマンテーブル生成回
路１５により生成されたハフマンテーブルに基づいて、
メモリ１２からハフマン符号系列を読み出してハフマン
復号を行い、情報源系列を出力する。

【０００５】図１４は例えば特開平８−２５６２６６号
公報に示された従来の画像符号化装置を示すブロック
図、図１５はその符号化部の詳細を示すブロック図であ
り、図において、２２は入力画像信号２１から対象物画
像を分離・抽出して、対象物画像情報２３を出力する対
象物抽出部、２４は複数個の符号化手法の中から入力さ
れた対象物画像情報２３に適した符号化手法を選択し、
選択信号２５を出力する符号化決定部、２６は選択信号
２５に応じた符号化手法により、対象物画像情報２３を
符号化し、その符号化情報２７と復号化手法情報２８を
出力する符号化部である。また、符号化部２６におい
て、３１から３４はそれぞれ異なる符号化手法を実行す
る符号化器、３５は選択信号２５に応じて符号化器３１
〜３４を選択する符号化器選択部である。

【０００６】次に動作について説明する。図１４を参照
しながら画像符号化装置の動作について説明する。入力
画像信号２１は、対象物抽出部２２に入力され、ここで
画面を構成する複数の対象物画像が分離・抽出される。
抽出された対象物画像情報２３は、符号化決定部２４に
おいて、複数個の符号化手法の中から入力された対象物
画像情報２３に適した符号化手法を選択し、選択信号２
５を出力する。具体的には、対象物画像の絵柄模様の複
雑さや種類によって最適な符号化手法を求める。符号化
後の発生情報量を比較して、最小情報量を与える符号化
手法を選択することも有効である。一方、自然画像など
を含む背景画像の領域には、従来から使用されている直
交変換符号化を使用することが適当である。符号化決定
部２４により決定された選択信号２５は、符号化部２６
に入力される。符号化部２６では、図１５に示したよう
に、符号化器選択部３５により、選択信号２５によって
指定された符号化手法を実行する符号化器を、ｎ個の符
号化器３１〜３４の中から選択して符号化を行う。符号
化部２６からは、符号化の結果得られた符号化情報２７
と復号化手法情報２８を出力する。

【０００７】

【発明が解決しようとする課題】従来のハフマン符号化
装置および復号化装置は以上のように構成されているの
で、生起確率の小さい情報源記号と小さくない情報源記
号とに情報源を２分して、生起確率の小さい情報源記号
に対しては伝送確率として生起確率の小さい情報源記号
群の平均をとっている。このような方法をとっているの
で、国際標準符号化方式であるＨ．２６１，Ｈ．２６３
やＭＰＥＧ１，ＭＰＥＧ２，ＭＰＥＧ４などのように多
くの確率が存在する情報源に対しては確率計算が煩雑に
なる上、２分された生起確率の小さい方の情報源記号に
対する平均化された伝送確率の記号群が多くなる傾向に
ある。同様に、受信側の方でも多くの確率が存在する情
報源に対しては、復号の際に伝送確率の計算が煩雑にな
り、かつ生成するハフマンテーブルが生起確率に応じて
多くなる。さらに、送信側から受信側へ生起確率を送付
する必要があった。これは上述した国際標準符号化方式
であるＨ．２６１，Ｈ．２６３やＭＰＥＧ１，ＭＰＥＧ
２，ＭＰＥＧ４などのように、多くの確率が存在する情
報源に対して従来例を適用すると、生起確率の小さくな
い方に分けられた情報源記号が多い場合には、それらの
情報源記号に対応する生起確率を受信側へ送信する必要
があり、かつ符号化している途中で別の符号化方式に対
応しようとした場合は、また改めて新しい符号化方式に
対応した生起確率を受信側に送付する必要があり、伝送
効率の低下を招く。また、従来例では従来例独自の方式
のみしか対応できないので、例えば、上述した国際標準
符号化方式であるＨ．２６１，Ｈ．２６３やＭＰＥＧ
１，ＭＰＥＧ２，ＭＰＥＧ４などの符号化方式の形式の
ストリームを符号化したり復号したりすることはでき
ず、他の符号化方式に対応する柔軟性に欠けている。

【０００８】また、図１４および図１５で示した従来の
画像符号化装置では、入力画像に含まれる複数の対象物
画像を抽出し、抽出された対象物画像に適した符号化手
法を適用し、符号化情報と対象物画像の復号手法を示す
情報を出力するような構成にしているが、例えば、相手
局との通信を行う際に国際標準符号化方式を適用した場
合、例えば、Ｈ．２６１，Ｈ．２６３やＭＰＥＧ１，Ｍ
ＰＥＧ２，ＭＰＥＧ４では、１フレーム単位で（符号化
方式によっては複数のフレームを１つのシーケンスとし
て）符号化することを前提としており、従来例のように
１フレーム内を複数の対象画像に分割してそれぞれ別々
の国際標準符号化方式にて符号化することは想定されて
いない。また、従来例では符号化方式に変更がなくても
１フレーム毎に復号手法（符号化手法）の情報を相手局
に伝送する必要がある。また、従来例の動作にて記述さ
れているように、「符号化後の発生情報量を比較して、
最小情報量を与える符号化手法を選択することも有効で
ある」ことから、１フレームを複数の対象物画像に分解
してそれらを予め用意したいくつかの符号化手法にてそ
れぞれ符号化しその中で最小情報量を与えるものを選ぶ
という動作のため、１フレームを符号化するまでに多く
の処理を必要とするなどの課題があった。

【０００９】この発明は、上記のような課題を解消する
ためになされたものであり、独自の可変長符号化に固執
することなく、国際標準方式を含む様々な可変長符号化
／復号に対応できる可変長符号化装置および可変長復号
装置を得ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る可変長符
号化装置は、複数の画像信号からなるブロックのデータ
をスキャンの順序に従って連続する無意係数の個数と有
意係数の値との組み合わせデータに変換するランレング
ス変換部と、連続する無意係数の個数と有意係数の値と
の組み合わせデータに応じたアドレス上に、その組み合
わせデータに応じた可変長符号化コードとその可変長符
号化コードの符号長とを記憶したテーブルメモリと、ラ
ンレングス変換部により変換された連続する無意係数の
個数と有意係数の値との組み合わせデータに応じてテー
ブルメモリから可変長符号化コードとその可変長符号化
コードの符号長とを読み出し、その読み出した可変長符
号化コードをその読み出した符号長に応じて切り出して
可変長符号化する可変長符号化部と、可変長符号化部に
より可変長符号化された可変長符号化データを隙間なく
順次記憶するバッファメモリと、バッファメモリに可変
長符号化データが所定ビット数分記憶された場合にその
所定ビット数分ビットシフトするシフタと、シフタによ
り所定ビット数分ビットシフトされた可変長符号化デー
タを出力するデータ出力部と、各部または一部を起動制
御するプロセッサとを備えたものである。

【００１１】この発明に係る可変長符号化装置は、テー
ブルメモリに、１ワードＬビット幅を有し、最大ｍビッ
ト以下の可変長符号化コードをＬビット幅の最上位ビッ
ト側から詰め、かつｎビット（Ｌ＝ｍ＋ｎ）の可変長符
号化コードの符号長をＬビット幅の最下位ビット側に詰
めたものである。

【００１２】この発明に係る可変長符号化装置は、可変
長符号化部に、１ワードＬビット幅のテーブルメモリか
ら最下位ビット側のｎビットの可変長符号化コードの符
号長を読み出し、最上位ビット側から可変長符号化コー
ドをその読み出した符号長分切り出す可変長符号化デー
タ切り出し部を備えたものである。

【００１３】この発明に係る可変長符号化装置は、テー
ブルメモリで、ｍビットに満たない可変長符号化コード
の末尾に無意ビットを付加してｍビットのデータにした
ものである。

【００１４】この発明に係る可変長符号化装置は、プロ
セッサで、発生頻度が低い事象である場合には、その事
象に応じた固定長符号化コードを符号化処理するもので
ある。

【００１５】この発明に係る可変長符号化装置は、プロ
セッサで、一連の可変長符号化処理の一部を行うもので
ある。

【００１６】この発明に係る可変長復号装置は、受信し
たビットストリームを記憶するビットストリームレジス
タと、複数の画像信号からなるブロックのデータをスキ
ャンの順序に従って連続する無意係数の個数と有意係数
の値との組み合わせに対応した可変長符号化コードの符
号長を記憶したテーブルメモリと、ビットストリームレ
ジスタから所定ビット数分読み出すデータ読み出し部
と、データ読み出し部により読み出したデータに基づい
てテーブルメモリのアドレスを生成するアドレス生成部
と、テーブルメモリからアドレス生成部により生成され
たアドレスのデータを読み出し、そのデータから連続す
る無意係数の個数と有意係数の値と可変長符号化コード
の符号長とを切り出して可変長復号する可変長復号部
と、ビットストリームレジスタのデータを可変長復号部
により切り出された可変長符号化コードの符号長分シフ
ト演算して可変長復号された可変長符号化コード分のデ
ータを破棄するシフタと、ビットストリームレジスタに
所定ビット数分以上の空きがある場合にそのビットスト
リームレジスタに受信したビットストリームを隙間なく
挿入するビットストリーム取り込み部と、可変長復号部
により可変長復号された連続する無意係数の個数と有意
係数の値とに応じてスキャンの順序に従って複数の画像
信号からなるブロックのデータを生成する画像信号生成
部と、各部または一部を起動制御するプロセッサとを備
えたものである。

【００１７】この発明に係る可変長復号装置は、テーブ
ルメモリに、相手局との相互接続する際に使用される符
号化方式に従い、連続する無意係数の個数と有意係数の
値と可変長符号化コードの符号長とのビットフィールド
を変えたデータを記憶するものである。

【００１８】この発明に係る可変長復号装置は、シフタ
で、ビットストリームレジスタのデータを最上位ビット
側にシフト演算して、ビットストリーム取り込み部は、
そのビットストリームレジスタの空きのうちの最上位ビ
ット側からビットストリームを隙間なく挿入するもので
ある。

【００１９】この発明に係る可変長復号装置は、ビット
ストリーム取り込み部で、所定ビット数分のビットスト
リームをビットストリームレジスタに挿入するものであ
る。

【００２０】この発明に係る可変長復号装置は、ビット
ストリームレジスタに、１ワードＮビット幅を有し、ビ
ットストリーム取り込み部は、そのビットストリームレ
ジスタにビットストリームを挿入した際に、有意ビット
がＮビットに満たない場合は、その挿入したビットスト
リームの末尾に無意ビットを付加して１ワードＮビット
幅のデータとするものである。

【００２１】この発明に係る可変長復号装置は、プロセ
ッサで、固定長符号化コードを復号処理するものであ
る。

【００２２】この発明に係る可変長復号装置は、プロセ
ッサで、一連の可変長復号処理の一部を行うものであ
る。

【００２３】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１はこの発明の実施の形態１による可
変長符号化装置を示すブロック図であり、図において、
４１は各部または一部を起動制御するプロセッサ、４２
は複数の画像信号からなるブロックのデータをスキャン
の順序に従って連続する無意係数の個数（以下、ゼロラ
ン数と言う）と有意係数の値（以下、レベル値と言う）
との組み合わせデータに変換するランレングス変換部で
ある。４３はゼロラン数とレベル値との組み合わせデー
タに応じたアドレス上に、その組み合わせデータに応じ
た可変長符号化コードとその可変長符号化コードの符号
長とを記憶したテーブルメモリ、４４はランレングス変
換部４２により変換されたゼロラン数とレベル値との組
み合わせデータに応じてテーブルメモリ４３から可変長
符号化コードとその可変長符号化コードの符号長とを読
み出し、その読み出した可変長符号化コードをその読み
出した符号長に応じて切り出して可変長符号化する可変
長符号化部である。４５は可変長符号化部４４により可
変長符号化された可変長符号化データを隙間なく順次記
憶するバッファメモリ、４６はバッファメモリ４５に可
変長符号化データが所定ビット数分記憶された場合にそ
の所定ビット数分ビットシフトするシフタ、４７はシフ
タ４６により所定ビット数分ビットシフトされた可変長
符号化データを伝送路に出力するデータ出力部である。

【００２４】次に動作について説明する。この実施の形
態１では、テーブルメモリ４３以外の各部の起動制御を
プロセッサ４１にて行う。起動制御はプロセッサ４１よ
り命令を実行することにより行われる。なお、この実施
の形態１では、入力する画像信号として８×８画素の正
方画素ブロックを扱う。これは、Ｈ．２６１やＭＰＥＧ
２などの国際標準符号化方式にて扱われる代表的な画素
ブロックである。図２は８×８画素ブロックのデータス
キャン順を示す説明図である。この図２において数字の
記載されていない部分については無効データ「ゼロ」で
ある。ランレングス変換部４２では、図２に示したよう
にジグザグに画素をスキャンしながら有意係数（非ゼロ
係数：レベル値）か無意係数（ゼロ係数）かをチェック
し、有意係数になるまで無意係数の個数（ゼロラン数）
をカウントし、ゼロラン数とレベル値を出力する。図３
は図２でのゼロラン数とレベル値、およびゼロラン数と
レベル値の組み合わせ数を示す表図である。図３に示し
たように図２の場合ではゼロラン数とレベル値の組み合
わせ数は「４」となる。

【００２５】図４はテーブルメモリのデータ内容を示す
説明図である。このテーブルメモリには、ゼロラン数＝
０，１，２，・・・に応じたアドレス（ａｄｄｒｅｓｓ
０，１，２，・・・）が記憶され、また、そのアドレス
にレベル値の絶対値を加えたアドレスには、該当するゼ
ロラン数とレベル値との組み合せに応じた可変長符号化
コード（ＶＬＣコード）およびその可変長符号化コード
のコード長（ＶＬＣコード長）が記憶されている。ここ
で、発生頻度が高いゼロラン数とレベル値との組み合せ
については、その可変長符号化コードのコード長を短
く、発生頻度が低いゼロラン数とレベル値との組み合せ
については、その可変長符号化コードのコード長を長く
設定されている。可変長符号化部４４では、ランレング
ス変換部４２により供給されたゼロラン数をアドレスと
してテーブルメモリ４３からデータを読み出す。この
時、読み出されたデータはゼロラン数に対応した可変長
符号化コードおよび可変長符号化コードのコード長が記
憶されているエリアの先頭ポインタを示す。図４に示し
たように、例えば、ゼロラン数が「０」の場合は、まず
「ａｄｄｒｅｓｓ０」というポインタを読み出し、その
「ａｄｄｒｅｓｓ０」とレベル値の絶対値を加算したア
ドレス（ａｄｄｒｅｓｓ０＋レベル絶対値）からテーブ
ルメモリ４３のデータを読み出す。この時、読み出され
るデータは、（Ｒｕｎ，|Ｌｅｖｅｌ|に対応するＶＬＣ
コードと左記ＶＬＣコード長を多重したデータである。
可変長符号化部４４では、テーブルメモリ４３から読み
出したデータのうち、ＶＬＣコード長分に相当するＶＬ
Ｃコードを切り出してバッファメモリ４５に書き込む。

【００２６】図５は１６ビット幅のバッファメモリのデ
ータ更新を示す説明図である。バッファメモリ４５で
は、最初に可変長符号化されたコードが「０１０１」で
あった場合、図５の上図に示したように「０１０１」と
記憶する。次に可変長符号化されたコードが「１００１
１」であった場合は、図５の中図に示したように「０１
０１」の末尾に隙間なく「１００１１」を詰めて記憶す
る。そして、図５の中図に示したようにバッファメモリ
４５に溜まったデータがバッファメモリ４５のビット幅
の半分を超えたかどうかをプロセッサ４１にて判定し、
超えた場合は破線部で囲われたバッファメモリ４５のビ
ット幅の半分のデータ分を、図５の下図に示したように
シフタ４６にてシフト演算を行いデータを詰める。シフ
タ４６にてシフトされたバッファメモリ４５のビット幅
の半分の容量のデータはデータ出力部４７より伝送路に
送付される。

【００２７】なお、上記実施の形態１では、図５にてバ
ッファメモリ４５のビット幅を１６ビットとしたが、他
のビット幅でも良く、本願の内容を限定するものではな
い。また、上記実施の形態１では、バッファメモリ４５
に記憶されたデータがバッファメモリ４５のビット幅の
半分を超えたかどうかをプロセッサ４１にて判定し、超
えた場合はバッファメモリ４５のビット幅の半分をデー
タ出力部４７より伝送路へ送付するようにしたが、バッ
ファメモリ４５に溜まった容量の閾値は、例えば、バッ
ファメモリ４５のビット幅の１／４や２／３を超えたら
としても良く、また他の閾値であっても良く、本願の内
容を制限するものではない。さらに、上記実施の形態１
では、バッファメモリ４５に記憶されたデータがバッフ
ァメモリ４５のビット幅の半分を超えたかどうかをプロ
セッサ４１にて判定していたが、バッファメモリ４５に
記憶したデータのビット数をカウントするカウンタを備
えても良く、本願の内容を制限するものではない。さら
に、上記実施の形態１では、テーブルメモリ４３以外の
各部の起動制御をプロセッサ４１にて行うようにした
が、プロセッサ４１にてバス管理やメモリアクセス制御
をしても良く、本願の内容を制限するものではない。さ
らに、上記実施の形態１では、起動制御はプロセッサ４
１より命令を実行することにより行われるとしたが、命
令の代わりに起動制御信号を配信しても良く、制御形体
により本願を制限するものではない。さらに、上記実施
の形態１では、画像信号のスキャンは図２に示したよう
に行ったが、別の順序で画像信号のスキャンを行っても
良く、本願を制限するものではない。さらに、上記実施
の形態１では、入力する画像信号として８×８画素の正
方画素ブロックを扱ったが、その他の画像信号群であっ
ても良く、本願を制限するものではない。さらに、いく
つかの国際標準符号化方式のうちいずれかを選択して符
号化を行う場合、相手局とのネゴシエーションにおいて
符号化効率の良い符号化方式を選択し、選択された符号
化方式に基づいた可変長符号データをテーブルメモリ４
３にロードして可変長符号化をすれば良く、各種可変長
符号データをテーブルメモリ４３に予め全てロードする
必要はなく、本願の内容を制限するものではない。

【００２８】以上のように、この実施の形態１によれ
ば、各部または一部をプロセッサ４１から起動制御し、
各種符号化方式に対応したデータをテーブルメモリ４３
に記憶することで、独自の可変長符号化に固執すること
なく、国際標準方式を含むさまざまな可変長符号化／復
号に対応することができる。また、バッファメモリ４５
に可変長符号化データを隙間なく順次記憶させ、バッフ
ァメモリ４５に可変長符号化データが所定ビット数分記
憶された場合にシフタ４６によりその所定ビット数分ビ
ットシフトするので、バッファメモリ４５を効率良く利
用することができる。

【００２９】実施の形態２.図６はこの発明の実施の形
態２によるテーブルメモリのデータ内容を示す説明図で
あり、このテーブルメモリ４３は、１ワードＬビット幅
（Ｌは任意の自然数）を有し、最大ｍビット以下（ｍは
任意の自然数）のＶＬＣコードをＬビット幅の最上位ビ
ット側から詰め、かつｎビット（ｎは任意の自然数でＬ
＝ｍ＋ｎ）のＶＬＣコード長をＬビット幅の最下位ビッ
ト側に詰めたものである。

【００３０】次に動作について説明する。上記実施の形
態１では、図４に示したように、テーブルメモリ４３に
記憶されたＶＬＣコードとＶＬＣコード長との各データ
の記憶書式を指定していなかったが、この実施の形態２
では、図６に示したように、ＶＬＣコードを最上位ビッ
ト側から詰め、ＶＬＣコード長を最下位ビット側に詰め
て記憶する。テーブルメモリ４３の１ワードのビット幅
はＬビットで、Ｌビットのうち最上位ビット側のｍビッ
トはＶＬＣコードを記憶する領域、最下位ビット側のｎ
ビットは左記ＶＬＣコード長を記憶する領域である。な
お、Ｌ，ｍ，ｎの関係は、Ｌ＝ｍ＋ｎである。ｍビット
に満たないＶＬＣコードをｍビット領域に記憶する場
合、ｍビット領域の最下位ビット側から記憶しても良い
が、この実施の形態２では、図６に示したように、最上
位ビット側から詰めた形で記憶する。

【００３１】以上のように、この実施の形態２によれ
ば、テーブルメモリ４３にＶＬＣコードを最上位ビット
側から詰め、ＶＬＣコード長を最下位ビット側に詰めて
記憶したので、テーブルメモリ４３からのＶＬＣコード
およびＶＬＣコード長の読み出しが容易になる。

【００３２】実施の形態３.図７はこの発明の実施の形
態３による可変長符号化部の詳細を示すブロック図であ
り、図において、５１はゼロラン数およびレベル値に応
じてテーブルメモリ４３のアドレスを生成するテーブル
メモリアドレス生成部、５２はテーブルメモリ４３の生
成されたアドレスから最下位ビット側のｎビットのＶＬ
Ｃコード長を読み出し、最上位ビット側からＶＬＣコー
ドをその読み出したＶＬＣコード長分切り出す可変長符
号化データ切り出し部である。

【００３３】次に動作について説明する。図７におい
て、図６に示したテーブルメモリ４３からＶＬＣコード
を読み出すには、まず、テーブルメモリアドレス生成部
５１により、ゼロラン数からアドレスを計算し、そのア
ドレスに対応するＶＬＣコードが記憶されている先頭ポ
インタをテーブルメモリ４３から読み出す。さらに、テ
ーブルメモリアドレス生成部５１では、読み出した先頭
ポインタにレベル値を加算してアドレスを算出し、可変
長符号化データ切り出し部５２により、テーブルメモリ
４３から算出されたアドレスのデータを読み出す。この
時、読み出されたデータは、図６に示したように、１ワ
ードＬビット幅データのうち、最上位ビット側のｍビッ
ト領域の最上位ビット側に詰めた形でＶＬＣコードが記
憶されているので、可変長符号化データ切り出し部５２
により、Ｌビット幅データのうち、最下位ビット側のｎ
ビットに記憶されているＶＬＣコード長分だけ１ワード
Ｌビット幅データの最上位ビット側から切り出す。

【００３４】なお、上記実施の形態３では、アドレス生
成および可変長符号化データ切り出しは可変長符号化部
４４の内部のテーブルメモリアドレス生成部５１および
可変長符号化データ切り出し部５２にて行ったが、アド
レス生成および可変長符号化データ切り出しが行えれば
良く、例えば、プロセッサ４１など他の所で処理しても
良く、本願を制限するものではない。

【００３５】以上のように、この実施の形態３によれ
ば、可変長符号化データ切り出し部５２により、テーブ
ルメモリ４３の最下位ビット側のｎビットのＶＬＣコー
ド長を読み出し、最上位ビット側からＶＬＣコードをそ
の読み出したＶＬＣコード長分切り出すので、テーブル
メモリ４３からのＶＬＣコードの読み出しが容易にな
る。

【００３６】実施の形態４.この実施の形態４では、テ
ーブルメモリ４３で、ｍビットに満たない可変長符号化
コードの末尾に無意ビットを付加してｍビットのデータ
にするものである。

【００３７】次に動作について説明する。上記実施の形
態２では、図６に示したように、ＶＬＣコードは最上位
ビット側から詰めて記憶しているが、ｍビットの領域の
うち常時ｍビットのＶＬＣコードが記憶されているわけ
ではない。そこで、図６の中でｍビットに満たないＶＬ
Ｃコードの場合は、そのＶＬＣコードの末尾に無意ビッ
ト（この実施の形態４では「０」とする）を付加してｍ
ビットデータとする。無意ビットを付加するのは可変長
符号化コード記憶領域のｍビットと可変長符号化コード
の符号長記憶領域のｎビットとを足すとテーブルメモリ
４３のワード幅Ｌビット（Ｌ＝ｍ＋ｎ）になるからであ
る。

【００３８】以上のように、この実施の形態４によれ
ば、テーブルメモリ４３で、ｍビットに満たない可変長
符号化コードの末尾に無意ビットを付加してｍビットの
データにしたので、テーブルメモリ４３で記憶されるデ
ータを、１ワード分のビット幅に統一することができ、
統一したデータ転送が可能となり、データの取り扱いが
容易になる。

【００３９】実施の形態５.この実施の形態５では、プ
ロセッサ４１で、発生頻度が低い事象である場合には、
その事象に応じた固定長符号化コードを符号化処理する
ものである。

【００４０】次に動作について説明する。上記実施の形
態では、可変長符号化コードの場合について示したが、
例えば、Ｈ．２６１やＭＰＥＧ２などの国際標準符号化
方式では、発生頻度の低い事象については可変長符号化
コードを割り当てずに固定長符号化コードにて符号化を
行うことがある。プロセッサ４１にて発生頻度の低い事
象かどうかを判断し、発生頻度の低い事象についてはプ
ロセッサ４１にて符号化処理し、固定長符号化コードを
出力する。これは、発生頻度の低い事象を符号化処理す
るためにまれにしか動作処理しない処理部を設けるよ
り、ソフトウエア処理にて柔軟に対応できるプロセッサ
４１にて符号化処理した方が動作処理時間という点で効
率的だからである。

【００４１】以上のように、この実施の形態５によれ
ば、プロセッサ４１で、発生頻度が低い事象である場合
には、その事象に応じた固定長符号化コードを符号化処
理するので、発生頻度が低い事象における符号化処理を
効率良く行うことができる。

【００４２】実施の形態６.この実施の形態では、プロ
セッサ４１で、一連の可変長符号化処理の一部を行うよ
うにしたものである。

【００４３】次に動作について説明する。上記実施の形
態では、一連の可変長符号化処理を各部にて行うように
したが、アドレス生成やシフト処理やその他一部の処理
などをプロセッサ４１にて処理を行っても良い。ただ
し、図１に示したように、プロセッサ４１が各部の動作
制御をしているのは並列処理も考慮しているためであ
り、プロセッサ４１の内部でシーケンシャルに全ての可
変長符号化処理を行うのは効率的ではないのは言うまで
もない。

【００４４】以上のように、この実施の形態６によれ
ば、プロセッサ４１で、一連の可変長符号化処理の一部
を行うようにしたので、プロセッサ４１と各部とで並列
処理や分散処理を行うことができ、処理を効率良く行う
ことができる。

【００４５】実施の形態７.図８はこの発明の実施の形
態７による可変長復号装置を示すブロック図であり、図
において、６１は各部または一部を起動制御するプロセ
ッサ、６２は受信したビットストリームを記憶するビッ
トストリームレジスタである。６３は複数の画像信号か
らなるブロックのデータをスキャンの順序に従って連続
する無意係数の個数（以下、ゼロラン数と言う）と有意
係数の値（以下、レベル値と言う）との組み合わせに対
応した可変長符号化コードの符号長を記憶したテーブル
メモリ、６４はビットストリームレジスタ６２から所定
ビット数分読み出すデータ読み出し部である。６５はデ
ータ読み出し部６４により読み出したデータに基づいて
テーブルメモリ６３のアドレスを生成するアドレス生成
部、６６はテーブルメモリ６３からアドレス生成部６５
により生成されたアドレスのデータを読み出し、そのデ
ータからゼロラン数とレベル値と可変長符号化コードの
符号長とを切り出して可変長復号する可変長復号部であ
る。６７はビットストリームレジスタ６２のデータを可
変長復号部６６により切り出された可変長符号化コード
の符号長分シフト演算して可変長復号された可変長符号
化コード分のデータを破棄するシフタ、６８はビットス
トリームレジスタ６２に所定ビット数分以上の空きがあ
る場合にそのビットストリームレジスタ６２に受信した
ビットストリームを隙間なく挿入するビットストリーム
取り込み部、６９は可変長復号部６６により可変長復号
されたゼロラン数とレベル値とに応じてスキャンの順序
に従って複数の画像信号からなるブロックのデータを生
成する画像信号生成部である。

【００４６】次に動作について説明する。この実施の形
態７では、テーブルメモリ６３以外の各部の起動制御を
プロセッサ６１にて行う。起動制御はプロセッサ６１よ
り命令を実行することにより行われる。なお、この実施
の形態７では、出力する画像信号として８×８画素の正
方画素ブロックを扱う。これは、Ｈ．２６１やＭＰＥＧ
２などの国際標準方式にて扱われる代表的な画素ブロッ
クである。受信したビットストリームは、ビットストリ
ーム取り込み部６８によって１６ビット幅のビットスト
リームレジスタ６２に取り込まれる。

【００４７】図９はテーブルメモリのデータ内容を示す
説明図であり、この図９に示したように、テーブルメモ
リ６３には可変長符号化コードに対応したゼロラン数と
レベル値とコード長が１ワードに多重されている。デー
タ読み出し部６４によりビットストリームレジスタ６２
からアドレシングに必要な所定ビット数分を読み出し、
アドレス生成部６５に供給する。可変長復号部６６によ
り、アドレス生成部６５に対してテーブルメモリ６３へ
のアドレス出力要求が出されると、アドレス生成部６５
は、データ読み出し部６４から入力したデータをアドレ
スとしてテーブルメモリ６３に送出する。

【００４８】可変長復号部６６では、送出されたアドレ
スに対応するデータをテーブルメモリ６３から読み出
す。この時、図９に示したように、１ワードに可変長符
号化コードに対応したゼロラン数とレベル値とコード長
が多重されているため、それぞれ別々のデータとして切
り出す。それぞれ切り出されたデータのうち、コード長
はシフタ６７に、ゼロラン数とレベル値は画像信号生成
部６９に供給される。シフタ６７では、可変長復号部６
６より入力されたコード長分、すなわち可変長復号部６
６にて復号された可変長符号化コードに相当するコード
長分、ビットストリームレジスタ６２のデータをシフト
して破棄する。そして、シフタ６７より、破棄した分の
コード長をビットストリーム取り込み部６８に通知す
る。図１０はビットストリームレジスタのデータ更新を
示す説明図であり、この図１０の上段に示したように
「０１０１１００１１０１１００１１」というデータが
記憶されていたとする。今、可変長復号部６６にて可変
長復号されたコードが「０１０１１００１１」という９
ビット幅のコードであった場合、シフタ６７にてビット
ストリームレジスタ６２より、今、可変長復号した９ビ
ットのデータを破棄する（図１０の上から２段目から３
段目への動作）。ビットストリーム取り込み部６８で
は、シフタ６７より供給されたコード長を累算し、累算
されたコード長がビットストリームレジスタ６２のデー
タ幅の半分のビット長（８ビット）を超えるかどうかを
判定する。図１０では、一度に復号されたコード長が９
ビットなので、ビットストリームレジスタ６２のデータ
幅の半分のビット長を超えるため、ビットストリーム取
り込み部６８では、受信ビットストリームより９ビット
分のコードをビットストリームレジスタ６２に追加書き
込みする（図１０の最下段）。この時、ビットストリー
ム取り込み部６８では、コード長累算値をゼロリセット
する。画像信号生成部６９では、入力したゼロラン数と
レベル値に従い、図２に示したスキャンの順序で画像信
号を生成する。

【００４９】なお、上記実施の形態７では、ビットスト
リームレジスタ６２のビット幅を１６ビットとしたが、
他のビット幅でも良く、本願の内容を限定するものでは
ない。また、上記実施の形態７では、出力する画像信号
として８×８画素の正方画素ブロックを扱ったが、その
他の画像信号群であっても良く、本願を制限するもので
はない。さらに、上記実施の形態７では、データ読み出
し部６４、アドレス生成部６５、可変長復号部６６と分
けたが、可変長復号部６６に統合して処理を行っても良
く、本願を制限するものではない。さらに、上記実施の
形態７では、ビットストリームレジスタ６２に記憶され
たデータがビットストリームレジスタ６２のビット幅の
半分を超えたかどうかをビットストリーム取り込み部６
８にて判定し、超えた場合は累算されたコード長分の新
規ビットストリームをビットストリームレジスタ６２に
送付するようにしたが、ビットストリームレジスタ６２
に溜まった容量の閾値は、例えば、ビットストリームレ
ジスタ６２のビット幅の１／４や２／３の超えたらとし
ても良く、また、他の閾値であっても良く、本願の内容
を制限するものではない。さらに、上記実施の形態７で
は、ビットストリームレジスタ６２に記憶されたデータ
がビットストリームレジスタ６２のビット幅の半分を超
えたかどうかをビットストリーム取り込み部６８にて判
定したが、プロセッサ６１などにて判定しても良く、本
願の内容を制限するものではない。さらに、上記実施の
形態７では、画像信号のスキャンを図２に示したように
行ったが、別の順序で画像信号のスキャンを行っても良
く、本願を制限するものではない。さらに、上記実施の
形態７では、テーブルメモリ６３以外の各部の起動制御
をプロセッサ６１にて行うようにしたが、プロセッサ６
１にてバス管理やメモリアクセス制御をしても良く、本
願の内容を制限するものではない。さらに、上記実施の
形態７では、相手局とのネゴシエーションにより定めら
れた符号化方式に従った可変長符号データをテーブルメ
モリ６３にロードすれば良く、各種可変長符号データを
テーブルメモリ６３に予め全てロードする必要はなく、
本願の内容を制限するものではない。

【００５０】以上のように、この実施の形態７によれ
ば、各部または一部をプロセッサ６１から起動制御し、
各種符号化方式に対応したデータをテーブルメモリ６３
に記憶することで、独自の可変長符号化に固執すること
なく、国際標準方式を含むさまざまな可変長符号化／復
号に対応することができる。また、シフタ６７により、
ビットストリームレジスタ６２のデータを可変長復号部
６６により切り出された可変長符号化コードの符号長分
シフト演算して可変長復号された可変長符号化コード分
のデータを破棄し、ビットストリーム取り込み部６８に
より、ビットストリームレジスタ６２に所定ビット数分
以上の空きがある場合にそのビットストリームレジスタ
６２に受信したビットストリームを隙間なく挿入するの
で、ビットストリームレジスタ６２を効率良く利用する
ことができる。さらに、ビットストリーム取り込み部６
８によるビットストリームの取り込みと、可変長復号部
６６による復号処理を並列処理することができるので、
効率良く処理を行うことができる。

【００５１】実施の形態８.図１１はこの発明の実施の
形態８によるテーブルメモリのデータ内容を示す説明図
であり、図において、テーブルメモリ６３は、相手局と
の相互接続する際に使用される符号化方式Ａ，Ｂに従
い、ゼロラン数とレベル値と可変長符号化コードの符号
長とのビットフィールドを変えたデータを記憶するよう
にしたものである。

【００５２】次に動作について説明する。上記実施の形
態７では、図９に示したようなテーブルメモリ６３を使
用したが、相手局との相互接続する際に使用される符号
化方式によっては、図９とは違うビットフィールドのデ
ータが必要になる場合がある。このような異なる符号化
方式に対応できるように、図１１に示したようなデータ
を用意することによって対応することができる。この場
合、相手局との相互接続する際に使用される符号化方式
に応じたデータをテーブルメモリ６３にロードすること
により対応すれば良く、必ずしも取り扱う全てのデータ
をテーブルメモリ６３に予め記憶している必要はないの
は明白であり、本願を制限するものではない。

【００５３】以上のように、この実施の形態８によれ
ば、テーブルメモリ６３に、相手局との相互接続する際
に使用される符号化方式Ａ，Ｂに従い、ゼロラン数とレ
ベル値と可変長符号化コードの符号長とのビットフィー
ルドを変えたデータを記憶するようにしたので、相手局
とのネゴシエーションにより定められた符号化方式に柔
軟に対応することができる。

【００５４】実施の形態９.この実施の形態９では、シ
フタ６７で、ビットストリームレジスタ６２のデータを
最上位ビット側にシフト演算して、ビットストリーム取
り込み部６８で、そのビットストリームレジスタ６２の
空きのうちの最上位ビット側からビットストリームを隙
間なく挿入するようにしたものである。

【００５５】次に動作について説明する。上記実施の形
態７では、シフタ６７によるビットストリームレジスタ
６２のシフト方向（データ破棄の方向）について特に指
定していなかったが、図１０において、左側が最上位ビ
ット側としても良く、本願を制限するものではない。

【００５６】以上のように、この実施の形態９によれ
ば、シフタ６７で、ビットストリームレジスタ６２のデ
ータを最上位ビット側にシフト演算して、ビットストリ
ーム取り込み部６８で、そのビットストリームレジスタ
６２の空きのうちの最上位ビット側からビットストリー
ムを隙間なく挿入するようにしたので、ビットストリー
ムレジスタ６２におけるビットストリームの処理を容易
に行うことができる。

【００５７】実施の形態１０.この実施の形態１０で
は、ビットストリーム取り込み部６８で、所定ビット数
分のビットストリームをビットストリームレジスタ６２
に挿入するようにしたものである。

【００５８】次に動作について説明する。上記実施の形
態では、累算コード長がビットストリームレジスタ６２
のデータ幅の半分のビット長を超えた場合、ビットスト
リーム取り込み部６８では受信ビットストリームより累
算コード長分のコードをビットストリームレジスタ６２
に追加書き込みするようにしたが、一律ビットストリー
ムレジスタ６２のデータ幅の半分のビット長（８ビッ
ト）としても良く、ストリームを新規追加する条件や新
規追加挿入するビット幅によって、本願が制限されるも
のではない。

【００５９】以上のように、この実施の形態１０によれ
ば、ビットストリーム取り込み部６８で、所定ビット数
分のビットストリームをビットストリームレジスタ６２
に挿入するようにしたので、所定ビット数を効率の良い
所定値に設定すれば、ビットストリームレジスタ６２お
よびビットストリーム取り込み部６８を効率良く利用す
ることができる。

【００６０】実施の形態１１.この実施の形態１１で
は、ビットストリームレジスタ６２に、１ワードＮビッ
ト幅（Ｎは任意の自然数）を有し、ビットストリーム取
り込み部６８は、そのビットストリームレジスタ６２に
ビットストリームを挿入した際に、有意ビットがＮビッ
トに満たない場合は、その挿入したビットストリームの
末尾に無意ビットを付加して１ワードＮビット幅のデー
タとするものである。

【００６１】次に動作について説明する。上記実施の形
態１０では、一律所定のビット数分のビットストリーム
を新規挿入するようにしたが、ビットストリームレジス
タ６２に記憶されている復号されるべき有意ビットがビ
ットストリームレジスタ６２のＮビット幅（この実施の
形態では１６ｂｉｔ）に満たない場合は、無意ビットを
付加しても良く、本願を制限するものではない。なお、
ビットストリームレジスタ６２からデータの読み出した
際の無意ビットの判定は、プロセッサ６１が行うように
しておけば、デーブルメモリ６３のアドレスを生成する
際に問題が生じることはない。

【００６２】以上のように、この実施の形態１１によれ
ば、ビットストリーム取り込み部６８は、そのビットス
トリームレジスタ６２の有意ビットがＮビットに満たな
い場合は、その挿入したビットストリームの末尾に無意
ビットを付加して１ワードＮビット幅のデータとしたの
で、データの取り扱いを容易にすることができる。

【００６３】実施の形態１２.この実施の形態１２で
は、プロセッサ６１で、固定長符号化コードを復号処理
するようにしたものである。

【００６４】次に動作について説明する。上記実施の形
態では、可変長符号化コードを復号する場合について示
したが、例えば、Ｈ．２６１やＭＰＥＧ２などの国際標
準符号化方式では、発生頻度の低い事象については可変
長符号化コードを割り当てずに固定長符号化コードにて
符号化されることがある。この場合、プロセッサ６１に
より、固定長符号化コードであるかどうかを判定し（例
えば、テーブルメモリ６３に符号化コードに対応するゼ
ロラン数などを記憶したワードデータが存在しない場合
など）、固定長符号化コードの場合は復号処理をする。
これは、発生頻度の低い固定長符号化コードを復号処理
するためにまれにしか動作処理しない処理部を設けるよ
り、ソフトウエア処理にて柔軟に対応できるプロセッサ
６１にて復号処理した方が動作処理時間という点で効率
的だからである。

【００６５】以上のように、この実施の形態１２によれ
ば、プロセッサ６１で、固定長符号化コードを復号処理
するようにしたので、発生頻度が低い事象における復号
処理を効率良く行うことができる。

【００６６】実施の形態１３.この実施の形態１３で
は、プロセッサ６１で、一連の可変長復号処理の一部を
行うようにしたものである。

【００６７】次に動作について説明する。上記実施の形
態では、一連の可変長復号処理を各部にて行うようにし
たが、アドレス生成やシフト処理やその他一部の処理な
どをプロセッサ６１により、処理を行っても良い。ただ
し、図８に示したように、プロセッサ６１が各部の動作
制御をしているのは並列処理も考慮しているためで、プ
ロセッサ６１の内部でシーケンシャルに全ての可変長復
号処理を行うのは効率的ではないのは言うまでもない。

【００６８】以上のように、この実施の形態１３によれ
ば、プロセッサ６１で、一連の可変長復号処理の一部を
行うようにしたので、プロセッサ６１と各部とで並列処
理や分散処理を行うことができ、処理を効率良く行うこ
とができる。

【００６９】

【発明の効果】以上のように、この発明によれば、複数
の画像信号からなるブロックのデータをスキャンの順序
に従って連続する無意係数の個数と有意係数の値との組
み合わせデータに変換するランレングス変換部と、連続
する無意係数の個数と有意係数の値との組み合わせデー
タに応じたアドレス上に、その組み合わせデータに応じ
た可変長符号化コードとその可変長符号化コードの符号
長とを記憶したテーブルメモリと、ランレングス変換部
により変換された連続する無意係数の個数と有意係数の
値との組み合わせデータに応じてテーブルメモリから可
変長符号化コードとその可変長符号化コードの符号長と
を読み出し、その読み出した可変長符号化コードをその
読み出した符号長に応じて切り出して可変長符号化する
可変長符号化部と、可変長符号化部により可変長符号化
された可変長符号化データを隙間なく順次記憶するバッ
ファメモリと、バッファメモリに可変長符号化データが
所定ビット数分記憶された場合にその所定ビット数分ビ
ットシフトするシフタと、シフタにより所定ビット数分
ビットシフトされた可変長符号化データを出力するデー
タ出力部と、各部または一部を起動制御するプロセッサ
とを備えるように構成したので、各部または一部をプロ
セッサから起動制御し、各種符号化方式に対応したデー
タをテーブルメモリに記憶することで、独自の可変長符
号化に固執することなく、国際標準方式を含むさまざま
な可変長符号化／復号に対応することができる。また、
バッファメモリに可変長符号化データを隙間なく順次記
憶させ、バッファメモリに可変長符号化データが所定ビ
ット数分記憶された場合にシフタによりその所定ビット
数分ビットシフトするので、バッファメモリを効率良く
利用することができる効果が得られる。

【００７０】また、この発明によれば、テーブルメモリ
に、１ワードＬビット幅を有し、最大ｍビット以下の可
変長符号化コードをＬビット幅の最上位ビット側から詰
め、かつｎビット（Ｌ＝ｍ＋ｎ）の可変長符号化コード
の符号長をＬビット幅の最下位ビット側に詰めるように
構成したので、テーブルメモリからの可変長符号化コー
ドおよび可変長符号化コードの符号長の読み出しを容易
にすることができる効果が得られる。

【００７１】さらに、この発明によれば、可変長符号化
部に、１ワードＬビット幅のテーブルメモリから最下位
ビット側のｎビットの可変長符号化コードの符号長を読
み出し、最上位ビット側から可変長符号化コードをその
読み出した符号長分切り出す可変長符号化データ切り出
し部を備えるように構成したので、テーブルメモリから
の可変長符号化コードの読み出しを容易にすることがで
きる効果が得られる。

【００７２】さらに、この発明によれば、テーブルメモ
リで、ｍビットに満たない可変長符号化コードの末尾に
無意ビットを付加してｍビットのデータにするように構
成したので、テーブルメモリで記憶されるデータを、１
ワード分のビット幅に統一することができ、統一したデ
ータ転送が可能となり、データの取り扱いを容易にする
ことができる効果が得られる。

【００７３】さらに、この発明によれば、プロセッサ
で、発生頻度が低い事象である場合には、その事象に応
じた固定長符号化コードを符号化処理するように構成し
たので、発生頻度が低い事象における符号化処理を効率
良く行うことができる効果が得られる。

【００７４】さらに、この発明によれば、プロセッサ
で、一連の可変長符号化処理の一部を行うように構成し
たので、プロセッサと各部とで並列処理や分散処理を行
うことができ、処理を効率良く行うことができる効果が
得られる。

【００７５】さらに、この発明によれば、受信したビッ
トストリームを記憶するビットストリームレジスタと、
複数の画像信号からなるブロックのデータをスキャンの
順序に従って連続する無意係数の個数と有意係数の値と
の組み合わせに対応した可変長符号化コードの符号長を
記憶したテーブルメモリと、ビットストリームレジスタ
から所定ビット数分読み出すデータ読み出し部と、デー
タ読み出し部により読み出したデータに基づいてテーブ
ルメモリのアドレスを生成するアドレス生成部と、テー
ブルメモリからアドレス生成部により生成されたアドレ
スのデータを読み出し、そのデータから連続する無意係
数の個数と有意係数の値と可変長符号化コードの符号長
とを切り出して可変長復号する可変長復号部と、ビット
ストリームレジスタのデータを可変長復号部により切り
出された可変長符号化コードの符号長分シフト演算して
可変長復号された可変長符号化コード分のデータを破棄
するシフタと、ビットストリームレジスタに所定ビット
数分以上の空きがある場合にそのビットストリームレジ
スタに受信したビットストリームを隙間なく挿入するビ
ットストリーム取り込み部と、可変長復号部により可変
長復号された連続する無意係数の個数と有意係数の値と
に応じてスキャンの順序に従って複数の画像信号からな
るブロックのデータを生成する画像信号生成部と、各部
または一部を起動制御するプロセッサとを備えるように
構成したので、各部または一部をプロセッサから起動制
御し、各種符号化方式に対応したデータをテーブルメモ
リに記憶することで、独自の可変長符号化に固執するこ
となく、国際標準方式を含むさまざまな可変長符号化／
復号に対応することができる。また、シフタにより、ビ
ットストリームレジスタのデータを可変長復号部により
切り出された可変長符号化コードの符号長分シフト演算
して可変長復号された可変長符号化コード分のデータを
破棄し、ビットストリーム取り込み部により、ビットス
トリームレジスタに所定ビット数分以上の空きがある場
合にそのビットストリームレジスタに受信したビットス
トリームを隙間なく挿入するので、ビットストリームレ
ジスタを効率良く利用することができる。さらに、ビッ
トストリーム取り込み部によるビットストリームの取り
込みと、可変長復号部による復号処理を並列処理するこ
とができ、効率良く処理を行うことができる効果が得ら
れる。

【００７６】さらに、この発明によれば、テーブルメモ
リに、相手局との相互接続する際に使用される符号化方
式に従い、連続する無意係数の個数と有意係数の値と可
変長符号化コードの符号長とのビットフィールドを変え
たデータを記憶するように構成したので、相手局とのネ
ゴシエーションにより定められた符号化方式に柔軟に対
応することができる効果が得られる。

【００７７】さらに、この発明によれば、シフタで、ビ
ットストリームレジスタのデータを最上位ビット側にシ
フト演算して、ビットストリーム取り込み部は、そのビ
ットストリームレジスタの空きのうちの最上位ビット側
からビットストリームを隙間なく挿入するように構成し
たので、ビットストリームレジスタにおけるビットスト
リームの処理を容易に行うことができる効果が得られ
る。

【００７８】さらに、この発明によれば、ビットストリ
ーム取り込み部で、所定ビット数分のビットストリーム
をビットストリームレジスタに挿入するように構成した
ので、所定ビット数を効率の良い所定値に設定すれば、
ビットストリームレジスタおよびビットストリーム取り
込み部を効率良く利用することができる効果が得られ
る。

【００７９】さらに、この発明によれば、ビットストリ
ームレジスタに、１ワードＮビット幅を有し、ビットス
トリーム取り込み部は、そのビットストリームレジスタ
にビットストリームを挿入した際に、有意ビットがＮビ
ットに満たない場合は、その挿入したビットストリーム
の末尾に無意ビットを付加して１ワードＮビット幅のデ
ータとするように構成したので、データの取り扱いを容
易にすることができる効果が得られる。

【００８０】さらに、この発明によれば、プロセッサ
で、固定長符号化コードを復号処理するように構成した
ので、発生頻度が低い事象における復号処理を効率良く
行うことができる効果が得られる。

【００８１】さらに、この発明によれば、プロセッサ
で、一連の可変長復号処理の一部を行うように構成した
ので、プロセッサと各部とで並列処理や分散処理を行う
ことができ、処理を効率良く行うことができる効果が得
られる。

【図面の簡単な説明】

【図１】この発明の実施の形態１による可変長符号化
装置を示すブロック図である。

【図２】８×８画素ブロックのデータスキャン順を示
す説明図である。

【図３】ゼロラン数とレベル値、およびゼロラン数と
レベル値の組み合わせ数を示す表図である。

【図４】テーブルメモリのデータ内容を示す説明図で
ある。

【図５】１６ｂｉｔ幅のバッファメモリのデータ更新
を示す説明図である。

【図６】この発明の実施の形態２によるテーブルメモ
リのデータ内容を示す説明図である。

【図７】この発明の実施の形態３による可変長符号化
部の詳細を示すブロック図である。

【図８】この発明の実施の形態７による可変長復号装
置を示すブロック図である。

【図９】テーブルメモリのデータ内容を示す説明図で
ある。

【図１０】ビットストリームレジスタのデータ更新を
示す説明図である。

【図１１】この発明の実施の形態８によるテーブルメ
モリのデータ内容を示す説明図である。

【図１２】従来のハフマン符号化装置を示すブロック
図である。

【図１３】従来のハフマン復号化装置を示すブロック
図である。

【図１４】従来の画像符号化装置を示すブロック図で
ある。

【図１５】従来の符号化部の詳細を示すブロック図で
ある。

【符号の説明】

４１，６１プロセッサ、４２ランレングス変換部、
４３，６３テーブルメモリ、４４可変長符号化部、
４５バッファメモリ、４６，６７シフタ、４７デ
ータ出力部、５１テーブルメモリアドレス生成部、５
２可変長符号化データ切り出し部、６２ビットスト
リームレジスタ、６４データ読み出し部、６５アド
レス生成部、６６可変長復号部、６８ビットストリ
ーム取り込み部、６９画像信号生成部。

Claims

【特許請求の範囲】

【請求項１】複数の画像信号からなるブロックのデー
タをスキャンの順序に従って連続する無意係数の個数と
有意係数の値との組み合わせデータに変換するランレン
グス変換部と、連続する無意係数の個数と有意係数の値
との組み合わせデータに応じたアドレス上に、その組み
合わせデータに応じた可変長符号化コードとその可変長
符号化コードの符号長とを記憶したテーブルメモリと、
上記ランレングス変換部により変換された連続する無意
係数の個数と有意係数の値との組み合わせデータに応じ
て上記テーブルメモリから可変長符号化コードとその可
変長符号化コードの符号長とを読み出し、その読み出し
た可変長符号化コードをその読み出した符号長に応じて
切り出して可変長符号化する可変長符号化部と、上記可
変長符号化部により可変長符号化された可変長符号化デ
ータを隙間なく順次記憶するバッファメモリと、上記バ
ッファメモリに可変長符号化データが所定ビット数分記
憶された場合にその所定ビット数分ビットシフトするシ
フタと、上記シフタにより所定ビット数分ビットシフト
された可変長符号化データを出力するデータ出力部と、
上記各部または一部を起動制御するプロセッサとを備え
た可変長符号化装置。
【請求項２】テーブルメモリは、１ワードＬビット幅
（Ｌは任意の自然数）を有し、最大ｍビット以下（ｍは
任意の自然数）の可変長符号化コードをＬビット幅の最
上位ビット側から詰め、かつｎビット（ｎは任意の自然
数でＬ＝ｍ＋ｎ）の可変長符号化コードの符号長をＬビ
ット幅の最下位ビット側に詰めたことを特徴とする請求
項１記載の可変長符号化装置。
【請求項３】可変長符号化部は、１ワードＬビット幅
のテーブルメモリから最下位ビット側のｎビットの可変
長符号化コードの符号長を読み出し、最上位ビット側か
ら可変長符号化コードをその読み出した符号長分切り出
す可変長符号化データ切り出し部を備えたことを特徴と
する請求項２記載の可変長符号化装置。
【請求項４】テーブルメモリは、ｍビットに満たない
可変長符号化コードの末尾に無意ビットを付加してｍビ
ットのデータにしたことを特徴とする請求項１記載の可
変長符号化装置。
【請求項５】プロセッサは、発生頻度が低い事象であ
る場合には、その事象に応じた固定長符号化コードを符
号化処理することを特徴とする請求項１から請求項４の
うちのいずれか１項記載の可変長符号化装置。
【請求項６】プロセッサは、一連の可変長符号化処理
の一部を行うことを特徴とする請求項１から請求項５の
うちのいずれか１項記載の可変長符号化装置。
【請求項７】受信したビットストリームを記憶するビ
ットストリームレジスタと、複数の画像信号からなるブ
ロックのデータをスキャンの順序に従って連続する無意
係数の個数と有意係数の値との組み合わせに対応した可
変長符号化コードの符号長を記憶したテーブルメモリ
と、上記ビットストリームレジスタから所定ビット数分
読み出すデータ読み出し部と、上記データ読み出し部に
より読み出したデータに基づいて上記テーブルメモリの
アドレスを生成するアドレス生成部と、上記テーブルメ
モリから上記アドレス生成部により生成されたアドレス
のデータを読み出し、そのデータから連続する無意係数
の個数と有意係数の値と可変長符号化コードの符号長と
を切り出して可変長復号する可変長復号部と、上記ビッ
トストリームレジスタのデータを上記可変長復号部によ
り切り出された可変長符号化コードの符号長分シフト演
算して可変長復号された可変長符号化コード分のデータ
を破棄するシフタと、上記ビットストリームレジスタに
所定ビット数分以上の空きがある場合にそのビットスト
リームレジスタに受信したビットストリームを隙間なく
挿入するビットストリーム取り込み部と、上記可変長復
号部により可変長復号された連続する無意係数の個数と
有意係数の値とに応じてスキャンの順序に従って複数の
画像信号からなるブロックのデータを生成する画像信号
生成部と、上記各部または一部を起動制御するプロセッ
サとを備えたことを特徴とする可変長復号装置。
【請求項８】テーブルメモリは、相手局との相互接続
する際に使用される符号化方式に従い、連続する無意係
数の個数と有意係数の値と可変長符号化コードの符号長
とのビットフィールドを変えたデータを記憶することを
特徴とする請求項７記載の可変長復号装置。
【請求項９】シフタは、ビットストリームレジスタの
データを最上位ビット側にシフト演算して、ビットスト
リーム取り込み部は、そのビットストリームレジスタの
空きのうちの最上位ビット側からビットストリームを隙
間なく挿入することを特徴とする請求項７または請求項
８記載の可変長復号装置。
【請求項１０】ビットストリーム取り込み部は、所定
ビット数分のビットストリームをビットストリームレジ
スタに挿入することを特徴とする請求項７から請求項９
のうちのいずれか１項記載の可変長復号装置。
【請求項１１】ビットストリームレジスタは、１ワー
ドＮビット幅（Ｎは任意の自然数）を有し、ビットスト
リーム取り込み部は、そのビットストリームレジスタに
ビットストリームを挿入した際に、有意ビットがＮビッ
トに満たない場合は、その挿入したビットストリームの
末尾に無意ビットを付加して１ワードＮビット幅のデー
タとすることを特徴とする請求項７から請求項１０のう
ちのいずれか１項記載の可変長復号装置。
【請求項１２】プロセッサは、固定長符号化コードを
復号処理することを特徴とする請求項７から請求項１１
のうちのいずれか１項記載の可変長復号装置。
【請求項１３】プロセッサは、一連の可変長復号処理
の一部を行うことを特徴とする請求項７から請求項１２
のうちのいずれか１項記載の可変長復号装置。