JP2837714B2 - 可変長符号化復号化方式 - Google Patents
可変長符号化復号化方式Info
- Publication number
- JP2837714B2 JP2837714B2 JP1310766A JP31076689A JP2837714B2 JP 2837714 B2 JP2837714 B2 JP 2837714B2 JP 1310766 A JP1310766 A JP 1310766A JP 31076689 A JP31076689 A JP 31076689A JP 2837714 B2 JP2837714 B2 JP 2837714B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- length
- variable
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 （発明の属する技術分野） 本発明は高速処理を必要とする信号の可変長符号化復
号化方式に関するものである。ここで、可変長符号化と
は、発生頻度が高い事象に対してはより短い符号語を割
り当てることにより平均符号語長を固定長符号化の場合
よりも短くして符号化効率を向上させるものであり、画
像信号の高能率符号化における一つの有効な手段として
広く用いられている。
号化方式に関するものである。ここで、可変長符号化と
は、発生頻度が高い事象に対してはより短い符号語を割
り当てることにより平均符号語長を固定長符号化の場合
よりも短くして符号化効率を向上させるものであり、画
像信号の高能率符号化における一つの有効な手段として
広く用いられている。
（従来の技術） 第７図は可変長符号化復号化方式の一般的なシステム
構成図である。図に示す送信部70の701は可変長符号語
発生回路、702は符号化シフト回路、703は送信バッファ
メモリ、受信部71は704は受信バッファメモリ、705は復
号化シフト回路、706は可変長符号語解読回路である。
構成図である。図に示す送信部70の701は可変長符号語
発生回路、702は符号化シフト回路、703は送信バッファ
メモリ、受信部71は704は受信バッファメモリ、705は復
号化シフト回路、706は可変長符号語解読回路である。
送信部70の動作は以下の通りである。可変長符号語発
生回路701においては、該回路701への入力に対応して可
変長符号語を発生させ、符号化シフト回路702において
は発生符号語長に対応してレジスタ上のビット位置を次
々とシフトさせて可変長符号語データを設定し、そのデ
ータが一定ビット数に達する毎にまとめて送信バッファ
メモリ703に標本化クロックに同期して書き込み、該送
信バッファメモリからは伝送路クロックに同期して一定
速度で読み出して伝送路へ送出する。
生回路701においては、該回路701への入力に対応して可
変長符号語を発生させ、符号化シフト回路702において
は発生符号語長に対応してレジスタ上のビット位置を次
々とシフトさせて可変長符号語データを設定し、そのデ
ータが一定ビット数に達する毎にまとめて送信バッファ
メモリ703に標本化クロックに同期して書き込み、該送
信バッファメモリからは伝送路クロックに同期して一定
速度で読み出して伝送路へ送出する。
受信部71の動作は以下の通りである。受信バッファメ
モリ704では伝送路より受信したデータを伝送路クロッ
クに同期して書き込む。この受信バッファメモリ704か
らは次の復号化シフト回路705からの制御にもとづいて
標本化クロックに同期して一定ビット数ずつまとめてデ
ータを読み出して復号化シフト回路705のレジスト上に
そのデータを設定する。この復号化シフト回路705では
次の可変長符号語解読回路706から与えられる１サンプ
ル前の可変長符号語の符号語長にもとづいてレジスタ上
のビット位置をシフトさせ、可変長符号語の区切り毎に
データを取り出して可変長符号語解読回路706に送る。
この可変長符号語解読回路においてはその可変長符号語
に対応する出力を得るとともに可変長符号語の符号語長
を復号化シフト回路705へフィードバックする。
モリ704では伝送路より受信したデータを伝送路クロッ
クに同期して書き込む。この受信バッファメモリ704か
らは次の復号化シフト回路705からの制御にもとづいて
標本化クロックに同期して一定ビット数ずつまとめてデ
ータを読み出して復号化シフト回路705のレジスト上に
そのデータを設定する。この復号化シフト回路705では
次の可変長符号語解読回路706から与えられる１サンプ
ル前の可変長符号語の符号語長にもとづいてレジスタ上
のビット位置をシフトさせ、可変長符号語の区切り毎に
データを取り出して可変長符号語解読回路706に送る。
この可変長符号語解読回路においてはその可変長符号語
に対応する出力を得るとともに可変長符号語の符号語長
を復号化シフト回路705へフィードバックする。
（発明が解決しようとする課題） 以上に述べた従来構成と動作において、処理速度を低
減するために可変長符号化処理、復号化処理をそれぞれ
ｎ（ｎ≧２）並列構成で動作せざるを得ない場合を考え
る。
減するために可変長符号化処理、復号化処理をそれぞれ
ｎ（ｎ≧２）並列構成で動作せざるを得ない場合を考え
る。
たとえば、HDTV（高精細テレビジョン）信号のような
広帯域の信号を対象として可変長符号化復合化を行う場
合には、その標本化周波数は数十M Hz以上という高い値
となるためTTL素子を用いた直列処理は高速の点から不
可能である。このため例えばECLのような高速の素子を
用いざるを得ないが、ECLはTTLに比べ雑音耐圧等の点か
ら動作安定性で劣っていること、品種数が少ないため設
計上の制約が大きいこと等の問題がある。
広帯域の信号を対象として可変長符号化復合化を行う場
合には、その標本化周波数は数十M Hz以上という高い値
となるためTTL素子を用いた直列処理は高速の点から不
可能である。このため例えばECLのような高速の素子を
用いざるを得ないが、ECLはTTLに比べ雑音耐圧等の点か
ら動作安定性で劣っていること、品種数が少ないため設
計上の制約が大きいこと等の問題がある。
また、標本化周波数がさらに高くなった場合にはECL
を用いても直列処理では処理速度が不足するという問題
が生じ、並列処理が必要となる。
を用いても直列処理では処理速度が不足するという問題
が生じ、並列処理が必要となる。
並列処理を行なう場合、送信部ではｎ並列で出力され
る可変長符号化データを１つの直列信号に変換して伝送
路に送出する必要がある。また、受信部で直列の受信デ
ータをｎ個の並列データに変換する必要がある。しか
し、長さの不確定なｎ並列の可変長符号語データを多重
化して連続的に並べる処理は困難である。また受信側で
はｎ並列展開するためにはその前に符号語の区切りを検
出しなければならないが、この場合、処理速度の問題か
ら並列展開した後でなければ符号語長の解読は出来ない
という矛盾に陥ってしまう。
る可変長符号化データを１つの直列信号に変換して伝送
路に送出する必要がある。また、受信部で直列の受信デ
ータをｎ個の並列データに変換する必要がある。しか
し、長さの不確定なｎ並列の可変長符号語データを多重
化して連続的に並べる処理は困難である。また受信側で
はｎ並列展開するためにはその前に符号語の区切りを検
出しなければならないが、この場合、処理速度の問題か
ら並列展開した後でなければ符号語長の解読は出来ない
という矛盾に陥ってしまう。
（発明の目的） 本発明の目的は上記従来技術の持つ問題点を解決し
て、動作速度の低減が可能な並列処理構成の可変長符号
化復号化方式を提供することにある。
て、動作速度の低減が可能な並列処理構成の可変長符号
化復号化方式を提供することにある。
（発明の特徴と従来技術との差異） 本発明の最も主要な特徴は、送信側では、送出する可
変長符号語を一定数ずつまとめて１ブロックを構成し、
さらにｎ個のブロックをまとめて１グループを構成し、
使用される可変長符号ワードのいかなる組合せからもそ
れと同じ符号パタンが生じないような１つのユニークワ
ードを各グループの先頭に挿入し、各ブロックに含まれ
る符号語データの総ビット数を示すブロック長情報をｎ
個の各ブロックの先頭に夫々挿入して送出すること、受
信側では、受信バッファメモリとして１つのメインバッ
ファメモリとｎ個のサブバッファメモリとを有し、伝送
路クロックに同期してメインバッファメモリに書き込ん
だ受信データを標本化クロックに同期して読み出し、前
記ユニークワードによりグループの区切りを検出して、
それを基準にして前記ブロック長情報を解読してｎ個の
各ブロックの区切りを夫々検出してｎ個のサブバッファ
メモリに夫々１ブロック分ずつのデータを順次振り分け
て書き込み、つぎにこれらｎ個のサブバッファメモリか
ら夫々データを並列に読み出して対応するｎ個の可変長
復号化回路により並列に復号処理を行なうこと、を特徴
とする。
変長符号語を一定数ずつまとめて１ブロックを構成し、
さらにｎ個のブロックをまとめて１グループを構成し、
使用される可変長符号ワードのいかなる組合せからもそ
れと同じ符号パタンが生じないような１つのユニークワ
ードを各グループの先頭に挿入し、各ブロックに含まれ
る符号語データの総ビット数を示すブロック長情報をｎ
個の各ブロックの先頭に夫々挿入して送出すること、受
信側では、受信バッファメモリとして１つのメインバッ
ファメモリとｎ個のサブバッファメモリとを有し、伝送
路クロックに同期してメインバッファメモリに書き込ん
だ受信データを標本化クロックに同期して読み出し、前
記ユニークワードによりグループの区切りを検出して、
それを基準にして前記ブロック長情報を解読してｎ個の
各ブロックの区切りを夫々検出してｎ個のサブバッファ
メモリに夫々１ブロック分ずつのデータを順次振り分け
て書き込み、つぎにこれらｎ個のサブバッファメモリか
ら夫々データを並列に読み出して対応するｎ個の可変長
復号化回路により並列に復号処理を行なうこと、を特徴
とする。
従来技術とは、復数のサブバッファメモリと１つのメ
インバッファメモリを用いた構成をとり、可変長符号化
データのグループ毎にユニークワードとそのグループに
含まれるｎ個のブロックのブロック長情報とを付加して
伝送することにより、可変長符号化復号化の並列処理を
可能にした点が異なっている。
インバッファメモリを用いた構成をとり、可変長符号化
データのグループ毎にユニークワードとそのグループに
含まれるｎ個のブロックのブロック長情報とを付加して
伝送することにより、可変長符号化復号化の並列処理を
可能にした点が異なっている。
（実施例 １） 本発明の実施例として、例えばHDTV信号の可変長符号
化の場合について説明する。以下においては標本化周波
数は52M Hz（テレビ信号１ライン当りのサンプル数＝15
36サンプル）、可変長符号の最大語長（最長ビット数）
は12ビットとする。また、１ブロックは１ライン分の可
変長符号語データ（1536ワード）で構成するものとす
る。
化の場合について説明する。以下においては標本化周波
数は52M Hz（テレビ信号１ライン当りのサンプル数＝15
36サンプル）、可変長符号の最大語長（最長ビット数）
は12ビットとする。また、１ブロックは１ライン分の可
変長符号語データ（1536ワード）で構成するものとす
る。
第１図は本発明の第１の実施例における送信部10のブ
ロック図であって、101〜104はそれぞれ可変長符号語発
生回路、105〜108はそれぞれ可変長符号化シフト回路、
109〜112はそれぞれ送信サブバッファメモリ、113は切
り換えスイッチ回路、114はユニークワード挿入回路、1
15はブロック長情報挿入回路、116は送信メインバッフ
ァメモリである。各サブバッファメモリ109〜112はＡ
面,B面の２面を有し、また、各サブバッファメモリ109
〜112およびメインバッファメモリ116は32相展開で構成
する。
ロック図であって、101〜104はそれぞれ可変長符号語発
生回路、105〜108はそれぞれ可変長符号化シフト回路、
109〜112はそれぞれ送信サブバッファメモリ、113は切
り換えスイッチ回路、114はユニークワード挿入回路、1
15はブロック長情報挿入回路、116は送信メインバッフ
ァメモリである。各サブバッファメモリ109〜112はＡ
面,B面の２面を有し、また、各サブバッファメモリ109
〜112およびメインバッファメモリ116は32相展開で構成
する。
次に送信部10の動作を述べる。可変長符号化される入
力データは４ライン（走査線）並列で可変長符号語発生
回路101〜104に加えられる。そこで対応する可変長符号
語を発生させ、つぎの可変長符号シフト回路105〜108に
おいて発生符号化語長に対応してレジスタ上のビット位
置をシフトさせて符号語データを設定し、このデータが
一定ビット数に達する毎に標本化クロックに同期して送
信サブバッファメモリ109〜112にデータを書き込む。こ
の送信サブバッファメモリは既述のとおり、Ａ面,B面の
２面構成であり、１つの面へ１ブロック分のデータの書
き込みが終了したら、次の１ブロック分のデータは他面
へ書き込む。すなわちブロック単位で交互にＡ面,B面に
書き込む。したがって、送信サブバッファメモリ109〜1
12からのデータの読み出しは現在書き込みを行っていな
い他方の面から行う。
力データは４ライン（走査線）並列で可変長符号語発生
回路101〜104に加えられる。そこで対応する可変長符号
語を発生させ、つぎの可変長符号シフト回路105〜108に
おいて発生符号化語長に対応してレジスタ上のビット位
置をシフトさせて符号語データを設定し、このデータが
一定ビット数に達する毎に標本化クロックに同期して送
信サブバッファメモリ109〜112にデータを書き込む。こ
の送信サブバッファメモリは既述のとおり、Ａ面,B面の
２面構成であり、１つの面へ１ブロック分のデータの書
き込みが終了したら、次の１ブロック分のデータは他面
へ書き込む。すなわちブロック単位で交互にＡ面,B面に
書き込む。したがって、送信サブバッファメモリ109〜1
12からのデータの読み出しは現在書き込みを行っていな
い他方の面から行う。
４つの送信サブバッファメモリ109〜112からは標本化
クロックに同期して切換スイッチ回路113を介して順次
１ブロック分ずつデータを読み出す。各送信サブバッフ
ァメモリからの各１ブロック分のデータすなわち計４ブ
ロック分のデータをまとめて１グループとし、各グルー
プの先頭にはユニークワード挿入回路114においてユニ
ークワードUW（それと同じ符号パタンが可変長符号語の
いかなる組合せからも生じないような符号語）を挿入
し、さらにブロック長情報挿入回路115において各ブロ
ックの先頭にそのブロックのデータの総ビット数を示す
ブロック長情報BLiを挿入した語に送信メインバッファ
メモリ116に書き込む。
クロックに同期して切換スイッチ回路113を介して順次
１ブロック分ずつデータを読み出す。各送信サブバッフ
ァメモリからの各１ブロック分のデータすなわち計４ブ
ロック分のデータをまとめて１グループとし、各グルー
プの先頭にはユニークワード挿入回路114においてユニ
ークワードUW（それと同じ符号パタンが可変長符号語の
いかなる組合せからも生じないような符号語）を挿入
し、さらにブロック長情報挿入回路115において各ブロ
ックの先頭にそのブロックのデータの総ビット数を示す
ブロック長情報BLiを挿入した語に送信メインバッファ
メモリ116に書き込む。
最後に送信メインバッファメモリ116からは伝送路ク
ロックに同期してデータを読み出し、伝送路へ送出す
る。
ロックに同期してデータを読み出し、伝送路へ送出す
る。
第２図は伝送路へ送出される送受信符号化データの多
重化構成を示す図であって、201はユニークワード（U
W）、202,203,204,205はブロック長情報（BLi,i＝１…
…４）、206,207,208,209は夫々１ブロック分の可変長
符号化データ（DATAi,i＝１……４）である。DATAiは可
変長符号化データであるから一般にビット数は異なる。
図からわかるように本実施例では１グループは４ブロッ
ク分の可変長符号化データで構成され、各グループの先
頭にはユニークワードUWが挿入され、各ブロックの先頭
には該ブロックに含まれる可変長符号化データの総ビッ
ト数を表わすブロック長情報BLiが挿入される。
重化構成を示す図であって、201はユニークワード（U
W）、202,203,204,205はブロック長情報（BLi,i＝１…
…４）、206,207,208,209は夫々１ブロック分の可変長
符号化データ（DATAi,i＝１……４）である。DATAiは可
変長符号化データであるから一般にビット数は異なる。
図からわかるように本実施例では１グループは４ブロッ
ク分の可変長符号化データで構成され、各グループの先
頭にはユニークワードUWが挿入され、各ブロックの先頭
には該ブロックに含まれる可変長符号化データの総ビッ
ト数を表わすブロック長情報BLiが挿入される。
第３図は上述した送信部10の動作を説明するためのタ
イムチャートであり、記号Ｗは送信サブバッファメモリ
109〜112への書き込み、Ｒは送信サブバッファメモリか
らの読み出しおよび送信メインバッファメモリ116への
書き込み、CODは可変長符号化（可変長符号語発生およ
びレジスタ上でのビット位置のシフト）の夫々の動作期
間を示す。
イムチャートであり、記号Ｗは送信サブバッファメモリ
109〜112への書き込み、Ｒは送信サブバッファメモリか
らの読み出しおよび送信メインバッファメモリ116への
書き込み、CODは可変長符号化（可変長符号語発生およ
びレジスタ上でのビット位置のシフト）の夫々の動作期
間を示す。
第３図からわかるように可変長符号語の発生、レジス
タ上でのシフト、送信サブバッファメモリへの書き込み
は（１）〜（４）で４並列処理で行っているから１ブロ
ック分のデータに対して４ブロック時間をかけて処理を
行うことができる。すなわち処理速度を1/4に低減でき
る。具体的には、直列処理の場合には52M Hzクロックで
動作させる必要のあったものを13M Hzに下げることがで
きる。
タ上でのシフト、送信サブバッファメモリへの書き込み
は（１）〜（４）で４並列処理で行っているから１ブロ
ック分のデータに対して４ブロック時間をかけて処理を
行うことができる。すなわち処理速度を1/4に低減でき
る。具体的には、直列処理の場合には52M Hzクロックで
動作させる必要のあったものを13M Hzに下げることがで
きる。
一方、送信サブバッファメモリからの読み出しおよび
送信メインバッファメモリへの書き込みは１ブロック時
間内に１ブロック分のデータを処理しなければならない
が、これについてはメモリの構成４を多相展開の構成に
することにより動作速度を低減することができる。本実
施例の場合、１ブロック分の発生データが最大となるケ
ースはそのブロックの可変長符号語がすべて12ビットの
最長符号語となったときで、この時、1536×12＝18432
ビット／ブロックとなる。ところでバッファメモリを32
相展開で構成しているから、読み出し、書き込みの速度
は18432/32＝576回／ブロック（19.5M Hz相当）に低減
できる。
送信メインバッファメモリへの書き込みは１ブロック時
間内に１ブロック分のデータを処理しなければならない
が、これについてはメモリの構成４を多相展開の構成に
することにより動作速度を低減することができる。本実
施例の場合、１ブロック分の発生データが最大となるケ
ースはそのブロックの可変長符号語がすべて12ビットの
最長符号語となったときで、この時、1536×12＝18432
ビット／ブロックとなる。ところでバッファメモリを32
相展開で構成しているから、読み出し、書き込みの速度
は18432/32＝576回／ブロック（19.5M Hz相当）に低減
できる。
第４図は受信部40のブロック図であって、401は受信
メインバッファメモリ、402はユニークワード検出回
路、416はブロック長情報検出回路、403は切り換えスイ
ッチ回路、404〜407は夫々受信サブバッファメモリ、40
8〜411は夫々可変長復号化シフト回路、412〜415は夫々
可変長符号語解読回路である。送信部10と同様に各受信
サブバッファメモリはＡ面,B面の２面構成であり、ま
た、各サブバッファメモリ404〜407および受信メインバ
ッファメモリ401は32相展開で構成する。
メインバッファメモリ、402はユニークワード検出回
路、416はブロック長情報検出回路、403は切り換えスイ
ッチ回路、404〜407は夫々受信サブバッファメモリ、40
8〜411は夫々可変長復号化シフト回路、412〜415は夫々
可変長符号語解読回路である。送信部10と同様に各受信
サブバッファメモリはＡ面,B面の２面構成であり、ま
た、各サブバッファメモリ404〜407および受信メインバ
ッファメモリ401は32相展開で構成する。
次に受信部40の動作を述べる。受信データをまず伝送
路クロックに同期して受信メインバッファメモリ401に
書き込む。この受信メインバッフメァメモリからは標本
化クロックに同期してデータを読み出し、ユニークワー
ド検出回路402によりユニークワードUWを検出してグル
ープの先頭位置を確定させ、これを基準にして、まずブ
ロック長情報検出回路416で第１ブロックのブロック長
情報BL1を解説して第１ブロックに含まれる符号語デー
タの総ビット数を検出する。このビット数のデータを切
り換えスイッチ回路403を介して受信サブバッファメモ
リ404に書き込む。この受信バッファメモリ404へ第１ブ
ロックのデータの書き込みが終了したら、次のビット位
置からは第２ブロックのブロック長情報BL2が配置され
ているからこれをブロック長情報検出回路416で解読し
て、第２ブロックに含まれる符号語データの総ビット数
を検出する。
路クロックに同期して受信メインバッファメモリ401に
書き込む。この受信メインバッフメァメモリからは標本
化クロックに同期してデータを読み出し、ユニークワー
ド検出回路402によりユニークワードUWを検出してグル
ープの先頭位置を確定させ、これを基準にして、まずブ
ロック長情報検出回路416で第１ブロックのブロック長
情報BL1を解説して第１ブロックに含まれる符号語デー
タの総ビット数を検出する。このビット数のデータを切
り換えスイッチ回路403を介して受信サブバッファメモ
リ404に書き込む。この受信バッファメモリ404へ第１ブ
ロックのデータの書き込みが終了したら、次のビット位
置からは第２ブロックのブロック長情報BL2が配置され
ているからこれをブロック長情報検出回路416で解読し
て、第２ブロックに含まれる符号語データの総ビット数
を検出する。
このビット数のデータを切り換えスイッチ回路403を
介して受信サブバッファメモリ405に書き込む。以下同
様にして第３ブロックのデータを受信サブバッファメモ
リ406に、第４ブロックのデータを受信サブバッファメ
モリ407に書き込む。このように、グループ毎のユニー
クワードUWとブロック毎のブロック長情報BLiとを用い
ることにより可変長符号語を解読しなくてもブロックの
区切りを知ることができて、４つの受信サブバッファメ
モリ404〜407に受信データを振り分けることができる。
介して受信サブバッファメモリ405に書き込む。以下同
様にして第３ブロックのデータを受信サブバッファメモ
リ406に、第４ブロックのデータを受信サブバッファメ
モリ407に書き込む。このように、グループ毎のユニー
クワードUWとブロック毎のブロック長情報BLiとを用い
ることにより可変長符号語を解読しなくてもブロックの
区切りを知ることができて、４つの受信サブバッファメ
モリ404〜407に受信データを振り分けることができる。
各受信サブバッファメモリ404〜407は２面構成であ
り、１ブロック単位で交互に書き込みを行う。したがっ
て、受信サブバッファメモリからのデータの読み出しは
現在書き込みを行っていない他方の面から行う。４つの
各受信サブバッファメモリからは、次の可変長復号化シ
フト回路408〜411からの制御にもとづいて標本化クロッ
クに同期して一定ビット数（16ビット）ずつまとめてデ
ータを読み出す。
り、１ブロック単位で交互に書き込みを行う。したがっ
て、受信サブバッファメモリからのデータの読み出しは
現在書き込みを行っていない他方の面から行う。４つの
各受信サブバッファメモリからは、次の可変長復号化シ
フト回路408〜411からの制御にもとづいて標本化クロッ
クに同期して一定ビット数（16ビット）ずつまとめてデ
ータを読み出す。
この可変長復号化シフト回路408〜411では次の可変長
符号語解読回路412〜415から与えられる１サンプル前の
符号語の語長にもとづいてレジスタ上のビット位置をシ
フトさせ、可変長符号語の区切り毎にデータを取り出し
て可変長符号語解読回路412〜415に送る。この可変長符
号語解読回路412〜415においてはその可変長符号語に対
応する出力を得るとともに可変長符号語の語長を可変長
復号化シフト回路408〜411へそれぞれフィードバックす
る。
符号語解読回路412〜415から与えられる１サンプル前の
符号語の語長にもとづいてレジスタ上のビット位置をシ
フトさせ、可変長符号語の区切り毎にデータを取り出し
て可変長符号語解読回路412〜415に送る。この可変長符
号語解読回路412〜415においてはその可変長符号語に対
応する出力を得るとともに可変長符号語の語長を可変長
復号化シフト回路408〜411へそれぞれフィードバックす
る。
第５図は受信部40の動作を説明するためのタイムチャ
ートであり、記号Ｗは受信サブバッファメモリ404〜407
への書き込みおよび受信メインバッファメモリ401から
の読み出し、Ｒは受信サブバッファメモリ404〜407から
の読み出し、DECは可変長復号化（レジスタ上でのビッ
ト位置シフトおよび可変長符号語解読）の夫々の動作期
間を示す。
ートであり、記号Ｗは受信サブバッファメモリ404〜407
への書き込みおよび受信メインバッファメモリ401から
の読み出し、Ｒは受信サブバッファメモリ404〜407から
の読み出し、DECは可変長復号化（レジスタ上でのビッ
ト位置シフトおよび可変長符号語解読）の夫々の動作期
間を示す。
送信部10と同様に、受信サブバッファメモリ404〜407
からの読み出し、シフト、可変長符号語解読は（１）〜
（４）で４並列処理で行っているから１ブロック分のデ
ータに対して４ブロック時間をかけて処理を行うことが
できる。すなわち処理速度を1/4に低減できる。具体的
には、直列処理の場合には52M Hzクロックで動作させる
必要のあったものを13M Hzに下げることができる。
からの読み出し、シフト、可変長符号語解読は（１）〜
（４）で４並列処理で行っているから１ブロック分のデ
ータに対して４ブロック時間をかけて処理を行うことが
できる。すなわち処理速度を1/4に低減できる。具体的
には、直列処理の場合には52M Hzクロックで動作させる
必要のあったものを13M Hzに下げることができる。
一方、受信サブバッファメモリ401からの読み出しお
よび受信メインバッファメモリ404〜407への書き込みは
１ブロック時間内に１ブロック分のデータを処理しなけ
ればならないが、これは受信メインバッファメモリの構
成を多相展開の構成にすることにより動作速度を低減す
ることができる。本実施例の場合、送信部と同様にバッ
ファメモリを32相展開で構成しているから、読み出し、
書き込みの速度は18432/32＝576回路／ブロック（19.5M
Hz相当）に低減できる。
よび受信メインバッファメモリ404〜407への書き込みは
１ブロック時間内に１ブロック分のデータを処理しなけ
ればならないが、これは受信メインバッファメモリの構
成を多相展開の構成にすることにより動作速度を低減す
ることができる。本実施例の場合、送信部と同様にバッ
ファメモリを32相展開で構成しているから、読み出し、
書き込みの速度は18432/32＝576回路／ブロック（19.5M
Hz相当）に低減できる。
（実施例 ２） 本発明の第２の実施例では、送受信符号系列の構成が
第２図と異なるほかは第１の実施例の第１図，第２図，
第３図，第４図，第５図と同様である。第６図は本発明
の第２の実施例における送受信符号化データの多重化構
成を示す図であって、601はユニークワード（UW）、60
2,603,604,605は夫々第１ブロックから第４ブロックま
での各ブロックの可変長符号化データの総ビット数を表
わすブロック長情報（BLi,i＝1,2,3,4）、606,607,608,
609は夫々第１ブロックから第４ブロックまでの各ブロ
ックの可変長符号化データである。第１の実施例と異な
る点は、ブロック長情報BLiがグループの先頭位置（ユ
ニークワードの直後）にまとめて配置されていることで
ある。
第２図と異なるほかは第１の実施例の第１図，第２図，
第３図，第４図，第５図と同様である。第６図は本発明
の第２の実施例における送受信符号化データの多重化構
成を示す図であって、601はユニークワード（UW）、60
2,603,604,605は夫々第１ブロックから第４ブロックま
での各ブロックの可変長符号化データの総ビット数を表
わすブロック長情報（BLi,i＝1,2,3,4）、606,607,608,
609は夫々第１ブロックから第４ブロックまでの各ブロ
ックの可変長符号化データである。第１の実施例と異な
る点は、ブロック長情報BLiがグループの先頭位置（ユ
ニークワードの直後）にまとめて配置されていることで
ある。
送信部では４つの送信サブバッファメモリ109〜112か
ら読み出した符号化データを第６図のようにユニークワ
ードUWとブロック長情報BLiとともに多重化して送信メ
インバッファメモリ116を介して伝送路へ送出する。
ら読み出した符号化データを第６図のようにユニークワ
ードUWとブロック長情報BLiとともに多重化して送信メ
インバッファメモリ116を介して伝送路へ送出する。
受信部では、受信メインバッファメモリ401から読み
出した受信データに対してユニークワードUWの検出によ
りグループの先頭を確定した後、ユニークワードの直後
に続く４つのブロック長情報BLiをブロック長情報検出
回路416で解読する所により各ブロックの符号化データ
のビット数を検出する。これに基づき切り換えスイッチ
回路403を制御してデータを１ブロック分ずつ４つの受
信サブバッファメモリ412〜415に順次振り分けて書き込
む。以降の動作は第１の実施例と全く同様である。
出した受信データに対してユニークワードUWの検出によ
りグループの先頭を確定した後、ユニークワードの直後
に続く４つのブロック長情報BLiをブロック長情報検出
回路416で解読する所により各ブロックの符号化データ
のビット数を検出する。これに基づき切り換えスイッチ
回路403を制御してデータを１ブロック分ずつ４つの受
信サブバッファメモリ412〜415に順次振り分けて書き込
む。以降の動作は第１の実施例と全く同様である。
（発明の効果） 以上説明したように、本発明方式によれば、可変長符
号化、復号化を並列処理で行うことが可能となるため、
HDTVのように高速の処理を必要とする場合でも処理速度
を低減させることができて、装置を実現する上できわめ
て有効である。
号化、復号化を並列処理で行うことが可能となるため、
HDTVのように高速の処理を必要とする場合でも処理速度
を低減させることができて、装置を実現する上できわめ
て有効である。
なお、本実施例の説明では送信部、受信部ともに並列
処理を行っているが、すでに述べたように処理速度の点
で最も厳しいのは受信部のフィードバックループを含む
可変長復号化部である。従って受信部のみ並列処理を行
う構成もありうる。
処理を行っているが、すでに述べたように処理速度の点
で最も厳しいのは受信部のフィードバックループを含む
可変長復号化部である。従って受信部のみ並列処理を行
う構成もありうる。
第１図は本発明の第１の実施例における送信部のブロッ
ク構成図、第２図は第１図の実施例における送受信符号
化データの多重化構成を示す図、第３図は送信側の動作
を説明するためのタイムチャート、第４図は本発明の第
１の実施例における受信部のブロック構成図、第５図は
受信側の動作を説明するためのタイムチャート、第６図
は本発明の第２の実施例における送受信符号化データの
多重化構成を示す図、第７図は従来の可変長符号化復号
化方式の一般的な構成図である。 101〜104……可変長符号語発生回路、 105〜108……可変長符号化シフト回路、 109〜112……送信サブバッファメモリ、 113,403……切り換えスイッチ回路、 114……ユニークワード挿入回路 115……送信メインバッファメモリ、 201,601……ユニークワード、 202〜205,602〜605……ブロック長情報、 206〜209,606〜609……可変長符号化データ,401……受
信メインバッファメモリ、 402……ユニークワード検出回路、 404〜407……受信サブバッファメモリ、 408〜411……可変長復号化シフト回路、 412〜415……可変長符号語解読回路、 416……ブロック長情報検出回路。
ク構成図、第２図は第１図の実施例における送受信符号
化データの多重化構成を示す図、第３図は送信側の動作
を説明するためのタイムチャート、第４図は本発明の第
１の実施例における受信部のブロック構成図、第５図は
受信側の動作を説明するためのタイムチャート、第６図
は本発明の第２の実施例における送受信符号化データの
多重化構成を示す図、第７図は従来の可変長符号化復号
化方式の一般的な構成図である。 101〜104……可変長符号語発生回路、 105〜108……可変長符号化シフト回路、 109〜112……送信サブバッファメモリ、 113,403……切り換えスイッチ回路、 114……ユニークワード挿入回路 115……送信メインバッファメモリ、 201,601……ユニークワード、 202〜205,602〜605……ブロック長情報、 206〜209,606〜609……可変長符号化データ,401……受
信メインバッファメモリ、 402……ユニークワード検出回路、 404〜407……受信サブバッファメモリ、 408〜411……可変長復号化シフト回路、 412〜415……可変長符号語解読回路、 416……ブロック長情報検出回路。
フロントページの続き (72)発明者 八島 由幸 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 代田 典久 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭60−140979（ＪＰ，Ａ) 特開 平１−209819（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 7/40
Claims (3)
- 【請求項１】送出する可変長符号語を一定数ずつまとめ
て１ブロックを構成し、さらにｎ個のブロックをまとめ
て１グループを構成し、使用される可変長符号ワードの
いかなる組合せからもそれと同じ符号パタンが生じない
ような１つのユニークワードを各グループの先頭に挿入
し、各ブロックに含まれる符号語データの総ビット数を
示すブロック長情報をｎ個の各ブロックの先頭に夫々挿
入して送出することを特徴とする可変長符号化方法。 - 【請求項２】受信バッファメモリとして１つのメインバ
ッファメモリとｎ個のサブバッファメモリとを有し、伝
送路クロックに同期してメインバッファメモリに書き込
んだ受信データを標本化クロックに同期して読み出し、
前記ユニークワードによりグループの区切りを検出し
て、それを基準にして前記ブロック長情報を解読してｎ
個の各ブロックの区切りを夫々検出してｎ個のサブバッ
ファメモリにそれぞれ１ブロック分ずつのデータを順次
振り分けて書き込み、つぎにこれらｎ個のサブバッファ
メモリから夫々データを並列に読み出して対応するｎ個
の可変長復号化回路により並列に復号化処理を行なうこ
とを特徴とする可変長復号化方法。 - 【請求項３】使用される可変長符号ワードのいかなる組
合せからもそれと同じ符号パターンが生じないような１
つのユニークワードの次に、ｎ個のブロック長情報をグ
ループ毎にグループの先頭部分にまとめ配置することを
特徴とする請求項１記載の可変長符号化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310766A JP2837714B2 (ja) | 1989-12-01 | 1989-12-01 | 可変長符号化復号化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310766A JP2837714B2 (ja) | 1989-12-01 | 1989-12-01 | 可変長符号化復号化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173224A JPH03173224A (ja) | 1991-07-26 |
| JP2837714B2 true JP2837714B2 (ja) | 1998-12-16 |
Family
ID=18009219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310766A Expired - Lifetime JP2837714B2 (ja) | 1989-12-01 | 1989-12-01 | 可変長符号化復号化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2837714B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4405659C1 (de) * | 1994-02-22 | 1995-04-06 | Fraunhofer Ges Forschung | Verfahren zum kaskadierten Codieren und Decodieren von Audiodaten |
-
1989
- 1989-12-01 JP JP1310766A patent/JP2837714B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173224A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4281344A (en) | Video interframe transform coding technique | |
| JPH0710058B2 (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
| US5956102A (en) | Methods and apparatus for the efficient implementation of signal synchronization and cyclic redundancy checks in communication systems | |
| US4310860A (en) | Method and apparatus for recording data on and reading data from magnetic storages | |
| EP1038377B1 (en) | High-speed serial data communication system | |
| JPH0775323B2 (ja) | 信号発生方法および装置 | |
| US3804975A (en) | Video signal data signal compression system | |
| JPH0715484A (ja) | データ通信方法および装置 | |
| US4352129A (en) | Digital recording apparatus | |
| JP2837714B2 (ja) | 可変長符号化復号化方式 | |
| JP3238571B2 (ja) | 可変長復号化装置 | |
| KR20010011874A (ko) | 메모리 주소 발생 장치 및 그를 이용한 무선 단말기 | |
| JPH07106983A (ja) | 符号生成方法 | |
| US6476738B1 (en) | Block interleave circuit | |
| JPH033440B2 (ja) | ||
| JPH01209819A (ja) | 可変長符号化復号化方式 | |
| JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
| US7020154B2 (en) | Information processing system | |
| JPH03297236A (ja) | データ伝送方式 | |
| US5604496A (en) | Data processing device using data correlation | |
| KR100201326B1 (ko) | 디지탈 통신용 선로 디코더 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| KR0184405B1 (ko) | 가변길이 부호화 방법 및 장치 | |
| KR0125126B1 (ko) | 고속 가변길이부호 복호화 장치 | |
| EP0629050A2 (en) | High-throughput variable length decoder and apparatus comprising such decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |