JPH033440B2

JPH033440B2 -

Info

Publication number: JPH033440B2
Application number: JP25070383A
Authority: JP
Inventors: Satoru Ishihara; Hideki Uesugi; Nobukyo Sakai
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1983-12-27
Filing date: 1983-12-27
Publication date: 1991-01-18
Also published as: JPS60140979A

Description

【発明の詳細な説明】

産業上の利用分野本発明は、画信号のMH符号化および復号化に
おいて、複数の符号化回路および復号化回路を設
け、並列処理を行い得る如くした符号化および復
号化装置に関する。従来例の構成とその問題点画信号の蓄積には大容量の記憶媒体が必要であ
り、従来、何らかの符号化方式により画信号を圧
縮して符号データとして蓄積が行われている。こ
のため蓄積媒体としては、半導体メモリ、磁気デ
イスク、光デイスク等が用いられており、蓄積媒
体との符号データとの転送はフアクシミリ通信
（9.6Kビツト／秒程度）等に比して高速で行われ
る。このため、画信号から符号データへの符号化
および符号データから画信号への復号化の処理の
高速化が必要となる。画信号の符号化方式としては、CCITT（国際電
信電話諮問委員会）により勧告されているMH
（モデイフアイド・ホフマン）符号化方式が代表
的である。ここで、上記MH符号化方式とは、画信号の変
化点を検出し、そのラン・レンズスおよびランの
黒、白の別に対応するMH符号を用いる方式であ
り、上記MH符号は第１表に示すように０から63
までのラン・レングスに対応するターミネーテイ
ング符号と、第２表に示す64から2560までの64ラ
ン毎のラン・レングスに対応するメークアツプ符
号とがある。また、ライン同期符号（EOL：
000000000001）がMH符号列の１走査毎に挿入さ
れる。

【表】

【表】従来の画信号符号化および復号化装置におい
て、前記記憶媒体２１と前記MH符号と符号化お
よび復号化する符号化回路２２、復号化回路２３
とは、一般に第１図に示すようにパラレル・バス
２４に接続されており、MH符号データがパラレ
ル・バスを通り符号化回路から記憶媒体へ、また
記憶媒体から復号化回路へ転送される。このようにMH符号データをパラレル・バスを
通して転送するようにした構成において、符号化
および復号化処理の高速化のために、複数の符号
化回路および復号化回路をパラレル・バスに接続
して１走査毎に並列処理を行おうとすると、第２
図に示すMH符号データ列のようにパラレル・バ
スのデータ幅単位とMH符号データ列上の１走査
の区切りとが一致しないため、パラレル・バス上
で各符号化回路から出力する１走査毎のMH符号
データの合成および各復号化回路へ入力する１走
査毎のMH符号データの分解ができないという問
題点が生じる。これは、前記MH符号が可変長であるため、１
走査分の符号データ長がパラレル・バスのデータ
幅の整数倍にならないことによる。発明の目的本発明は、上記の問題点を解消するためになさ
れたもので、複数のMH符号化回路およびMH復
号化回路を、パラレル・バス上で１走査毎に並列
に動作させることのできる画信号符号化および復
号化の並列処理装置を提供することを目的とす
る。発明の構成本発明は、MH符号データ列上において前記ラ
イン同期符号も含めて連続するＯ符号は14ビツト
以下であることをに着目し、例えば一般的なパラ
レル・バスのデータ幅の８ビツト、16ビツトで
は、MH符号データ列上でバス・データが全て０
となることは、８ビツト・バスの場合、連続して
は存在せず、16ビツト・バスの場合存在しないこ
とから、MH符号データ列の１走査の区切り（ラ
イン同期符号の前）に連続する０符号を８ビツ
ト・バスの場合12ビツト、16ビツト・バスの場合
20ビツト付加すると、バス・データが全て０とな
る条件が８ビツト・バスの場合連続して２回、16
ビツト・バスでは１回出現するので、この条件を
検出することによつてパラレル・バス上で１走査
毎のMH符号データの区切りとし、上述の目的を
達成せんとするものである。すなわち、本発明の画信号符号化および復号化
の並列処理装置は、原画を走査して得られる画信
号を入力端子より入力して１走査毎に順次サイク
リツクにMH符号化回路に分配する画信号分配回
路と、ライン・メモリとMH符号化処理回路と符
号データ・バツフアとから構成され、前記分配さ
れた画信号をMH符号データに変換する複数の
MH符号化回路と、各MH符号化回路の符号デー
タをバス・データ０検出回路の検出信号により１
走査毎に順次サイクリツクに選択してパラレル・
バスに出力する符号データ選択回路と、MH符号
データを転送するパラレル・バスと、バス・デー
タの全て０を検出するバス・データ０検出回路
と、パラレル・バスにより転送されたMH符号デ
ータを蓄積する記憶媒体と、記憶媒体から転送さ
れるパラレル・バス上のMH符号符号データをバ
ス・データ０検出回路の検出信号により１走査毎
に順次サイクリツクに分配する符号データ分配回
路と、ライン・メモリとMH復号化処理回路と符
号データ・バツフアとから構成され、前記分配さ
れたMH符号データを画信号に復号する複数の
MH復号化回路と、各MH復号化回路からの画信
号を１走査毎に順次サイクリツクに選択して出力
端子より出力する画信号選択回路とを備えてなる
ものである。そして、本発明装置による画信号符号化および
復号化の並列処理の動作は、前記MH符号化回路
において生成する符号データの１走査毎の区切り
にパラレル・バスのデータ幅に対応した任意の長
さの０符号を付加する過程と、前記パラレル・バ
スのデータの全て０の判定により符号データ列上
の１走査の区切りを検出する過程と、符号データ
列上の１走査の区切り毎に前記複数のMH符号化
回路もしくはMH復号化回路のうち１つをパラレ
ル・バスへ順次サイクリツクに接続する過程と、
前記複数のMH符号化回路もしくはMH復号化回
路のうち１つと画信号を１走査毎に順次サイクリ
ツクに接続する過程とからなる。実施例の説明第３図および第４図は、本発明の１実施例によ
る画信号の符号化処理装置および復号化処理装置
を示すものである。図中１は画信号を入力する入
力端子、２は入力画信号を１走査毎に順次サイク
リツクに分配する画信号分配回路である。３は画
信号分配回路２により分配された画信号をMH符
号データに変換するMH符号化回路で、ライン・
メモリ３ａとMH符号化処理回路３ｂと符号デー
タ・バツフア３ｃとから構成される。４，５も上
記３と同一のMH符号化回路で、複数のMH符号
化回路３，４，５が並列に配置される。６は各
MH符号化回路の符号データを１走査毎に順次サ
イクリツクに選択して出力する符号データ選択回
路であり、７はバス・データの全て０を検出して
検出信号S₁を発信するバス・データ０検出回路、
８はMH符号データを転送するパラレル・バス、
９はパラレル・バス８により転送されたMH符号
データを蓄積する記憶媒体である。１０はパラレ
ル・バス８上のMH符号データを１走査毎に順次
サイクリツクに分配する符号データ分配回路であ
る。１１は符号データ分配回路により分配された
MH符号データを画信号に復号するMH復号化回
路で、ライン・メモリ１１ａとMH復号化処理回
路１１ｂと符号データ・バツフア１１ｃとから構
成される。１２，１３も上記１１と同一のMH復
号化回路で、複数のMH復号化回路１１，１２，
１３が並列に配置される。１４は各MH復号化回
路からの画信号を１走査毎に順次選択して出力す
る画信号選択回路、１５は画信号を出力する出力
端子である。次に、本装置における画信号符号化および復号
化の並列処理の動作について説明する。なお説明
の便宜上、パラレル・バスのデータ幅は16ビツ
ト、MH符号化回路およびMH復号化回路はそれ
ぞれ３回路とする。まず、符号化動作について第３図に従つて説明
する。原画を走査して得られた画信号は、入力端
子１を通して画信号分配回路２へ入力される。回
路２は画信号の計数機能を有し、画信号を一定長
の１走査毎に分割してMH符号化回路３，４，５
に対して順次サイクリツクに出力する。回路３に
入力された１走査分の画信号はライン・メモリ３
ａに入り、前記MH符号化方式に従つて符号化処
理を行うMH符号化処理３ｂによりパラレルな
MH符号データに変換され、符号データ・バツフ
ア３ｃに入力される。なお、MH符号化処理回路
３ｂは１走査の符号データ出力後、パラレル・バ
スのデータ幅16ビツトに対応した０符号列２０ビ
ツトを出力する機能を有する。回路４，５におい
ても、入力された画信号に対して上記と同様な動
作が行われる。回路３，４，５のパラレルな符号
データ出力は符号データ選択回路６に入力され
る。回路６は、バス・データ０検出回路７の検出
信号S₁がオンする毎に、回路３，４，５の符号デ
ータ出力を順次サイクリツクに選択してパラレ
ル・バス８に出力する。パラレル・バス８上に出
力された符号データは、回路７に入力されるとと
もに記憶媒体９に転送され蓄積される。バス・デ
ータ０検出回路７は、パラレル・バス８上のバ
ス・データの全て０を検出する機能を有してお
り、前記したようにMH符号データ列上では０符
号の連続は14ビツト以下であるから、回路７の検
出信号S₁がオンするのは１走査の符号データの後
に付加された０符号がパラレル・バス８上に出力
された時のみである。従つて、記憶媒体９上には
入力画信号の走査順に対応して符号データが蓄積
される。次に、復号化動作について第４図に従つて説明
する。前記符号化動作において説明したとおり、
記憶媒体９には符号データが走査順に、パラレ
ル・バス８を全て０とする連続した０符号で区切
られて蓄積されている。記憶媒体９からパラレ
ル・バス８上を転送された符号データは、バス・
データ０検出回路７に入力されるとともに符号デ
ータ分配回路１０に入力される。回路１０は回路
７の検出信号S₁がオンする毎に、すなわち１走査
毎に符号データをMH復号化回路１１，１２，１
３に対して順次サイクリツクに出力する。回路１
１に入力した符号データは、符号データ・バツフ
ア１１ｃを経て、MH符号化方式に従つて復号化
処理を行うMH復号化処理回路１１ｂにより復号
され、画信号としてライン・メモリ１１ａに入力
される。なお、MH復号化処理回路１１ｂでは
MH符号データの後の連結する０符号はフイル
（FILL）・ビツトとして無視し、次のライン同期
符号から次の走査分の復号化処理を再開する。回
路１２，１３においても、入力された符号データ
に対して同様な動作が行われる。回路１１，１
２，１３の画信号出力は、画信号選択回路１４に
入力される。回路１４は画信号の計数機能を有
し、一定長の１走査毎に回路１１，１２，１３の
画信号出力を順次サイクリツクに選択して画信号
出力端子１５へ出力する。従つて、端子１５から
の画信号は、記憶媒体９上の１走査毎の符号デー
タの順に出力される。上記説明の理解を助けるため、第５図に符号化
動作における画信号、各MH符号化回路の動作、
パラレル・バス８上の符号データおよび信号S₁の
タイミング図を示し、第６図に復号化動作におけ
るパラレル・バス８上の符号データ、信号S₁各
MH復号化回路の動作および画信号のタイミング
図を示す。発明の効果本発明は上記の如く構成されたものであり、複
数のMH符号化回路およびMH復号化回路を画信
号の１走査毎に並列に動作させることができるの
で、連続した画信号において符号化および復号化
の処理を高速化し得る効果があり、画信号の蓄積
装置へ有効に応用することができる。

【図面の簡単な説明】

第１図は従来のMH符号化回路およびMH復号
化回路と記憶媒体との接続状態を示すブロツク
図、第２図はMH符号データとパラレル・バスの
データ幅との関係を説明する図、第３図は本発明
の一実施例による符号化装置のブロツク図、第４
図は本発明の一実施例による復号化装置のブロツ
ク図、第５図は符号化動作のタイミング図、第６
図は復号化動作のタイミング図である。１……画信号入力端子、２……画信号分配回
路、３，４，５……MH符号化回路、６……符号
データ選択回路、７……バス・データ０検出回
路、８……パラレル・バス、９……記憶媒体、１
０……符号データ分配回路、１４……画信号選択
回路、１５……画信号出力端子。

Claims

【特許請求の範囲】

１原画を走査して得られる画信号を入力端子よ
り入力して１走査毎に順次サイクリツクにモデイ
フアイド・ホフマン（以下MHと記す）符号化回
路に分配する画信号分配回路と、前記分配された
画信号をMH符号データに変換する複数のMH符
号化回路と、各MH符号化回路の符号データをバ
ス・データ０検出回路の検出信号により１走査毎
に順次サイクリツクに選択してパラレル・バスに
出力する符号データ選択回路と、MH符号データ
を転送するパラレル・バスと、バス・データの全
て０を検出するバス・データ０検出回路と、パラ
レル・バスにより転送されたMH符号データを蓄
積する記憶媒体と、記憶媒体から転送されるパラ
レル・バス上のMH符号データをバス・データ０
検出回路の検出信号により１走査毎に順次サイク
リツクに分配する符号データ分配回路と、ライ
ン・メモリMH復号化処理回路と符号データ・バ
ツフアとから構成され、前記分配されたMH符号
データを画信号に復号する複数のMH復号化回路
と、各MH復号化回路からの画信号を１走査毎に
順次サイクリツクに選択して出力端子より出力す
る画信号選択回路とを備えてなる画信号符号化お
よび復号化の並列処理装置。