JPH01209819A - 可変長符号化復号化方式 - Google Patents

可変長符号化復号化方式

Info

Publication number
JPH01209819A
JPH01209819A JP63034051A JP3405188A JPH01209819A JP H01209819 A JPH01209819 A JP H01209819A JP 63034051 A JP63034051 A JP 63034051A JP 3405188 A JP3405188 A JP 3405188A JP H01209819 A JPH01209819 A JP H01209819A
Authority
JP
Japan
Prior art keywords
variable length
data
sub
decoding
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63034051A
Other languages
English (en)
Inventor
Katsutoshi Sawada
克敏 沢田
Yutaka Suzuki
豊 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63034051A priority Critical patent/JPH01209819A/ja
Publication of JPH01209819A publication Critical patent/JPH01209819A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は高速処理を必要となる信号の可変長符号化復号
化方式に関するものである。
(従来の技術) 本発明の取扱う可変長符号化とは、発生頻度の高い事象
に対しては短い符号語を、発生頻度の低い事象に対して
は長い符号語を割り当てることにより平均符号語長を固
定長符号の場合よりも短くして符号化効率を向上させる
ものであり1画像信号の高能率符号化における一つの有
効な手段として広く用いられている。
第6図は従来の可変長符号化復号化方式の一般的なシス
テム構成図であり、送信部60の601は可変長符号発
生回路、602は符号化シフト回路、603は送信バッ
ファメモリ、受信部61の604は受信バッファメモリ
、605は復号化シフト回路、606は可変長符号解読
回路である。
送信部60の動作は以下の通りである。可変長符号発生
回路601においては、それへの人力レベルに対応して
可変長符号を発生させ、符号化シフト回路602におい
ては発生符号長に対応してレジスタ上のビット位置に可
変長符号データを次々とシフトさせて設定し、データが
一定ビット数に達する毎に送信バッファメモリ603に
標本化クロックに同期して書き込み、次に伝送路クロッ
クに同期して読み出し、伝送路へ送出する。
また、受信部61の動作は以下の通りである。受信バッ
ファメモリ604では伝送路より受信したデータを伝送
路クロックに同期して書き込み、次の復号化シフト回路
605からの制御にもとづいて標本化クロックに同期し
て一定ビット数ずつまとめてデータを読み出す、復号化
シフト回路では次の可変長符号解読回路606から与え
られる1サンプル前の符号語の符号長にもとづいてレジ
スタのビット位置を次々とシフトさせ、可変長符号語の
区切り毎にデータを取り出して可変長符号解読回路60
6に送る。この可変長符号解読回路においてはそのi+
J変長符号に対応するレベルを表す固定長符号に変換す
るとともに可変長符号の符号長を復号化シフト回路60
5へフィードバックする。
以上に述べた従来のシステム構成と動作において、of
変長符号発生回路601.送信バッファメモリ603.
および受信バッファメモリ604については並列処理が
可能であり、それにより処理速度を低減することができ
る。しかし、符号化シフト回路602、復号化シフト回
路605についてはそのシステムの構成上、長さの不確
定なnf変長符号語を時間順に連続的に並べる処理を必
要とするために、またμI変長符号解続回路606につ
いては前の符号語の解読が終了して符号区切りを、検出
した後でなければ次の符号語の解読を行うことが出来な
いために、いずれも直列処理を行わざるをえず、並列処
理による処理速度の低減は困難である。上記のうちでも
特に復号化シフト回路605と可変長符号解読回路60
6の部分はフィードバックループを構成しているため、
直列処理の場合には処理速度の上での制約が最も大きい
という問題点があった。
たとえば、HDTV C高精細テレビジョン)信号のよ
うな広帯域の信号を対象として可変長符号化復号化を行
う場合には、その標本化周波数は数十MHz以上という
高い値となるためTTL素子を用いた直列処理は速度の
点から不可能である。このためたとえばECLのような
高速の素子を用いざるを得ないが、ECLは’l’ T
 Lに比べて雑音耐力等の点から動作安定性で劣ってい
ること1品種数が少ないため設計上の制約が多いこと等
の問題がある。また、標本化周波数がさらに高くなった
場合、にはECLを用いても直列処理では処理速度が不
足するという問題が生じる。
(発明のU的) 本発明の目的は従来技術の持つ上述のような問題点を解
決して、動作速度の低減が可能な並列処理構成の可変長
符号化復号化方式を提供することにある。
(発明の構成) (発明の特徴と従来技術との差異) 本発明の最も主要な特徴は、送信部では一定数の可変長
符号語からなるブロックの区切り毎に符号列の中にユニ
ークワードを挿入して送出し、受信部では、受信バッフ
ァメモリとして1つのメインバッファメモリとn個(n
は2以上)のサブバッファメモリを有し、このメインバ
ッファメモリから読み出したデータをユニークワードの
検出時点を区切りとしてブロック単位でn個のサブバッ
ファメモリに順次振り分けて書き込み、次にこれらn個
のサブバッファメモリからnブロック分のデータを同時
に並列に読み出し、それぞれのサブバッファメモリに対
応するn個の可変長復号化回路により並列に復号化処理
を行うことにある。従来の技術とは、複数のサブバッフ
ァメモリを用いて並列処理を可能とした点が異なってい
る。
(実施例) 本発明の実施例として、例えばHDTV信号の可変長符
号化の場合について説明する。以下においては標本化周
波数は52MHz (テレビ信号1ライン当たりのサン
プル数=1536サンプル)、可変長符号の最大語長(
最長ビット数)は12ビツトとする、またlブロックは
1ライン分の可変長符号化(1536ワード)で構成す
るものとする。
第1図は本発明の一実施例における送信部10のブロッ
ク図であって、101〜104はそれぞれ可変長符号語
発生回路、105〜108はそれぞれ可変長符号化シフ
ト回路、109〜112はそれぞれ送信サブバッファメ
モリ、113は切り換えスイッチ回路、114はユニー
クワード挿入回路、115は送信メインバッファメモリ
である。各サブバッファメモリ109〜112はA面、
B面の2面を有し、また、各サブバッファメモリおよび
メインバッファメモリ115は32相展開で構成する。
次に送信部10の動作を述べると可変長符号化される入
力データは4ライン並列で可変長符号語発生回路101
〜104に加えられる。そこで対応する可変長符号を発
生させ、つぎの可変長符号化シフト回路105〜108
において発生符号長に対応してレジスタのビット位置に
符号語データを次々とシフトさせて設定し、このデータ
が一定ビット数に達する毎に標本化クロックに同期して
送信サブバッファメモリ109〜112にデータを書き
込む、この送信サブバッファメモリは既述のとおり、A
面、B面の2面構成であり、1つの面へlブロック分の
データの書き込みが終了したら1次のlブロック分のデ
ータは他へ書き込む、すなわちブロック単位で交互に書
き込む。
したがって、送信サブバッファメモリ109〜112か
らのデータの読み出しは現在書き込みを行っていない他
方の面から行う、4つの送信サブバッファメモリから標
本化クロックに同期して切換スイッチ回路113により
順次1ブロック分ずつデータ ・を読み出し、各ブロッ
クの区切りにはユニークワード挿入回路114によりユ
ニークワード(それと同じ符号パタンが可変長符号のい
かなる組合わせからも生じないような符号)を挿入し、
メインバッファメモリに書き込む。
最後に送信メインバッファメモリ115からは伝送路ク
ロックに同期して読み出し、伝送路へ送出する。
第2図は伝送路へ送出される送受信符号列を示す図であ
って、201はユニークワード(UW)、202はlブ
ロック分の一定数(1536ワード)の可変長符号語(
V L C)である、このようにブロックの区切り毎に
ユニークワードを挿入された符号列が伝送される。
第3図は上述した送信部10のバッファメモリの動作を
説明するためのタイムチャートであり、記号Wはサブバ
ッファメモリ109〜112への書き込み。
kはサブバッファメモリからの読み出しおよびメインバ
ッファメモリ115への書き込み、CODは可変長復号
化(可変長符号発生およびシフト)のそれぞれの動作期
間を示す。
第3図かられかるように可変長符号の発生、シフト、サ
ブバッファメモリへの書き込みは4並列処理で(1)〜
(4)で行っているからlブロック分のデータに対して
4ブロック時間をかけて処理を行うことが出来る。すな
わち処理速度を1/4に低減出来る。具体的には、直列
処理の場合には52M七クロりク動作させる必要のあっ
たものを13MHzに下げることが出来る。
一方、サブバッファメモリからの読み出しおよびメイン
バッファメモリへの書き込みはlブロック時間内にlブ
ロック分のデータを処理しなければならないが、これは
メモリの構成を多相展開の構成にすることにより動作速
度を低減することが出来る0本実施例の場合、lブロッ
ク分の発生データが最大となるケースはそのブロックの
可変長符号が全て12ビツトの最長符号となったときで
、このとき、 1536X12=18432ビツト/ブ
ロツクとなる。ところでバッファメモリを32相展開で
構成しているから、読み出し、書き込みの速度は184
32/32=576回/ブロック(19,5M七に相当
)に低減できる。
第4図は受信部40のブロック図であって、401は受
信メインバッファメモリ、402はユニークワード検出
回路、403は切り換えスイッチ回路、404〜407
はそれぞれ受信サブバッファメモリ、408〜411は
それぞれ可変長復号化シフト回路、412〜415はそ
れぞれ可変長符号解読回路である。送信部10と同様に
各サブバッファメモリはA面、B面の2面構成であり、
また、各受信サブバッファメモリ404〜407および
受信メインバッファメモリ401は32相展開で構成す
る。
次に受信部40の動作を述べると、受信データはまず伝
送路クロックに同期して受信メインバッファメモリ40
1に書き込む、つぎに、11本化クロックに同期してメ
インバッファメモリから読み出すとともに、ユニークワ
ード検出回路402によりユニークワードを検出し、こ
のユニークワードの検出時点を区切りとして4個のサブ
バッファメモリにそれぞれ1ブロック分ずつのデータを
切り換えスイッチ回路403により順次振り分けて書き
込む。
このようにユニークワードを用いることにより可変長符
号を解読しなくても一定数(1536ワード)の可変長
符号毎に4個の受信サブバッファメモリ404〜407
にデータを振り分けることが出来る。各サブバッファメ
モリは2面構成であり、1ブロック単位で交互に書き込
みを行う。
したがって、受信サブバッファメモリからのデータの読
み出しは現在書き込みを行っていない他方の面から行う
。4つの各サブバッファメモリからは、次の可変長復号
化シフト回路408〜411からの制御にもとづいて標
本化クロックに同期して一定ビット数(16ビツト)ず
つまとめてデータを読み出す、この可変長復号化シフト
回路では次の可変長符号解読回路412〜415から与
えられる1サンプル前の符号語の符号長にもとづいてレ
ジスタのビット位置を次々とシフトさせ、可変長符号の
区切り毎にデータを取り出して可変長符号解読回路に送
る。この可変長符号解読回路412〜415においては
その可変長符号語に対応するレベルを出力するとともに
可変長符号語の符号長を復号化シフト回路408〜41
1へそれぞれフィードバックする。
第5図は受信部40のバッファメモリの動作を説明する
ためのタイムチャートであり、記号Wは受信サブバッフ
ァメモリ404〜407への書き込みおよび受信メイン
バッファメモリ401からの読み出し、lくはサブバッ
ファメモリからの読み出し、DECは可変長復号化(シ
フトおよび可変長符号解読)のそれぞれの動作期間を示
す。
送信部lOと同様に、受信サブバッファメモリ404〜
407からの読み出し、シフト、可変長符号解読は4並
列処理(1)〜(4)で行っているから1ブロック分の
データに対しても4ブロック時間をかけて処理を行うこ
とが出来る。すなわち処理速度を174に低減出来る。
具体的には、直列処理の場合には52MHzクロックで
動作させる必要のあったものを13MHzに下げること
が出来る。
一方、受信メインバッファメモリ401からの読み出し
および受信サブバッファメモリ404〜407への書き
込みは1ブロック時間内に1ブロック分のデータを処理
しなければならないが、これはメインメモリの構成を多
相展開の構成にすることにより動作速度を低減すること
が出来る0本実施例の場合、送信部と同様にバッファメ
モリを32相展開で構成しているから、読み出し、書き
込みの速度は18432/32=576回路/ブロック
(19,5M七に相当)に低減できる。
(発明の効果) 以上説明したように、本発明方式によれば、可変長符号
化、復号化を並列処理で行うことが可能となるため、H
D ’r Vのように高速の処理を必要とする場合でも
処理速度を低減させることができて、装置を実現する上
できわめて有効である。
なお、本実施例の説明では送信部、受信部ともに並列処
理を行っているが、すでに述べたように処理速度の点で
最も厳しいのは受信部のフィードバックループを含む可
変長復号化部である。従って、受信部のみ並列処理を行
う構成もありうる。
【図面の簡単な説明】
第1図はは本発明の一実施例における送信部のブロック
構成図、第2図は送受信符号列を示す図。 第3図は送信側のバッファメモリの動作を説明ためのタ
イムチャート、第4図は本発明の一実施例における受信
部のブロック構成図、第5図は受信側のバッファメモリ
の動作を説明するためのタイムチャート、第6図は従来
の可変長符号化復号化方式の一般的な構成図である。 101〜104・・・可変長符号語発生回路、105〜
108・・・可変長符号化シフト回路、109〜112
・・・送信サブバッファメモリ、113゜403・・・
切り換えスイッチ回路、114・・・ユニークワード挿
入回路、115・・・送信メインバッファメモリ、40
1・・・受信メインバッファメモリ、402・・・ユニ
ークワード検出回路、404〜407・・・受信サブバ
ッファメモリ、408〜411・・・可変長復号化シフ
ト回路、412〜415・・・可変長符号解読回路。 特許出願人 日本電信電話株式会社 第2図 uw  ユニークワード (ヒ’、) & It−良)
VLC:  11077分(+536ワード)の 町聚
黍符ミ^                     
              ト、  さ:     
〜     の     ?       訃 さに 
) く  の  (0)(0(の  く

Claims (1)

    【特許請求の範囲】
  1. 送信部においては、使用される可変長符号語のいかなる
    組合わせからもそれと同じ符号パタンが生じないような
    ユニークワードを、一定数の可変長符号語からなるブロ
    ックの区切り毎に符号列の中に挿入して送出し、受信部
    においては、受信バッファメモリとして1つのメインバ
    ッファメモリとn個(nは2以上)のサブバッファメモ
    リを有し、伝送路クロックに同期してメインバッファメ
    モリに書き込んだ受信データを標本化クロックに同期し
    て読み出すと共に該ユニークワードを検出し、このユニ
    ークワードの検出時点を区切りとしてn個のサブバッフ
    ァメモリにそれぞれ1ブロック分ずつのデータを順次振
    り分けて書き込み、これらn個のサブバッファメモリか
    らデータを同時に並列に読み出すとともに、それぞれの
    サブバッファメモリに対応するn個の可変長復号化回路
    により並列に復号化処理を行うことを特徴とする可変長
    符号化復号化方式。
JP63034051A 1988-02-18 1988-02-18 可変長符号化復号化方式 Pending JPH01209819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63034051A JPH01209819A (ja) 1988-02-18 1988-02-18 可変長符号化復号化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63034051A JPH01209819A (ja) 1988-02-18 1988-02-18 可変長符号化復号化方式

Publications (1)

Publication Number Publication Date
JPH01209819A true JPH01209819A (ja) 1989-08-23

Family

ID=12403496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63034051A Pending JPH01209819A (ja) 1988-02-18 1988-02-18 可変長符号化復号化方式

Country Status (1)

Country Link
JP (1) JPH01209819A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0429306A2 (en) * 1989-11-22 1991-05-29 International Business Machines Corporation Data compaction system
FR2662318A1 (fr) * 1990-05-15 1991-11-22 Philips Electronique Lab Dispositif de decodage a longueur variable de signaux numeriques.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140979A (ja) * 1983-12-27 1985-07-25 Matsushita Graphic Commun Syst Inc 画信号符号化および復号化の並列処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140979A (ja) * 1983-12-27 1985-07-25 Matsushita Graphic Commun Syst Inc 画信号符号化および復号化の並列処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0429306A2 (en) * 1989-11-22 1991-05-29 International Business Machines Corporation Data compaction system
FR2662318A1 (fr) * 1990-05-15 1991-11-22 Philips Electronique Lab Dispositif de decodage a longueur variable de signaux numeriques.

Similar Documents

Publication Publication Date Title
JP3136796B2 (ja) 可変長符号デコーダ
JP3007496B2 (ja) 可変長復号化器
US6215424B1 (en) System for variable length codeword processing suitable for video and other applications
US5561690A (en) High speed variable length code decoding apparatus
US5892791A (en) High-speed variable length decoding apparatus
US6311239B1 (en) Architecture, circuitry and method for transmitting n-bit wide data over m-bit wide media
JPH11506289A (ja) デジタルビデオ伝送のためのブロックコーディング
US5706001A (en) Run-length decoding apparatus for use in a video signal decoding system
US7889763B2 (en) Data transmission apparatus and data transmission method
US5696506A (en) Apparatus for variable-length decoding image signals using a run equivalent signal
US5781135A (en) High speed variable length code decoder
US5432512A (en) Apparatus for decoding variable length codes
GB2314744A (en) A variable encoding rate puncturing coder
JPH01209819A (ja) 可変長符号化復号化方式
US6091856A (en) Picture encoding device for compressing picture data
US6476738B1 (en) Block interleave circuit
US8166219B2 (en) Method and apparatus for encoding/decoding bus signal
JP2837714B2 (ja) 可変長符号化復号化方式
CN115550569B (zh) 一种音视频收发器及矩阵系统
US20020057742A1 (en) Sorting device of variable-length code
US20020093978A1 (en) Synchronous protocol encoding and decoding method
KR960011111B1 (ko) 디지탈 영상신호의 복호화장치에 있어서의 가변길이 복호화기
JPH0522156A (ja) 可変長/固定長符号化回路
US5999566A (en) Method and apparatus for providing error-tolerant communication of information
KR100275267B1 (ko) 고속 가변길이부호 복호화 장치