SU919143A1 - Устройство дл сжати двумерной информации - Google Patents

Description

I

Изобретение относитс  к радиотехнике .

Известно устройство дл  сжати  двумерной информации, содержащее источник информации, первый и второй блоки сравнени , выход первого блока сравнени  соединен с первыми входами управл ющего элемента и генератора адресной информации, вторые входы которых соединены с выходом второго блока сравнени , третий вход генератора адресной информации соединен с одним выходом синхронизатора, а один выход - с первым входом сумматора , второй вход которого соединен с выходом блока запрета, первый вход которого соединен с выходом управл ющего элемента, выход сумматора соединен с одним входом буферного запоминающего блока 1 .

Однако в известном устройстве недостаточный коэффициент сжати .

Цель изобретени  - повышение коэффициента сжати .

Дл  достижени  цели в устройство дл  сжати  двумерной информации, содержащее источник информации, первый и второй блоки сравнени , выход первого блока сравнени  соединен с первыми входами управл ющего элемента и генератора адресной информации, вторые входы которых соединены с вь1ходом второго блока сравнени , третий вход, генератора адресной информации соединен с одним выходом синхронизатора, а один выход - с первым входом сумматора, второй вход которого соединен с. выходом блока запрета, первый вход которого соеди15 нен с выходом управл ющего элемента, выход сумматора соединен с одним входом буферного запоминающего блока, введены Ьыделитель кадровой- синхро .посылки, лини  задержки, дополнитель20 ный сумматор и генератор псевдослучайной последовательности-, причем выход источника информации соединен с входом выделител  кадровой синхропосыл; и , , входом линии задержки и первыми входами блоков сравнени , вторые входы которых соединены с од :-чим зыходом выделител  кадровой синхропосылки , соединенным с четвертым входом генератора адресной информации , другой выход которого соединен с первым входом синхронизатора, соединенным с выходом управл ющего элемента, другой выход синхронизато™ ра соединен с другим входом линии задержки, третьими входами блоков сравнени  и входом источника информации , другой выход выделител  кадровой синхропосылки соединен с третьим вxoдo l сумматора, вход генератора псевдослучайной последовательности объединен с другим входом буферного запоминающего блока и соединен с вторым аходсм синхронизатора, выход буферного запоминающего блока соединен с одним входом дополнительного сумматора, другой вход которого соединен с .выходом генератора псевдослумайной последовательности, выход линии задержки соединен с вторым входом блока запрета, а .выход дополни тел ьнсГО сумматора  вл етс  выходом устройства.

На чертеже изобра ена структурна  электрическа  схема предлагаемого устройства.

Устройство содержит источник 1 информации , выделитель 2 кадровой синхропосылки , блоки 3 и 4 сравнени , лини  5 задержки, синхронизатор 6, блок 7 запрета, управл ющий элемент 8, генератор 9 адресной информации , сумматор 10, буферный запомни аюи.;ий блок 11; сумматор 12, генератор 13 псевдослучайной последовательности

Устройство работает следующим образом.

Сообщение, представленное в виде кадров, каждый из которых содержит одну Г разр дную синхропосылку и М информационных К-разр дных слов (в общем случае ), с выкода источника 1 информации поступает на информационные входы блоков 3 и сравнени  слов текущего кадра и кадров между собой, а также на блок 7 запрета (через линию 5 задержки)и на вы™ делитель 2 кадровой синхропосылки. с выхода которого синхропосылка постпает непосредственно на сумматор 10 а с другого его выхода признак обна34

ружени  синхропосьчпки включает блоки 3 и 4 сравнени  и генератор 9 адресной информации, чем обеспечиваетс  синхронизаци  работы этих блоков с началом отсчета информационных слов в кадре.

Лини  5 задержки обеспечивает задержку входной информации на врем , необходимое дл  срабатывани  блоков 3 и сравнени .

Результаты-анализа блоками 3 и сравнени  (повтор етс  ли данное Информационное слово в текущем кадре или по отношению к предыдущему кадру, либо нет) поступает одновременно на управл ю1чий элемент 8 и на генератор 9 адресной информации.

Управл ющий элемент 8 в зависимости от результата анализа управл ет элементом 7 запрета (электронный ключ), который либо пропускает цифровую информацию с выхода линиии 5 задержки на сумматор 10, либо нет, и одновременно управл ет работой синхронизатора 6 и генератора 9 адресной информации.

Наличие признаков избыточности з передаваемых данных на выходе управл ющего элемента 9 переводит синхронизатор 6 на повышенную частоту опроса (пропорциональную величине избыточности ) источника 1 информации и повышенную скорость обработки поступающих данных блоками J, /, k сравнени  и линией 5 задержки, что позвол ет исключить паузы в передаваемых по синхронному каналу св зи данных при ограниченной емкости буферного запоминающего блока 11,

Отсутствие признаков избыточности на входе синхронизатора 6 переводит последний в режим работы от внеш ней синхронизации, котора  определ етс  информационной скоростью передачи данных по синхронному каналу св зи и  вл етс  наинизшей скоростью опроса источника информации и работы блоков 3 и сравнени  и линии 5 задержки ,

Одновременно признак наличи  или отсутстви  избыточности управл ет работой генератора 9 адресной информации таким образом, что сразу за кадровой синхропосылкой генератор 9

Claims (1)

1. вставл ет один бкт информации, характеризующий наличие {например, 1) или отсутствие (например, О) избыточности в передеваемом кадре сооб59 щени . В последнем случае адресна  информаци  не передаетс , что не снижает эффективности работы статистического кодера в случае статистической безизбыточности сообщени  (практически один кадр сообщени  содержит от нескольких сот до нескольких тыс ч бит и1-;формации и введение одного дополнительного биТа практически не снижает скорости обмена дан ными между источником и потребителем информации). В сумматоре 10 производитс  форми рование кадра передаваемого сообщени , включающего синхропосылку, бит признака избыточности, адресную информацию и передаваемые данные. Сфор мированный таким образом сигнал поступает далее в буферный запоминающий блок 11, считывание информации из ко торого производитс  синхронно со скоростью передачи данных по каналу св зи (например определ етс  типом используемого модема). С целью дополнительного перераспоёделени  веро тностной структуры передаваемого сообщени  (устранени  оставшихс  коррел ционных св зей меж ду М последовательными кадрами) передаваемые данные на выходе буферного запоминающего блока 11 подвергают с  процедуре нестатистического кодировани  (скремблировани ) посредство суммировани  по модулю два сумматора 12 с псевдослучайной последовател ностью, вырабатываемой генератором 1 Таким образом, в предлагаемом уст ройстве повышаетс  коэффициент сжати Формула изобретени  Устройство дл  сжати  двумерной информации, содержащее источник информации , первый и второй блоки срав нени , выход первого блока сравнени  соединен с первыми входами управл ющего элемента и генератора адресной информации, вторые входы которых соединены с выходом второго блока сравнени , третий вход генератора 36 адресной информации соединен с одним выходом синхронизатора, а один выход - с первым входом сумматора, второй вход которого соединен с выходом блока запрета, первый вход которого соединен с выходом управл ющего элемента , выход сумматора соединен с одним входом буферного запоминающего блока, отличающеес  тем, что, с целью повышени  коэффициента сжати , введены выделитель кадровой синхропосылки, лини  задержки, дополнительный сумматор и генератор псевдослучайной последовательности, причем выход источника информации соединен с входом выделител  кадровой синхропосылки, одним входом линии задержки и первыми входами блоков сравнени , вторые входы которых соединены с одним выходом выделител  кадровой синхропосылки, соединенным с четвертым входом генкоатора адресной информации, другой выход которого соединен с первым входом синхронизатора , соединенным с выходом управл ющего элемента, другой выход синхронизатора соединен с другим входом линии задержки, третьими входами блоков сравнени  и входом источника информации , другой выход выделител  кадровой синхропосылки соединен с третьим входом сумматора, вход генератора псевдослучайной последовательности объединен с другим входом буферного запоминающего блока и соединен с вторым, входом синхронизатора , выход буферного запоминающего блока соединен с одним входом дополнительного сумматора, другой вход которого соединен с выходом генератора псевдослучайной-последовательности , выход линии задержки соединен с вторым входом блока запрета, а выход дополнительного сумматора  вл етс  выходом устройства. Источники информации, прин тые во внимание при экспертизе , Авторское свидетельство СССР W 485i89, кл. G 08 С 19/28, 1975 (прототип }.