JPS60130236A - 復号器 - Google Patents
復号器Info
- Publication number
- JPS60130236A JPS60130236A JP23931283A JP23931283A JPS60130236A JP S60130236 A JPS60130236 A JP S60130236A JP 23931283 A JP23931283 A JP 23931283A JP 23931283 A JP23931283 A JP 23931283A JP S60130236 A JPS60130236 A JP S60130236A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- code
- rule
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に、tr+B−nB符号化され、随伴信号?含む
ティジタル信号會復号2分離する復号器f(関するO 従来、ティジタル信号の伝送1cおいて、マーク率の平
衡化およびタイミング信号の消失防止のための一つの方
法としてmB−nH符号が使わわている。こねa入力信
号ケmビット毎に区切り、nビットの符号(m(n)y
c変換して伝送するもので、(n−rr3)ビットの余
剰ビットを利用してマーク率を平衡化し、且つマーク・
スペースの変化点ヲ増してタイミング信号の消失?防い
でいる。このような伝送路において監視信号、打合せ信
号あるい汀フレーム同期信号あるいaフレーム同期信号
管伝送する場合、これら随伴信号のための余剰ビットの
挿入とmB−nH符号変換全縦続して行うという方法金
とっていた。このために復号器t/’12Nの同期操作
、丁なわちmB−nH符号に対する語同期と随伴信号に
対するフレーム同期を別々にとらなけねばならなかった
。このため、同期fC必要な(ロ)路規模が大きくなる
とと%’/C,PJ期引込み時間が長くかかるという欠
点があった。
ティジタル信号會復号2分離する復号器f(関するO 従来、ティジタル信号の伝送1cおいて、マーク率の平
衡化およびタイミング信号の消失防止のための一つの方
法としてmB−nH符号が使わわている。こねa入力信
号ケmビット毎に区切り、nビットの符号(m(n)y
c変換して伝送するもので、(n−rr3)ビットの余
剰ビットを利用してマーク率を平衡化し、且つマーク・
スペースの変化点ヲ増してタイミング信号の消失?防い
でいる。このような伝送路において監視信号、打合せ信
号あるい汀フレーム同期信号あるいaフレーム同期信号
管伝送する場合、これら随伴信号のための余剰ビットの
挿入とmB−nH符号変換全縦続して行うという方法金
とっていた。このために復号器t/’12Nの同期操作
、丁なわちmB−nH符号に対する語同期と随伴信号に
対するフレーム同期を別々にとらなけねばならなかった
。このため、同期fC必要な(ロ)路規模が大きくなる
とと%’/C,PJ期引込み時間が長くかかるという欠
点があった。
本発明の目的に従来の受信器/(おけるこの工うな欠点
?除いた復号器、すなわち語同期と、フレーム同期が同
時(Cとね、N期引込み時間が短い復号器を提供するこ
とICある。
?除いた復号器、すなわち語同期と、フレーム同期が同
時(Cとね、N期引込み時間が短い復号器を提供するこ
とICある。
本発明vc、clばmB−nk3符号化された主信号の
一定符号語長毎に、主信号のm)5−nB符号則以外の
mB−nH符号則VCよって符号化された複数の随伴信
号の余剰符号語ケ含むティジタル信号ケ入力とし、この
入力信号を直列・並列変換する手段と、並列変換された
信号?入力としてmB−nH逆変換するととも1C、マ
ーク率の状態全示すマーク率不平衡信号を発生するmB
−nB逆変換手段と、mB−nH逆変換された信号全分
配する切換手段と、この切換手段を介して前記逆変換さ
れた信号會並列・直列変換する手段と、前記切換手段ケ
介して供給される複数の随判信号を分離する多重信号分
離手段と、前記mB−nB逆変換手段から発生する前記
マーク率不平衡信号からmH−nB符号化則違反全検出
する検出手段と、入カティジタル信号と同じビット周期
會有するクロック會入力とし、前記検出手段でmB−n
B符号化則が検出されたとキfC前記クロックの位相全
遷移し、前記直列・並列変換する手段と′@記並列・直
列変換手段と前記多重信号分離手段とitN勘用信用信
号て供給するクロック発生手段と、前記同期用信号から
前記余剰符号語で同期したフレーム信号を発生するフレ
ーム同期手段と?含み、前記切換手段に、前記フレーム
信号に同期し7て切替制御さj、前記フレーム信号が供
給されないと@a前記mB−nB逆変換手段全前記並列
・直列変換手段vc妥続し、前記フレーム信号が供給さ
れたときに前記多重信号分離手段に吸続する復号器が得
られる○ 次r本発明の央流例ケ図面會参面して詳細に説明する。
一定符号語長毎に、主信号のm)5−nB符号則以外の
mB−nH符号則VCよって符号化された複数の随伴信
号の余剰符号語ケ含むティジタル信号ケ入力とし、この
入力信号を直列・並列変換する手段と、並列変換された
信号?入力としてmB−nH逆変換するととも1C、マ
ーク率の状態全示すマーク率不平衡信号を発生するmB
−nB逆変換手段と、mB−nH逆変換された信号全分
配する切換手段と、この切換手段を介して前記逆変換さ
れた信号會並列・直列変換する手段と、前記切換手段ケ
介して供給される複数の随判信号を分離する多重信号分
離手段と、前記mB−nB逆変換手段から発生する前記
マーク率不平衡信号からmH−nB符号化則違反全検出
する検出手段と、入カティジタル信号と同じビット周期
會有するクロック會入力とし、前記検出手段でmB−n
B符号化則が検出されたとキfC前記クロックの位相全
遷移し、前記直列・並列変換する手段と′@記並列・直
列変換手段と前記多重信号分離手段とitN勘用信用信
号て供給するクロック発生手段と、前記同期用信号から
前記余剰符号語で同期したフレーム信号を発生するフレ
ーム同期手段と?含み、前記切換手段に、前記フレーム
信号に同期し7て切替制御さj、前記フレーム信号が供
給されないと@a前記mB−nB逆変換手段全前記並列
・直列変換手段vc妥続し、前記フレーム信号が供給さ
れたときに前記多重信号分離手段に吸続する復号器が得
られる○ 次r本発明の央流例ケ図面會参面して詳細に説明する。
第1図に不発明VC、Cる第1の実施例を承丁。
図において端すl (11+CIC3B413符号化さ
れた符+Ef信号が入力する0この符号化信号げ第1の
384B符号化則に従って符号化された主信号と第2の
3B4113符号化則lC従って符号化され、た多重随
伴信号とを多重化しfC%ので、第1の3B4B符勾則
VC従った符号語の79r足数ごとiC第2の384B
符号則vc従った符号語が現わ力る。多重随伴信号a、
打合せ4M号や監視信号等の複数の随伴信号ケ多重化し
たものである。したがって入力符号化信号に第1の:4
H4B符号則に従った主信号符号語rc第2の3B4
B符号則(C従った余剰符号語が挿入さfまたものであ
る。
れた符+Ef信号が入力する0この符号化信号げ第1の
384B符号化則に従って符号化された主信号と第2の
3B4113符号化則lC従って符号化され、た多重随
伴信号とを多重化しfC%ので、第1の3B4B符勾則
VC従った符号語の79r足数ごとiC第2の384B
符号則vc従った符号語が現わ力る。多重随伴信号a、
打合せ4M号や監視信号等の複数の随伴信号ケ多重化し
たものである。したがって入力符号化信号に第1の:4
H4B符号則に従った主信号符号語rc第2の3B4
B符号則(C従った余剰符号語が挿入さfまたものであ
る。
端すt 、o t rc大入力た上記符号化信号a直列
・並列変換器1(12vc供給さね、ここで後で述べる
クロック発生器ittの出力に同期して4ビット並列符
号VC変換される。並列変換された信号a3B−4B逆
変換器1 (13vc印加gh、3B−4B逆変換され
る。逆変換された信号(主信号士多重随伴信号)rlr
スイッチl (141/(入力する0スイツチ104の
一つの出力端子に並列・直列変換器105 r(腹続さ
ねており、主信号の3B−4B符号化便号が直列信号V
C変換ざわて端すl 0 (i IC出力される。スイ
ッチ104の他の串力m−r−rr多重分離器t 07
vc咲続されているOこの多重分離器a、ス・イッチ
LO4の切換えにエリ入力する多重随伴信号からおのお
の随伴信号?分離して端すt o s rc比出力る0
またaB−4B逆変換器103μ、入力符号化信号のマ
ーク率の状態?示すマーり率不平衡信号?発生し、こわ
を符号則違反検出器109 (C印加Tる。符号化則違
反検出器109a、マーク率不平衡信号3B−4B2i
!!変換器の入力信号の符号則違反全検出して違反信号
を違反頻度検出器110vc加える。違反頻度検出器1
10a、符号化則違反があらかじめ定めら′fまた値以
上のときクロック発生器lllの出力信号の位相全制御
して、直列・並列変換器102で4ビット並列変換する
タイミングを補正する。
・並列変換器1(12vc供給さね、ここで後で述べる
クロック発生器ittの出力に同期して4ビット並列符
号VC変換される。並列変換された信号a3B−4B逆
変換器1 (13vc印加gh、3B−4B逆変換され
る。逆変換された信号(主信号士多重随伴信号)rlr
スイッチl (141/(入力する0スイツチ104の
一つの出力端子に並列・直列変換器105 r(腹続さ
ねており、主信号の3B−4B符号化便号が直列信号V
C変換ざわて端すl 0 (i IC出力される。スイ
ッチ104の他の串力m−r−rr多重分離器t 07
vc咲続されているOこの多重分離器a、ス・イッチ
LO4の切換えにエリ入力する多重随伴信号からおのお
の随伴信号?分離して端すt o s rc比出力る0
またaB−4B逆変換器103μ、入力符号化信号のマ
ーク率の状態?示すマーり率不平衡信号?発生し、こわ
を符号則違反検出器109 (C印加Tる。符号化則違
反検出器109a、マーク率不平衡信号3B−4B2i
!!変換器の入力信号の符号則違反全検出して違反信号
を違反頻度検出器110vc加える。違反頻度検出器1
10a、符号化則違反があらかじめ定めら′fまた値以
上のときクロック発生器lllの出力信号の位相全制御
して、直列・並列変換器102で4ビット並列変換する
タイミングを補正する。
クロック発生器lt i crr、入力符号化信号と同
じビット周期分有するクロックが端子112工り印加さ
り2位相を制御してビット同期信号およびビット同期1
H号會n分周して語同期信号を形成し、こね?直列・並
列変換器1(12,並列・直列変換器105.多重分離
器107 YC印加し、ンレーム同期回路113にげ語
同期信号全印加する○フレーム向期侶号発生器ttaに
、クロック発生器ittから供給される語同期信号をt
とVC随伴信号分離のためのフレーム同期信号全発生し
てスイッチ104へ切換信号として供給する。
じビット周期分有するクロックが端子112工り印加さ
り2位相を制御してビット同期信号およびビット同期1
H号會n分周して語同期信号を形成し、こね?直列・並
列変換器1(12,並列・直列変換器105.多重分離
器107 YC印加し、ンレーム同期回路113にげ語
同期信号全印加する○フレーム向期侶号発生器ttaに
、クロック発生器ittから供給される語同期信号をt
とVC随伴信号分離のためのフレーム同期信号全発生し
てスイッチ104へ切換信号として供給する。
第2図a本発明による実施例の動tl示すタイムチャー
トである0 a Fff s端すl 011/C印加される符号化信
号を表わ丁フレームで、1.2.・・・l tl、 l
’+ 2’!・・・。
トである0 a Fff s端すl 011/C印加される符号化信
号を表わ丁フレームで、1.2.・・・l tl、 l
’+ 2’!・・・。
t′aそわぞれ主信号が3B−4B符(化された3B−
4B符号語である。またs、s’iq、多重随伴信号を
伝送する余剰符号語で、多重随判信号?主信号の:()
l−4B符号以外の384B符号に割合てた符号語であ
る。符号化信号に直列・並列変換器102にエリ4ビツ
トの並列符号vc変換される。
4B符号語である。またs、s’iq、多重随伴信号を
伝送する余剰符号語で、多重随判信号?主信号の:()
l−4B符号以外の384B符号に割合てた符号語であ
る。符号化信号に直列・並列変換器102にエリ4ビツ
トの並列符号vc変換される。
すなわちクロック発生器illから供給される1ビット
同期信号ごとに入力符号化信号がラッチぎわ、語同期信
号とと/C4ビット並列出カーgi3B4B逆変換器に
供給される。
同期信号ごとに入力符号化信号がラッチぎわ、語同期信
号とと/C4ビット並列出カーgi3B4B逆変換器に
供給される。
3B−4B逆変換器10:l;J例えば第3図(alr
c示す工うにメモリ401″′r:aFN、される。直
列・並列変換器から供給さねた4ビツトの符号語a、メ
モリ4 (l lヘアドレス信号として印加される。メ
モリ401 IQ’このアドレス信号によって3ビツト
のティジタル信号(主信Ji5またげ多重随伴信号)と
dビットのマーク率不平衡信号ケ胱出し、それぞhスイ
ッチl 04と、符号則違反検出器109VC印加する
。メモリ1114D4ビツトアドレス、3ビット出力、
dビット出力が例えば第3図(b)の工うに選ばわる。
c示す工うにメモリ401″′r:aFN、される。直
列・並列変換器から供給さねた4ビツトの符号語a、メ
モリ4 (l lヘアドレス信号として印加される。メ
モリ401 IQ’このアドレス信号によって3ビツト
のティジタル信号(主信Ji5またげ多重随伴信号)と
dビットのマーク率不平衡信号ケ胱出し、それぞhスイ
ッチl 04と、符号則違反検出器109VC印加する
。メモリ1114D4ビツトアドレス、3ビット出力、
dビット出力が例えば第3図(b)の工うに選ばわる。
丁なわちaH−4B符号語が入力したときに、その不平
衡(“lの数$7 @I 0の数”)が+2のと@dビ
ット出力” o t ” v出力し、不平衡が−2のと
@dビット出力” t o ” i出力する。また余剰
符号語が入力したとき九ロdビット出力%t 1lII
y、出力する。なお3ビツト出力口、そわぞれ4ビツ
トアドレス人力F対応して割当てら欝た逆変換信号であ
るO 今、第2図1C示す工う足クロック発生器111が発生
する語同期信号すの位相が区間1足おいて符号化信号a
とずhていたとする○ 一般(C3B−4)(符号化則では、3B−4B符号語
の不平衡が+2(−2)のとき続(3H〜4B符号語の
不平%”f 2(+2 )とし、こhlこよって符号?
平衡化している。しかし、区間■でμ直列・並列変換器
1()2がタイミングのす力だ3B−4B符g語盆出力
するりで、上記符号の平衡が乱力る。
衡(“lの数$7 @I 0の数”)が+2のと@dビ
ット出力” o t ” v出力し、不平衡が−2のと
@dビット出力” t o ” i出力する。また余剰
符号語が入力したとき九ロdビット出力%t 1lII
y、出力する。なお3ビツト出力口、そわぞれ4ビツ
トアドレス人力F対応して割当てら欝た逆変換信号であ
るO 今、第2図1C示す工う足クロック発生器111が発生
する語同期信号すの位相が区間1足おいて符号化信号a
とずhていたとする○ 一般(C3B−4)(符号化則では、3B−4B符号語
の不平衡が+2(−2)のとき続(3H〜4B符号語の
不平%”f 2(+2 )とし、こhlこよって符号?
平衡化している。しかし、区間■でμ直列・並列変換器
1()2がタイミングのす力だ3B−4B符g語盆出力
するりで、上記符号の平衡が乱力る。
符号化則違反検出器109汀、このような平衡の乱れ?
符号則違反として判定するもので、3B−4B逆変換器
103から供給されるマーク率不平衡信号、すなわち第
3図(bl/c示すdビット出力を判定し、dビット出
力°”01″またH”l (+ ”の連続、あるいad
ビット出力” t t ” 全検出すると、違反信号c
f発生する0区間I″rrr語同期がずわているため高
頻度で違反信号が発生する0頻度検出器LlOrI違反
分検出し、こわが筒頻度であると、クロック発生器11
1 /(対して違反信号Cl’(対して位相ケずらした
移相信号dJ−供給する。
符号則違反として判定するもので、3B−4B逆変換器
103から供給されるマーク率不平衡信号、すなわち第
3図(bl/c示すdビット出力を判定し、dビット出
力°”01″またH”l (+ ”の連続、あるいad
ビット出力” t t ” 全検出すると、違反信号c
f発生する0区間I″rrr語同期がずわているため高
頻度で違反信号が発生する0頻度検出器LlOrI違反
分検出し、こわが筒頻度であると、クロック発生器11
1 /(対して違反信号Cl’(対して位相ケずらした
移相信号dJ−供給する。
クロック発生器111Q、この移相信号ケ受けてビット
同期信号の位相をずらせ、符号化イ言gaV′c、同期
させ、区間Hの工うな状態vc Tる0区間■でa語同
期がとjでいるためVC1符号化則違反検出器109げ
t、L’、 ・・・ Z/の3B−411符号@lC対
して違反信号音発生せず、余剰符号語s、s’rc対し
てのみ違反信号にわ汀dビット出力”’ l l ”が
入力することによる)全発生する0頻度検出器110H
1余剰符勺飴s、s’足よる違反信号の発生頻度でa移
相信号全発生しないよう、違反信号の発生間隔があらか
じめ定められている。
同期信号の位相をずらせ、符号化イ言gaV′c、同期
させ、区間Hの工うな状態vc Tる0区間■でa語同
期がとjでいるためVC1符号化則違反検出器109げ
t、L’、 ・・・ Z/の3B−411符号@lC対
して違反信号音発生せず、余剰符号語s、s’rc対し
てのみ違反信号にわ汀dビット出力”’ l l ”が
入力することによる)全発生する0頻度検出器110H
1余剰符勺飴s、s’足よる違反信号の発生頻度でa移
相信号全発生しないよう、違反信号の発生間隔があらか
じめ定められている。
したがって、語同期後に違反信号の間隔が規足童以内と
なるので、クロック発生回路t t trr語同期信号
の位相全変更しない。
なるので、クロック発生回路t t trr語同期信号
の位相全変更しない。
フレーム同期1路11βa、クロック発生器111から
供給される語同期符号ケ分周し、分周した信号の位相?
、符号則違反検出器109から供給される違反信号(*
印のパルス)に同期してずらし、余剰符号語s、s’r
c同期したフレーム同期イ■号eを発生する。この信号
が発生している間口、スイッチ104が多重分離器LO
7の1l11に切替わり、3ビツトの多重随判信号?多
重分離器107vc専く。多l随伴信号ロ監視制愼1信
号、打合せ回線等の随伴信号?多重符号化して余剰符号
?使って伝送さ:/’した信号なので、多重信号分離器
to7rr、それぞり、独立した随伴信号VC分離し端
すl 08に出力する。直列・並列変換器102゜並列
・直列変換器105.多重信号分離器1.07vc y
lそわぞわ入力信号の並列変換、復号さhた生信号の直
列変換、随伴信号分離を同期化するためのビット同期信
号お工び語同期信号が、クロック発生器Illから供給
される0 第4図に本発明KJ:る第2の実施例ケ示すブロック図
である。本笑施例’tcおいて汀、随伴信号があらかじ
め定めら力fc31111−4B符号化則會使って伝送
されていないことケ利用する0すなわち、3に3−4B
符号化則違反分離器301H、マーク率不平衡信号(第
2図F示すdビット出力) ” t o ”あるいrx
”o t ”の連続會検出して通常の符号化則違反信+
j?発生し、不平衡信号”tt”?検出して3B−4B
余剰イば号?示す信号?発生し“C1そわそわ別な信号
線3(12,303r(出力する。このうち信号線30
2ケ流カーる通常の符号化則違反信号?クロック発生器
lit九害いて第1の実施例と同じ工うf(ビット同期
1M号の位相?制御し、信号線303ケかLねる3B−
41J余剰領号を示す信号音フレーム同期回路113
(C導いて随伴1h号のフレーム同期?行う。したがっ
て語同期外ねとフレーム同期外勤ケ、符号語の注質會利
用して明確に区別することが可能となる。
供給される語同期符号ケ分周し、分周した信号の位相?
、符号則違反検出器109から供給される違反信号(*
印のパルス)に同期してずらし、余剰符号語s、s’r
c同期したフレーム同期イ■号eを発生する。この信号
が発生している間口、スイッチ104が多重分離器LO
7の1l11に切替わり、3ビツトの多重随判信号?多
重分離器107vc専く。多l随伴信号ロ監視制愼1信
号、打合せ回線等の随伴信号?多重符号化して余剰符号
?使って伝送さ:/’した信号なので、多重信号分離器
to7rr、それぞり、独立した随伴信号VC分離し端
すl 08に出力する。直列・並列変換器102゜並列
・直列変換器105.多重信号分離器1.07vc y
lそわぞわ入力信号の並列変換、復号さhた生信号の直
列変換、随伴信号分離を同期化するためのビット同期信
号お工び語同期信号が、クロック発生器Illから供給
される0 第4図に本発明KJ:る第2の実施例ケ示すブロック図
である。本笑施例’tcおいて汀、随伴信号があらかじ
め定めら力fc31111−4B符号化則會使って伝送
されていないことケ利用する0すなわち、3に3−4B
符号化則違反分離器301H、マーク率不平衡信号(第
2図F示すdビット出力) ” t o ”あるいrx
”o t ”の連続會検出して通常の符号化則違反信+
j?発生し、不平衡信号”tt”?検出して3B−4B
余剰イば号?示す信号?発生し“C1そわそわ別な信号
線3(12,303r(出力する。このうち信号線30
2ケ流カーる通常の符号化則違反信号?クロック発生器
lit九害いて第1の実施例と同じ工うf(ビット同期
1M号の位相?制御し、信号線303ケかLねる3B−
41J余剰領号を示す信号音フレーム同期回路113
(C導いて随伴1h号のフレーム同期?行う。したがっ
て語同期外ねとフレーム同期外勤ケ、符号語の注質會利
用して明確に区別することが可能となる。
lお、上記第1お工ひ第2の実施例でに、3B−4B符
号変換則て基づいて符号化された信号管復号する復号器
VCついて述べたが、本発明13B−4B符号変換則V
c限らず、5に3−6B符号変換則等、mB−nB符−
vr換則(m(n)VC基づいて符号化さ引た信号を復
号する場合も適用できる。
号変換則て基づいて符号化された信号管復号する復号器
VCついて述べたが、本発明13B−4B符号変換則V
c限らず、5に3−6B符号変換則等、mB−nB符−
vr換則(m(n)VC基づいて符号化さ引た信号を復
号する場合も適用できる。
以上計#IlI tc説明した工うに本発明による復号
器μ、mB−nB符号の持つ註質全利扇して受信信号の
同期お工ひ随伴信号の分m+容易て行うことがでさ、テ
ィジタル信号の伝送系rc適用丁わば極めて効果の太さ
いものでめるO
器μ、mB−nB符号の持つ註質全利扇して受信信号の
同期お工ひ随伴信号の分m+容易て行うことがでさ、テ
ィジタル信号の伝送系rc適用丁わば極めて効果の太さ
いものでめるO
第1図に不発明による第1の実施例ケボアブロック図、
第2図げ不発明iC、J:る第1の実施例の各部の信号
!¥1係7f不丁グイムチャ−1・、第3図(a)ばm
B−nH逆変換器(7)1例會示す回路図、同(b)r
r、メモリの内容な承丁衣図、第4図に、不発明rcよ
る第2の実施例倉示すブロック図である。 101・・・ティジタル領号入力端十、l 02 ”“
直列・並列変換器、l (13・・・mB−nil逆変
換器、104・・・スイッチ、■05・・・並列・直列
変換器、106・・・生信号出力端子、1()7・・・
多重14号分離器、108・・・随伴信号出力端す、l
(19・・・符号化則違反検出器、110・・・頻度
検出器、Ill・・・クロック発生器、112・・・ク
ロック信号入力端子、113・・・フレーム同期(gl
路、301・・・符号化則違反分離器、302・・・符
号化則違反16号出力端子、303・・・余剰符号指示
信号出力端子(幻 (b) 端3z
第2図げ不発明iC、J:る第1の実施例の各部の信号
!¥1係7f不丁グイムチャ−1・、第3図(a)ばm
B−nH逆変換器(7)1例會示す回路図、同(b)r
r、メモリの内容な承丁衣図、第4図に、不発明rcよ
る第2の実施例倉示すブロック図である。 101・・・ティジタル領号入力端十、l 02 ”“
直列・並列変換器、l (13・・・mB−nil逆変
換器、104・・・スイッチ、■05・・・並列・直列
変換器、106・・・生信号出力端子、1()7・・・
多重14号分離器、108・・・随伴信号出力端す、l
(19・・・符号化則違反検出器、110・・・頻度
検出器、Ill・・・クロック発生器、112・・・ク
ロック信号入力端子、113・・・フレーム同期(gl
路、301・・・符号化則違反分離器、302・・・符
号化則違反16号出力端子、303・・・余剰符号指示
信号出力端子(幻 (b) 端3z
Claims (1)
- mH−mB則に従って符号化された主信号の一定符号語
長毎足、前記主信号のm H−ri B符号則以外のm
)3nB符号則(Cよって符号化された複数の随伴信号
余剰符号語が挿入ざh、たティジタル信号を人殺と、m
B−nB逆変換された信号?分配する切換手段と、この
切換手段?介して前記逆変換された信号を並列・直列変
換する手段と、前記切換手段ケ介して供給ざhる複数の
随伴信号?汁離する多重信号分離手段と、前Hαm)J
−nB逆変換手段から発生する前記マーク率不平衡信号
がらm B −n B符号則違反全検出する検出手段と
、前記入方ティジタル信号と同じビット周期を府するク
ロッフケ入力とし、前記検出手段でmB−rrH符号化
則が検出されたときに前記クロックの位相を遷移して前
記直列・並列変換手段と前記並列・直列変換手段と前記
多重信号分離手段と、に同期用信号として供給するクロ
ック発生手段と、前記1町期用信号から前記入力信号の
余剰符号語に同期したフレーム信号全形成するフレーム
同期手段と全含み、前記切換手段げ、前記フレーム信号
に同期して切替制御さね、前記フレーム信号が供給さね
ないとさげ前記m B −n B逆変換手段全前記並列
・直列変換手段VC吸続し、前記7レ一ム信号が供給さ
ねたときa前記多重信号分離手段1c腰続する復号器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23931283A JPS60130236A (ja) | 1983-12-19 | 1983-12-19 | 復号器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23931283A JPS60130236A (ja) | 1983-12-19 | 1983-12-19 | 復号器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60130236A true JPS60130236A (ja) | 1985-07-11 |
JPH0211191B2 JPH0211191B2 (ja) | 1990-03-13 |
Family
ID=17042837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23931283A Granted JPS60130236A (ja) | 1983-12-19 | 1983-12-19 | 復号器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60130236A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010146715A1 (ja) * | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
-
1983
- 1983-12-19 JP JP23931283A patent/JPS60130236A/ja active Granted
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010146715A1 (ja) * | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
CN102460974A (zh) * | 2009-06-19 | 2012-05-16 | 富士通株式会社 | 数据传送方法,码元转换电路以及装置 |
KR101283844B1 (ko) * | 2009-06-19 | 2013-07-08 | 후지쯔 가부시끼가이샤 | 데이터 전송 방법, 코드 변환 회로 및 장치 |
JP5382117B2 (ja) * | 2009-06-19 | 2014-01-08 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
US8723702B2 (en) | 2009-06-19 | 2014-05-13 | Fujitsu Limited | Data transfer method, and code conversion circuit and apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0211191B2 (ja) | 1990-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100263789B1 (ko) | 임의 정렬 병렬 프레이머를 갖는 원격 통신 시스템 및 원격 통신 수행 방법 | |
KR880006859A (ko) | 데이타 멀티플렉스 전송 장치 | |
JP3094973B2 (ja) | 信号同期検出回路 | |
TWI399956B (zh) | 用於快捷取樣速率切換之串列協定 | |
US6219357B1 (en) | Channel multiplex demultiplex method and channel multiplex demultiplex unit | |
JPS60130236A (ja) | 復号器 | |
JPH07177113A (ja) | 伝送装置及び整合用回路 | |
US20050034172A1 (en) | System and method for transmitting video signals | |
JPS6087539A (ja) | 周波数変換同期伝送方式 | |
US5430733A (en) | Digital transmission system for multiplexing and demultiplexing signals | |
JP2005079984A (ja) | 映像信号伝送方法 | |
JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
JPH042234A (ja) | フレーム同期方式 | |
JPH0234538B2 (ja) | ||
JP3150071B2 (ja) | データ伝送装置 | |
JPS60235549A (ja) | nB1C符号信号のCビツト同期方式 | |
JPH06350547A (ja) | ディジタル信号の多重化伝送方式 | |
SU1166130A1 (ru) | Устройство дл анализа кода маршрута в цифровой сети св зи | |
JPH05344114A (ja) | 同期検出装置 | |
SU1341726A1 (ru) | Устройство блочной синхронизации | |
SU1193826A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1716497A1 (ru) | Генератор логико-динамического теста | |
JPS6282741A (ja) | 同期装置 | |
JPS60150346A (ja) | 時分割多重伝送装置 | |
JPH10145343A (ja) | 多重伝送回路 |