JPS60130236A - 復号器 - Google Patents
復号器Info
- Publication number
- JPS60130236A JPS60130236A JP23931283A JP23931283A JPS60130236A JP S60130236 A JPS60130236 A JP S60130236A JP 23931283 A JP23931283 A JP 23931283A JP 23931283 A JP23931283 A JP 23931283A JP S60130236 A JPS60130236 A JP S60130236A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- code
- rule
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に、ｔｒ＋Ｂ−ｎＢ符号化され、随伴信号？含む
ティジタル信号會復号２分離する復号器ｆ（関するＯ 従来、ティジタル信号の伝送１ｃおいて、マーク率の平
衡化およびタイミング信号の消失防止のための一つの方
法としてｍＢ−ｎＨ符号が使わわている。こねａ入力信
号ケｍビット毎に区切り、ｎビットの符号（ｍ（ｎ）ｙ
ｃ変換して伝送するもので、（ｎ−ｒｒ３）ビットの余
剰ビットを利用してマーク率を平衡化し、且つマーク・
スペースの変化点ヲ増してタイミング信号の消失？防い
でいる。このような伝送路において監視信号、打合せ信
号あるい汀フレーム同期信号あるいａフレーム同期信号
管伝送する場合、これら随伴信号のための余剰ビットの
挿入とｍＢ−ｎＨ符号変換全縦続して行うという方法金
とっていた。このために復号器ｔ／’１２Ｎの同期操作
、丁なわちｍＢ−ｎＨ符号に対する語同期と随伴信号に
対するフレーム同期を別々にとらなけねばならなかった
。このため、同期ｆＣ必要な（ロ）路規模が大きくなる
とと％’／Ｃ，ＰＪ期引込み時間が長くかかるという欠
点があった。
ティジタル信号會復号２分離する復号器ｆ（関するＯ 従来、ティジタル信号の伝送１ｃおいて、マーク率の平
衡化およびタイミング信号の消失防止のための一つの方
法としてｍＢ−ｎＨ符号が使わわている。こねａ入力信
号ケｍビット毎に区切り、ｎビットの符号（ｍ（ｎ）ｙ
ｃ変換して伝送するもので、（ｎ−ｒｒ３）ビットの余
剰ビットを利用してマーク率を平衡化し、且つマーク・
スペースの変化点ヲ増してタイミング信号の消失？防い
でいる。このような伝送路において監視信号、打合せ信
号あるい汀フレーム同期信号あるいａフレーム同期信号
管伝送する場合、これら随伴信号のための余剰ビットの
挿入とｍＢ−ｎＨ符号変換全縦続して行うという方法金
とっていた。このために復号器ｔ／’１２Ｎの同期操作
、丁なわちｍＢ−ｎＨ符号に対する語同期と随伴信号に
対するフレーム同期を別々にとらなけねばならなかった
。このため、同期ｆＣ必要な（ロ）路規模が大きくなる
とと％’／Ｃ，ＰＪ期引込み時間が長くかかるという欠
点があった。
本発明の目的に従来の受信器／（おけるこの工うな欠点
？除いた復号器、すなわち語同期と、フレーム同期が同
時（Ｃとね、Ｎ期引込み時間が短い復号器を提供するこ
とＩＣある。
？除いた復号器、すなわち語同期と、フレーム同期が同
時（Ｃとね、Ｎ期引込み時間が短い復号器を提供するこ
とＩＣある。
本発明ｖｃ、ｃｌばｍＢ−ｎｋ３符号化された主信号の
一定符号語長毎に、主信号のｍ）５−ｎＢ符号則以外の
ｍＢ−ｎＨ符号則ＶＣよって符号化された複数の随伴信
号の余剰符号語ケ含むティジタル信号ケ入力とし、この
入力信号を直列・並列変換する手段と、並列変換された
信号？入力としてｍＢ−ｎＨ逆変換するととも１Ｃ、マ
ーク率の状態全示すマーク率不平衡信号を発生するｍＢ
−ｎＢ逆変換手段と、ｍＢ−ｎＨ逆変換された信号全分
配する切換手段と、この切換手段を介して前記逆変換さ
れた信号會並列・直列変換する手段と、前記切換手段ケ
介して供給される複数の随判信号を分離する多重信号分
離手段と、前記ｍＢ−ｎＢ逆変換手段から発生する前記
マーク率不平衡信号からｍＨ−ｎＢ符号化則違反全検出
する検出手段と、入カティジタル信号と同じビット周期
會有するクロック會入力とし、前記検出手段でｍＢ−ｎ
Ｂ符号化則が検出されたとキｆＣ前記クロックの位相全
遷移し、前記直列・並列変換する手段と′＠記並列・直
列変換手段と前記多重信号分離手段とｉｔＮ勘用信用信
号て供給するクロック発生手段と、前記同期用信号から
前記余剰符号語で同期したフレーム信号を発生するフレ
ーム同期手段と？含み、前記切換手段に、前記フレーム
信号に同期し７て切替制御さｊ、前記フレーム信号が供
給されないと＠ａ前記ｍＢ−ｎＢ逆変換手段全前記並列
・直列変換手段ｖｃ妥続し、前記フレーム信号が供給さ
れたときに前記多重信号分離手段に吸続する復号器が得
られる○ 次ｒ本発明の央流例ケ図面會参面して詳細に説明する。
一定符号語長毎に、主信号のｍ）５−ｎＢ符号則以外の
ｍＢ−ｎＨ符号則ＶＣよって符号化された複数の随伴信
号の余剰符号語ケ含むティジタル信号ケ入力とし、この
入力信号を直列・並列変換する手段と、並列変換された
信号？入力としてｍＢ−ｎＨ逆変換するととも１Ｃ、マ
ーク率の状態全示すマーク率不平衡信号を発生するｍＢ
−ｎＢ逆変換手段と、ｍＢ−ｎＨ逆変換された信号全分
配する切換手段と、この切換手段を介して前記逆変換さ
れた信号會並列・直列変換する手段と、前記切換手段ケ
介して供給される複数の随判信号を分離する多重信号分
離手段と、前記ｍＢ−ｎＢ逆変換手段から発生する前記
マーク率不平衡信号からｍＨ−ｎＢ符号化則違反全検出
する検出手段と、入カティジタル信号と同じビット周期
會有するクロック會入力とし、前記検出手段でｍＢ−ｎ
Ｂ符号化則が検出されたとキｆＣ前記クロックの位相全
遷移し、前記直列・並列変換する手段と′＠記並列・直
列変換手段と前記多重信号分離手段とｉｔＮ勘用信用信
号て供給するクロック発生手段と、前記同期用信号から
前記余剰符号語で同期したフレーム信号を発生するフレ
ーム同期手段と？含み、前記切換手段に、前記フレーム
信号に同期し７て切替制御さｊ、前記フレーム信号が供
給されないと＠ａ前記ｍＢ−ｎＢ逆変換手段全前記並列
・直列変換手段ｖｃ妥続し、前記フレーム信号が供給さ
れたときに前記多重信号分離手段に吸続する復号器が得
られる○ 次ｒ本発明の央流例ケ図面會参面して詳細に説明する。
第１図に不発明ＶＣ、Ｃる第１の実施例を承丁。
図において端すｌ （１１＋ＣＩＣ３Ｂ４１３符号化さ
れた符＋Ｅｆ信号が入力する０この符号化信号げ第１の
３８４Ｂ符号化則に従って符号化された主信号と第２の
３Ｂ４１１３符号化則ｌＣ従って符号化され、た多重随
伴信号とを多重化しｆＣ％ので、第１の３Ｂ４Ｂ符勾則
ＶＣ従った符号語の７９ｒ足数ごとｉＣ第２の３８４Ｂ
符号則ｖｃ従った符号語が現わ力る。多重随伴信号ａ、
打合せ４Ｍ号や監視信号等の複数の随伴信号ケ多重化し
たものである。したがって入力符号化信号に第１の：４
Ｈ４Ｂ符号則に従った主信号符号語ｒｃ第２の３Ｂ４
Ｂ符号則（Ｃ従った余剰符号語が挿入さｆまたものであ
る。
れた符＋Ｅｆ信号が入力する０この符号化信号げ第１の
３８４Ｂ符号化則に従って符号化された主信号と第２の
３Ｂ４１１３符号化則ｌＣ従って符号化され、た多重随
伴信号とを多重化しｆＣ％ので、第１の３Ｂ４Ｂ符勾則
ＶＣ従った符号語の７９ｒ足数ごとｉＣ第２の３８４Ｂ
符号則ｖｃ従った符号語が現わ力る。多重随伴信号ａ、
打合せ４Ｍ号や監視信号等の複数の随伴信号ケ多重化し
たものである。したがって入力符号化信号に第１の：４
Ｈ４Ｂ符号則に従った主信号符号語ｒｃ第２の３Ｂ４
Ｂ符号則（Ｃ従った余剰符号語が挿入さｆまたものであ
る。
端すｔ 、ｏ ｔ ｒｃ大入力た上記符号化信号ａ直列
・並列変換器１（１２ｖｃ供給さね、ここで後で述べる
クロック発生器ｉｔｔの出力に同期して４ビット並列符
号ＶＣ変換される。並列変換された信号ａ３Ｂ−４Ｂ逆
変換器１ （１３ｖｃ印加ｇｈ、３Ｂ−４Ｂ逆変換され
る。逆変換された信号（主信号士多重随伴信号）ｒｌｒ
スイッチｌ （１４１／（入力する０スイツチ１０４の
一つの出力端子に並列・直列変換器１０５ ｒ（腹続さ
ねており、主信号の３Ｂ−４Ｂ符号化便号が直列信号Ｖ
Ｃ変換ざわて端すｌ ０ （ｉ ＩＣ出力される。スイ
ッチ１０４の他の串力ｍ−ｒ−ｒｒ多重分離器ｔ ０７
ｖｃ咲続されているＯこの多重分離器ａ、ス・イッチ
ＬＯ４の切換えにエリ入力する多重随伴信号からおのお
の随伴信号？分離して端すｔ ｏ ｓ ｒｃ比出力る０
またａＢ−４Ｂ逆変換器１０３μ、入力符号化信号のマ
ーク率の状態？示すマーり率不平衡信号？発生し、こわ
を符号則違反検出器１０９ （Ｃ印加Ｔる。符号化則違
反検出器１０９ａ、マーク率不平衡信号３Ｂ−４Ｂ２ｉ
！！変換器の入力信号の符号則違反全検出して違反信号
を違反頻度検出器１１０ｖｃ加える。違反頻度検出器１
１０ａ、符号化則違反があらかじめ定めら′ｆまた値以
上のときクロック発生器ｌｌｌの出力信号の位相全制御
して、直列・並列変換器１０２で４ビット並列変換する
タイミングを補正する。
・並列変換器１（１２ｖｃ供給さね、ここで後で述べる
クロック発生器ｉｔｔの出力に同期して４ビット並列符
号ＶＣ変換される。並列変換された信号ａ３Ｂ−４Ｂ逆
変換器１ （１３ｖｃ印加ｇｈ、３Ｂ−４Ｂ逆変換され
る。逆変換された信号（主信号士多重随伴信号）ｒｌｒ
スイッチｌ （１４１／（入力する０スイツチ１０４の
一つの出力端子に並列・直列変換器１０５ ｒ（腹続さ
ねており、主信号の３Ｂ−４Ｂ符号化便号が直列信号Ｖ
Ｃ変換ざわて端すｌ ０ （ｉ ＩＣ出力される。スイ
ッチ１０４の他の串力ｍ−ｒ−ｒｒ多重分離器ｔ ０７
ｖｃ咲続されているＯこの多重分離器ａ、ス・イッチ
ＬＯ４の切換えにエリ入力する多重随伴信号からおのお
の随伴信号？分離して端すｔ ｏ ｓ ｒｃ比出力る０
またａＢ−４Ｂ逆変換器１０３μ、入力符号化信号のマ
ーク率の状態？示すマーり率不平衡信号？発生し、こわ
を符号則違反検出器１０９ （Ｃ印加Ｔる。符号化則違
反検出器１０９ａ、マーク率不平衡信号３Ｂ−４Ｂ２ｉ
！！変換器の入力信号の符号則違反全検出して違反信号
を違反頻度検出器１１０ｖｃ加える。違反頻度検出器１
１０ａ、符号化則違反があらかじめ定めら′ｆまた値以
上のときクロック発生器ｌｌｌの出力信号の位相全制御
して、直列・並列変換器１０２で４ビット並列変換する
タイミングを補正する。
クロック発生器ｌｔ ｉ ｃｒｒ、入力符号化信号と同
じビット周期分有するクロックが端子１１２工り印加さ
り２位相を制御してビット同期信号およびビット同期１
Ｈ号會ｎ分周して語同期信号を形成し、こね？直列・並
列変換器１（１２，並列・直列変換器１０５．多重分離
器１０７ ＹＣ印加し、ンレーム同期回路１１３にげ語
同期信号全印加する○フレーム向期侶号発生器ｔｔａに
、クロック発生器ｉｔｔから供給される語同期信号をｔ
とＶＣ随伴信号分離のためのフレーム同期信号全発生し
てスイッチ１０４へ切換信号として供給する。
じビット周期分有するクロックが端子１１２工り印加さ
り２位相を制御してビット同期信号およびビット同期１
Ｈ号會ｎ分周して語同期信号を形成し、こね？直列・並
列変換器１（１２，並列・直列変換器１０５．多重分離
器１０７ ＹＣ印加し、ンレーム同期回路１１３にげ語
同期信号全印加する○フレーム向期侶号発生器ｔｔａに
、クロック発生器ｉｔｔから供給される語同期信号をｔ
とＶＣ随伴信号分離のためのフレーム同期信号全発生し
てスイッチ１０４へ切換信号として供給する。
第２図ａ本発明による実施例の動ｔｌ示すタイムチャー
トである０ ａ Ｆｆｆ ｓ端すｌ ０１１／Ｃ印加される符号化信
号を表わ丁フレームで、１．２．・・・ｌ ｔｌ、 ｌ
’＋ ２’！・・・。
トである０ ａ Ｆｆｆ ｓ端すｌ ０１１／Ｃ印加される符号化信
号を表わ丁フレームで、１．２．・・・ｌ ｔｌ、 ｌ
’＋ ２’！・・・。
ｔ′ａそわぞれ主信号が３Ｂ−４Ｂ符（化された３Ｂ−
４Ｂ符号語である。またｓ、ｓ’ｉｑ、多重随伴信号を
伝送する余剰符号語で、多重随判信号？主信号の：（）
ｌ−４Ｂ符号以外の３８４Ｂ符号に割合てた符号語であ
る。符号化信号に直列・並列変換器１０２にエリ４ビツ
トの並列符号ｖｃ変換される。
４Ｂ符号語である。またｓ、ｓ’ｉｑ、多重随伴信号を
伝送する余剰符号語で、多重随判信号？主信号の：（）
ｌ−４Ｂ符号以外の３８４Ｂ符号に割合てた符号語であ
る。符号化信号に直列・並列変換器１０２にエリ４ビツ
トの並列符号ｖｃ変換される。
すなわちクロック発生器ｉｌｌから供給される１ビット
同期信号ごとに入力符号化信号がラッチぎわ、語同期信
号とと／Ｃ４ビット並列出カーｇｉ３Ｂ４Ｂ逆変換器に
供給される。
同期信号ごとに入力符号化信号がラッチぎわ、語同期信
号とと／Ｃ４ビット並列出カーｇｉ３Ｂ４Ｂ逆変換器に
供給される。
３Ｂ−４Ｂ逆変換器１０：ｌ；Ｊ例えば第３図（ａｌｒ
ｃ示す工うにメモリ４０１″′ｒ：ａＦＮ、される。直
列・並列変換器から供給さねた４ビツトの符号語ａ、メ
モリ４ （ｌ ｌヘアドレス信号として印加される。メ
モリ４０１ ＩＱ’このアドレス信号によって３ビツト
のティジタル信号（主信Ｊｉ５またげ多重随伴信号）と
ｄビットのマーク率不平衡信号ケ胱出し、それぞｈスイ
ッチｌ ０４と、符号則違反検出器１０９ＶＣ印加する
。メモリ１１１４Ｄ４ビツトアドレス、３ビット出力、
ｄビット出力が例えば第３図（ｂ）の工うに選ばわる。
ｃ示す工うにメモリ４０１″′ｒ：ａＦＮ、される。直
列・並列変換器から供給さねた４ビツトの符号語ａ、メ
モリ４ （ｌ ｌヘアドレス信号として印加される。メ
モリ４０１ ＩＱ’このアドレス信号によって３ビツト
のティジタル信号（主信Ｊｉ５またげ多重随伴信号）と
ｄビットのマーク率不平衡信号ケ胱出し、それぞｈスイ
ッチｌ ０４と、符号則違反検出器１０９ＶＣ印加する
。メモリ１１１４Ｄ４ビツトアドレス、３ビット出力、
ｄビット出力が例えば第３図（ｂ）の工うに選ばわる。
丁なわちａＨ−４Ｂ符号語が入力したときに、その不平
衡（“ｌの数＄７ ＠Ｉ ０の数”）が＋２のと＠ｄビ
ット出力” ｏ ｔ ” ｖ出力し、不平衡が−２のと
＠ｄビット出力” ｔ ｏ ” ｉ出力する。また余剰
符号語が入力したとき九ロｄビット出力％ｔ １ｌＩＩ
ｙ、出力する。なお３ビツト出力口、そわぞれ４ビツ
トアドレス人力Ｆ対応して割当てら欝た逆変換信号であ
るＯ 今、第２図１Ｃ示す工う足クロック発生器１１１が発生
する語同期信号すの位相が区間１足おいて符号化信号ａ
とずｈていたとする○ 一般（Ｃ３Ｂ−４）（符号化則では、３Ｂ−４Ｂ符号語
の不平衡が＋２（−２）のとき続（３Ｈ〜４Ｂ符号語の
不平％”ｆ ２（＋２ ）とし、こｈｌこよって符号？
平衡化している。しかし、区間■でμ直列・並列変換器
１（）２がタイミングのす力だ３Ｂ−４Ｂ符ｇ語盆出力
するりで、上記符号の平衡が乱力る。
衡（“ｌの数＄７ ＠Ｉ ０の数”）が＋２のと＠ｄビ
ット出力” ｏ ｔ ” ｖ出力し、不平衡が−２のと
＠ｄビット出力” ｔ ｏ ” ｉ出力する。また余剰
符号語が入力したとき九ロｄビット出力％ｔ １ｌＩＩ
ｙ、出力する。なお３ビツト出力口、そわぞれ４ビツ
トアドレス人力Ｆ対応して割当てら欝た逆変換信号であ
るＯ 今、第２図１Ｃ示す工う足クロック発生器１１１が発生
する語同期信号すの位相が区間１足おいて符号化信号ａ
とずｈていたとする○ 一般（Ｃ３Ｂ−４）（符号化則では、３Ｂ−４Ｂ符号語
の不平衡が＋２（−２）のとき続（３Ｈ〜４Ｂ符号語の
不平％”ｆ ２（＋２ ）とし、こｈｌこよって符号？
平衡化している。しかし、区間■でμ直列・並列変換器
１（）２がタイミングのす力だ３Ｂ−４Ｂ符ｇ語盆出力
するりで、上記符号の平衡が乱力る。
符号化則違反検出器１０９汀、このような平衡の乱れ？
符号則違反として判定するもので、３Ｂ−４Ｂ逆変換器
１０３から供給されるマーク率不平衡信号、すなわち第
３図（ｂｌ／ｃ示すｄビット出力を判定し、ｄビット出
力°”０１″またＨ”ｌ （＋ ”の連続、あるいａｄ
ビット出力” ｔ ｔ ” 全検出すると、違反信号ｃ
ｆ発生する０区間Ｉ″ｒｒｒ語同期がずわているため高
頻度で違反信号が発生する０頻度検出器ＬｌＯｒＩ違反
分検出し、こわが筒頻度であると、クロック発生器１１
１ ／（対して違反信号Ｃｌ’（対して位相ケずらした
移相信号ｄＪ−供給する。
符号則違反として判定するもので、３Ｂ−４Ｂ逆変換器
１０３から供給されるマーク率不平衡信号、すなわち第
３図（ｂｌ／ｃ示すｄビット出力を判定し、ｄビット出
力°”０１″またＨ”ｌ （＋ ”の連続、あるいａｄ
ビット出力” ｔ ｔ ” 全検出すると、違反信号ｃ
ｆ発生する０区間Ｉ″ｒｒｒ語同期がずわているため高
頻度で違反信号が発生する０頻度検出器ＬｌＯｒＩ違反
分検出し、こわが筒頻度であると、クロック発生器１１
１ ／（対して違反信号Ｃｌ’（対して位相ケずらした
移相信号ｄＪ−供給する。
クロック発生器１１１Ｑ、この移相信号ケ受けてビット
同期信号の位相をずらせ、符号化イ言ｇａＶ′ｃ、同期
させ、区間Ｈの工うな状態ｖｃ Ｔる０区間■でａ語同
期がとｊでいるためＶＣ１符号化則違反検出器１０９げ
ｔ、Ｌ’、 ・・・ Ｚ／の３Ｂ−４１１符号＠ｌＣ対
して違反信号音発生せず、余剰符号語ｓ、ｓ’ｒｃ対し
てのみ違反信号にわ汀ｄビット出力”’ ｌ ｌ ”が
入力することによる）全発生する０頻度検出器１１０Ｈ
１余剰符勺飴ｓ、ｓ’足よる違反信号の発生頻度でａ移
相信号全発生しないよう、違反信号の発生間隔があらか
じめ定められている。
同期信号の位相をずらせ、符号化イ言ｇａＶ′ｃ、同期
させ、区間Ｈの工うな状態ｖｃ Ｔる０区間■でａ語同
期がとｊでいるためＶＣ１符号化則違反検出器１０９げ
ｔ、Ｌ’、 ・・・ Ｚ／の３Ｂ−４１１符号＠ｌＣ対
して違反信号音発生せず、余剰符号語ｓ、ｓ’ｒｃ対し
てのみ違反信号にわ汀ｄビット出力”’ ｌ ｌ ”が
入力することによる）全発生する０頻度検出器１１０Ｈ
１余剰符勺飴ｓ、ｓ’足よる違反信号の発生頻度でａ移
相信号全発生しないよう、違反信号の発生間隔があらか
じめ定められている。
したがって、語同期後に違反信号の間隔が規足童以内と
なるので、クロック発生回路ｔ ｔ ｔｒｒ語同期信号
の位相全変更しない。
なるので、クロック発生回路ｔ ｔ ｔｒｒ語同期信号
の位相全変更しない。
フレーム同期１路１１βａ、クロック発生器１１１から
供給される語同期符号ケ分周し、分周した信号の位相？
、符号則違反検出器１０９から供給される違反信号（＊
印のパルス）に同期してずらし、余剰符号語ｓ、ｓ’ｒ
ｃ同期したフレーム同期イ■号ｅを発生する。この信号
が発生している間口、スイッチ１０４が多重分離器ＬＯ
７の１ｌ１１に切替わり、３ビツトの多重随判信号？多
重分離器１０７ｖｃ専く。多ｌ随伴信号ロ監視制愼１信
号、打合せ回線等の随伴信号？多重符号化して余剰符号
？使って伝送さ：／’した信号なので、多重信号分離器
ｔｏ７ｒｒ、それぞり、独立した随伴信号ＶＣ分離し端
すｌ ０８に出力する。直列・並列変換器１０２゜並列
・直列変換器１０５．多重信号分離器１．０７ｖｃ ｙ
ｌそわぞわ入力信号の並列変換、復号さｈた生信号の直
列変換、随伴信号分離を同期化するためのビット同期信
号お工び語同期信号が、クロック発生器Ｉｌｌから供給
される０ 第４図に本発明ＫＪ：る第２の実施例ケ示すブロック図
である。本笑施例’ｔｃおいて汀、随伴信号があらかじ
め定めら力ｆｃ３１１１１−４Ｂ符号化則會使って伝送
されていないことケ利用する０すなわち、３に３−４Ｂ
符号化則違反分離器３０１Ｈ、マーク率不平衡信号（第
２図Ｆ示すｄビット出力） ” ｔ ｏ ”あるいｒｘ
”ｏ ｔ ”の連続會検出して通常の符号化則違反信＋
ｊ？発生し、不平衡信号”ｔｔ”？検出して３Ｂ−４Ｂ
余剰イば号？示す信号？発生し“Ｃ１そわそわ別な信号
線３（１２，３０３ｒ（出力する。このうち信号線３０
２ケ流カーる通常の符号化則違反信号？クロック発生器
ｌｉｔ九害いて第１の実施例と同じ工うｆ（ビット同期
１Ｍ号の位相？制御し、信号線３０３ケかＬねる３Ｂ−
４１Ｊ余剰領号を示す信号音フレーム同期回路１１３
（Ｃ導いて随伴１ｈ号のフレーム同期？行う。したがっ
て語同期外ねとフレーム同期外勤ケ、符号語の注質會利
用して明確に区別することが可能となる。
供給される語同期符号ケ分周し、分周した信号の位相？
、符号則違反検出器１０９から供給される違反信号（＊
印のパルス）に同期してずらし、余剰符号語ｓ、ｓ’ｒ
ｃ同期したフレーム同期イ■号ｅを発生する。この信号
が発生している間口、スイッチ１０４が多重分離器ＬＯ
７の１ｌ１１に切替わり、３ビツトの多重随判信号？多
重分離器１０７ｖｃ専く。多ｌ随伴信号ロ監視制愼１信
号、打合せ回線等の随伴信号？多重符号化して余剰符号
？使って伝送さ：／’した信号なので、多重信号分離器
ｔｏ７ｒｒ、それぞり、独立した随伴信号ＶＣ分離し端
すｌ ０８に出力する。直列・並列変換器１０２゜並列
・直列変換器１０５．多重信号分離器１．０７ｖｃ ｙ
ｌそわぞわ入力信号の並列変換、復号さｈた生信号の直
列変換、随伴信号分離を同期化するためのビット同期信
号お工び語同期信号が、クロック発生器Ｉｌｌから供給
される０ 第４図に本発明ＫＪ：る第２の実施例ケ示すブロック図
である。本笑施例’ｔｃおいて汀、随伴信号があらかじ
め定めら力ｆｃ３１１１１−４Ｂ符号化則會使って伝送
されていないことケ利用する０すなわち、３に３−４Ｂ
符号化則違反分離器３０１Ｈ、マーク率不平衡信号（第
２図Ｆ示すｄビット出力） ” ｔ ｏ ”あるいｒｘ
”ｏ ｔ ”の連続會検出して通常の符号化則違反信＋
ｊ？発生し、不平衡信号”ｔｔ”？検出して３Ｂ−４Ｂ
余剰イば号？示す信号？発生し“Ｃ１そわそわ別な信号
線３（１２，３０３ｒ（出力する。このうち信号線３０
２ケ流カーる通常の符号化則違反信号？クロック発生器
ｌｉｔ九害いて第１の実施例と同じ工うｆ（ビット同期
１Ｍ号の位相？制御し、信号線３０３ケかＬねる３Ｂ−
４１Ｊ余剰領号を示す信号音フレーム同期回路１１３
（Ｃ導いて随伴１ｈ号のフレーム同期？行う。したがっ
て語同期外ねとフレーム同期外勤ケ、符号語の注質會利
用して明確に区別することが可能となる。
ｌお、上記第１お工ひ第２の実施例でに、３Ｂ−４Ｂ符
号変換則て基づいて符号化された信号管復号する復号器
ＶＣついて述べたが、本発明１３Ｂ−４Ｂ符号変換則Ｖ
ｃ限らず、５に３−６Ｂ符号変換則等、ｍＢ−ｎＢ符−
ｖｒ換則（ｍ（ｎ）ＶＣ基づいて符号化さ引た信号を復
号する場合も適用できる。
号変換則て基づいて符号化された信号管復号する復号器
ＶＣついて述べたが、本発明１３Ｂ−４Ｂ符号変換則Ｖ
ｃ限らず、５に３−６Ｂ符号変換則等、ｍＢ−ｎＢ符−
ｖｒ換則（ｍ（ｎ）ＶＣ基づいて符号化さ引た信号を復
号する場合も適用できる。
以上計＃ＩｌＩ ｔｃ説明した工うに本発明による復号
器μ、ｍＢ−ｎＢ符号の持つ註質全利扇して受信信号の
同期お工ひ随伴信号の分ｍ＋容易て行うことがでさ、テ
ィジタル信号の伝送系ｒｃ適用丁わば極めて効果の太さ
いものでめるＯ
器μ、ｍＢ−ｎＢ符号の持つ註質全利扇して受信信号の
同期お工ひ随伴信号の分ｍ＋容易て行うことがでさ、テ
ィジタル信号の伝送系ｒｃ適用丁わば極めて効果の太さ
いものでめるＯ
第１図に不発明による第１の実施例ケボアブロック図、
第２図げ不発明ｉＣ、Ｊ：る第１の実施例の各部の信号
！￥１係７ｆ不丁グイムチャ−１・、第３図（ａ）ばｍ
Ｂ−ｎＨ逆変換器（７）１例會示す回路図、同（ｂ）ｒ
ｒ、メモリの内容な承丁衣図、第４図に、不発明ｒｃよ
る第２の実施例倉示すブロック図である。 １０１・・・ティジタル領号入力端十、ｌ ０２ ”“
直列・並列変換器、ｌ （１３・・・ｍＢ−ｎｉｌ逆変
換器、１０４・・・スイッチ、■０５・・・並列・直列
変換器、１０６・・・生信号出力端子、１（）７・・・
多重１４号分離器、１０８・・・随伴信号出力端す、ｌ
（１９・・・符号化則違反検出器、１１０・・・頻度
検出器、Ｉｌｌ・・・クロック発生器、１１２・・・ク
ロック信号入力端子、１１３・・・フレーム同期（ｇｌ
路、３０１・・・符号化則違反分離器、３０２・・・符
号化則違反１６号出力端子、３０３・・・余剰符号指示
信号出力端子（幻 （ｂ） 端３ｚ
第２図げ不発明ｉＣ、Ｊ：る第１の実施例の各部の信号
！￥１係７ｆ不丁グイムチャ−１・、第３図（ａ）ばｍ
Ｂ−ｎＨ逆変換器（７）１例會示す回路図、同（ｂ）ｒ
ｒ、メモリの内容な承丁衣図、第４図に、不発明ｒｃよ
る第２の実施例倉示すブロック図である。 １０１・・・ティジタル領号入力端十、ｌ ０２ ”“
直列・並列変換器、ｌ （１３・・・ｍＢ−ｎｉｌ逆変
換器、１０４・・・スイッチ、■０５・・・並列・直列
変換器、１０６・・・生信号出力端子、１（）７・・・
多重１４号分離器、１０８・・・随伴信号出力端す、ｌ
（１９・・・符号化則違反検出器、１１０・・・頻度
検出器、Ｉｌｌ・・・クロック発生器、１１２・・・ク
ロック信号入力端子、１１３・・・フレーム同期（ｇｌ
路、３０１・・・符号化則違反分離器、３０２・・・符
号化則違反１６号出力端子、３０３・・・余剰符号指示
信号出力端子（幻 （ｂ） 端３ｚ
Claims (1)
- ｍＨ−ｍＢ則に従って符号化された主信号の一定符号語
長毎足、前記主信号のｍ Ｈ−ｒｉ Ｂ符号則以外のｍ
）３ｎＢ符号則（Ｃよって符号化された複数の随伴信号
余剰符号語が挿入ざｈ、たティジタル信号を人殺と、ｍ
Ｂ−ｎＢ逆変換された信号？分配する切換手段と、この
切換手段？介して前記逆変換された信号を並列・直列変
換する手段と、前記切換手段ケ介して供給ざｈる複数の
随伴信号？汁離する多重信号分離手段と、前Ｈαｍ）Ｊ
−ｎＢ逆変換手段から発生する前記マーク率不平衡信号
がらｍ Ｂ −ｎ Ｂ符号則違反全検出する検出手段と
、前記入方ティジタル信号と同じビット周期を府するク
ロッフケ入力とし、前記検出手段でｍＢ−ｒｒＨ符号化
則が検出されたときに前記クロックの位相を遷移して前
記直列・並列変換手段と前記並列・直列変換手段と前記
多重信号分離手段と、に同期用信号として供給するクロ
ック発生手段と、前記１町期用信号から前記入力信号の
余剰符号語に同期したフレーム信号全形成するフレーム
同期手段と全含み、前記切換手段げ、前記フレーム信号
に同期して切替制御さね、前記フレーム信号が供給さね
ないとさげ前記ｍ Ｂ −ｎ Ｂ逆変換手段全前記並列
・直列変換手段ＶＣ吸続し、前記７レ一ム信号が供給さ
ねたときａ前記多重信号分離手段１ｃ腰続する復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23931283A JPS60130236A (ja) | 1983-12-19 | 1983-12-19 | 復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23931283A JPS60130236A (ja) | 1983-12-19 | 1983-12-19 | 復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130236A true JPS60130236A (ja) | 1985-07-11 |
| JPH0211191B2 JPH0211191B2 (ja) | 1990-03-13 |
Family
ID=17042837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23931283A Granted JPS60130236A (ja) | 1983-12-19 | 1983-12-19 | 復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010146715A1 (ja) * | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
-
1983
- 1983-12-19 JP JP23931283A patent/JPS60130236A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010146715A1 (ja) * | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
| CN102460974A (zh) * | 2009-06-19 | 2012-05-16 | 富士通株式会社 | 数据传送方法，码元转换电路以及装置 |
| KR101283844B1 (ko) * | 2009-06-19 | 2013-07-08 | 후지쯔 가부시끼가이샤 | 데이터 전송 방법, 코드 변환 회로 및 장치 |
| JP5382117B2 (ja) * | 2009-06-19 | 2014-01-08 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
| US8723702B2 (en) | 2009-06-19 | 2014-05-13 | Fujitsu Limited | Data transfer method, and code conversion circuit and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211191B2 (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263789B1 (ko) | 임의 정렬 병렬 프레이머를 갖는 원격 통신 시스템 및 원격 통신 수행 방법 | |
| EP0214261B1 (en) | Signal generation | |
| JP3094973B2 (ja) | 信号同期検出回路 | |
| TWI399956B (zh) | 用於快捷取樣速率切換之串列協定 | |
| US6219357B1 (en) | Channel multiplex demultiplex method and channel multiplex demultiplex unit | |
| JPS60130236A (ja) | 復号器 | |
| JPH07177113A (ja) | 伝送装置及び整合用回路 | |
| US20050034172A1 (en) | System and method for transmitting video signals | |
| JPS6087539A (ja) | 周波数変換同期伝送方式 | |
| US5430733A (en) | Digital transmission system for multiplexing and demultiplexing signals | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| JPS60130244A (ja) | 随伴信号伝送方式 | |
| JPH042234A (ja) | フレーム同期方式 | |
| JPH0234538B2 (ja) | ||
| JP3150071B2 (ja) | データ伝送装置 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JPH06350547A (ja) | ディジタル信号の多重化伝送方式 | |
| SU1166130A1 (ru) | Устройство дл анализа кода маршрута в цифровой сети св зи | |
| JPH05344114A (ja) | 同期検出装置 | |
| SU1341726A1 (ru) | Устройство блочной синхронизации | |
| SU1716497A1 (ru) | Генератор логико-динамического теста | |
| JPS6282741A (ja) | 同期装置 | |
| JPS60150346A (ja) | 時分割多重伝送装置 | |
| JPH10145343A (ja) | 多重伝送回路 | |
| JPS6387042A (ja) | デジタル情報伝送システム |