JPS6087539A - 周波数変換同期伝送方式 - Google Patents
周波数変換同期伝送方式Info
- Publication number
- JPS6087539A JPS6087539A JP58195593A JP19559383A JPS6087539A JP S6087539 A JPS6087539 A JP S6087539A JP 58195593 A JP58195593 A JP 58195593A JP 19559383 A JP19559383 A JP 19559383A JP S6087539 A JPS6087539 A JP S6087539A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- frame
- frequency
- stuff
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)発明の技術分野
本発明は、あるデータ速度のi) CM多重信号(低次
側)をフレーム構成の変更とスタッフ制御とによって速
度がより速くかつ同期の取れたPCM多重信号(高次側
)に変換して伝送する装置の回路構成に係り、特に低次
側と高次側の変換比の小さい場合の効率的な変換装置の
回路構成に関する。
側)をフレーム構成の変更とスタッフ制御とによって速
度がより速くかつ同期の取れたPCM多重信号(高次側
)に変換して伝送する装置の回路構成に係り、特に低次
側と高次側の変換比の小さい場合の効率的な変換装置の
回路構成に関する。
(b)従来技術と問題点
従来のスタッフパルスを用′いたPCMC型多重群装置
の低次群周波数の同期方式では低次JIT周波数の偏差
、高次群側の(=J加ビット数などを考慮して同期化周
波数は低次群入力周波数に比べて比較的高い周波数が選
ばれる。ずなわら、伝送ずべき情報ビットの他に、フレ
ーム同期のためのFパルス、スタッフパルス有無の状態
(可変タイムスロットの■パルスの有効か無5IJ〕か
)を受信側に伝えるスタッフ指定パルスのSパルスなど
が含まれ、特にSパルスは好適3ビット以上が用いられ
同期化周波数が高くなることに大きく寄与している。従
って低次側周波数と高次側周波数との変換比が小さいと
きはフレーム構成が不可fiヒになるという問題がある
。
の低次群周波数の同期方式では低次JIT周波数の偏差
、高次群側の(=J加ビット数などを考慮して同期化周
波数は低次群入力周波数に比べて比較的高い周波数が選
ばれる。ずなわら、伝送ずべき情報ビットの他に、フレ
ーム同期のためのFパルス、スタッフパルス有無の状態
(可変タイムスロットの■パルスの有効か無5IJ〕か
)を受信側に伝えるスタッフ指定パルスのSパルスなど
が含まれ、特にSパルスは好適3ビット以上が用いられ
同期化周波数が高くなることに大きく寄与している。従
って低次側周波数と高次側周波数との変換比が小さいと
きはフレーム構成が不可fiヒになるという問題がある
。
一般的に同期化周波数fsyn、c と低次群入力周波
数finとの]U!には次ぎの関1系があり、fsyn
c=No ・I /Ni 7m −3r−f inここ
で、mは多重化数、Srはスタッフ率、NOはlフレー
ム内のビット総数、Niはlフレーム内の情報ビット数
である。No −Ni はフレーム同JIJJのFパル
ス、スタッフ指定パルスのSパルスなどの付加パルスで
ある。上式より同期化周波数r 5yncを低次群入力
周波数fin に近ずiJるためには1フレーム内のビ
ット総数Noを大きくするか付加パルス数No−Niを
小さくする必要がある。
数finとの]U!には次ぎの関1系があり、fsyn
c=No ・I /Ni 7m −3r−f inここ
で、mは多重化数、Srはスタッフ率、NOはlフレー
ム内のビット総数、Niはlフレーム内の情報ビット数
である。No −Ni はフレーム同JIJJのFパル
ス、スタッフ指定パルスのSパルスなどの付加パルスで
ある。上式より同期化周波数r 5yncを低次群入力
周波数fin に近ずiJるためには1フレーム内のビ
ット総数Noを大きくするか付加パルス数No−Niを
小さくする必要がある。
(C)発明の目的
本発明の目的は、低次側PCM多電信号と高次側PCM
多重信号の周波数変換比が小さい場合でも構成可能なP
CM多重信号のスタッフ制御による周波数変換同期伝送
方式を提供するにある。
多重信号の周波数変換比が小さい場合でも構成可能なP
CM多重信号のスタッフ制御による周波数変換同期伝送
方式を提供するにある。
(d)発明の構成
本発明では、送信側は先づフレーム構成の基本周波数を
高次側PCM多重信号のクロック周波数より分周してめ
、スタッフパルス挿入の割合が一定となるようスタッフ
制御し、スタッフ指定パルスの周期がフレーム同期の周
期と同しになるようにフレームを構成しスタッフパルス
の状態をフレーム同期パルスで伝送する。受信側ではフ
レーム同期パルスによってスタッフパルス挿入の有無を
知りデスタッフ制御して元の低次側1)CM多重信号に
復号する構成とする。特許請求の範囲第2項ではフレー
ム構成の基本周波数を高次側PCM多重信号のクロック
周波数より分周してめ、スタッフパルス挿入の割合が一
定となるようスタッフ制御し、スタッフ指定パルスの符
号列の一部分をフレーム同期に同期さ−lてスタッフパ
ルスの状態を伝送し、受信側では該符号列の一部分より
スタッフ指定パルスの全符号列を可生じデスタッフ制御
して元の低次側PCM多重信号に復号する構成とする。
高次側PCM多重信号のクロック周波数より分周してめ
、スタッフパルス挿入の割合が一定となるようスタッフ
制御し、スタッフ指定パルスの周期がフレーム同期の周
期と同しになるようにフレームを構成しスタッフパルス
の状態をフレーム同期パルスで伝送する。受信側ではフ
レーム同期パルスによってスタッフパルス挿入の有無を
知りデスタッフ制御して元の低次側1)CM多重信号に
復号する構成とする。特許請求の範囲第2項ではフレー
ム構成の基本周波数を高次側PCM多重信号のクロック
周波数より分周してめ、スタッフパルス挿入の割合が一
定となるようスタッフ制御し、スタッフ指定パルスの符
号列の一部分をフレーム同期に同期さ−lてスタッフパ
ルスの状態を伝送し、受信側では該符号列の一部分より
スタッフ指定パルスの全符号列を可生じデスタッフ制御
して元の低次側PCM多重信号に復号する構成とする。
(e)発明の実施例
本発明による実施例を図を用いて説明する。第1図(a
lは送信側、(blは受信側の回路構成を示すブロック
図、第2図はフレーム構成の一例を示すパルス配置図で
telは主フレーム構成、(bi、 telはザブフレ
ーム構成を示す。
lは送信側、(blは受信側の回路構成を示すブロック
図、第2図はフレーム構成の一例を示すパルス配置図で
telは主フレーム構成、(bi、 telはザブフレ
ーム構成を示す。
第1図において、lは送信バッファメモリ、2は切替器
、3は位相比較器、4は遅延回路、5は送信PLL、6
はスタッフ制御部、7は送信側分周器、8はフレーム信
号発生部、9はパルス挿入部、11は受信バッファメモ
リ、12は受信PLL。
、3は位相比較器、4は遅延回路、5は送信PLL、6
はスタッフ制御部、7は送信側分周器、8はフレーム信
号発生部、9はパルス挿入部、11は受信バッファメモ
リ、12は受信PLL。
13はデスタッフ制御部、14は受信側分周器、15は
同期部である。
同期部である。
第2図のパルス配置はクロック周波数704 kb/s
のPCM多重信号をクロック周波数710.(i18k
b/sのPCM多重信号に変換同期化する場合のフレー
ム構成の一例を示す図で主フレームla)は8(IMの
ザブフレームから成り各ザブフレームはtb+のどと(
31固のGフレームGLG2.G3力1ら成る。Glフ
レームはフレーム同期パルス(F) I(IJJ、デー
タパルス(D)84([1i1の剖85ビット、G2フ
レームはフレーム同期パルスとスタッフ指定パルスの兼
用のSFパルス1個とDパルス84個の計85ビット、
G3フレームは可変パルスの■パルス1個、1〕パルス
84個の計85ピント合計1ザブフレームは255ビツ
トから成る。G2フレームの31+パルスはスタッフ指
定パルスの先頭ピントを表し符号列10101014で
8個のザブフレーム毎に繰り返される。つまり主フレー
ムの周期で繰り返される。ここで符号0はスタッフパル
ス有り、符号1はスタッフパルス無しをlビットで表し
く従来なら符号000または11■の3ビツトで表して
いたものを■ピッI・で表す)、スタッフ率Srば37
8で一定である。各ザブフレームの03フレームのフレ
ーム同期パルスの位置にある■パルスはSI+パルスの
符号1、Oによって有効、無9JJが判1i1iされる
。第2図(C)のサブフレームは同じ<3(+111の
Gフレームから成るが第1番目のGlフレームのフレー
ム同期パルスFは符号列10101011.第2番目の
62フレームのフレーム同期パルスFは逆符号の010
10100の繰り返しで送られ、第3番目の03フレー
ムのフレーム同期パルスの位置はやはり■パルスとなる
。この場合はフレーム同期パルスト゛の符号によろ■パ
ルスの有効態リノが判141iされる。
のPCM多重信号をクロック周波数710.(i18k
b/sのPCM多重信号に変換同期化する場合のフレー
ム構成の一例を示す図で主フレームla)は8(IMの
ザブフレームから成り各ザブフレームはtb+のどと(
31固のGフレームGLG2.G3力1ら成る。Glフ
レームはフレーム同期パルス(F) I(IJJ、デー
タパルス(D)84([1i1の剖85ビット、G2フ
レームはフレーム同期パルスとスタッフ指定パルスの兼
用のSFパルス1個とDパルス84個の計85ビット、
G3フレームは可変パルスの■パルス1個、1〕パルス
84個の計85ピント合計1ザブフレームは255ビツ
トから成る。G2フレームの31+パルスはスタッフ指
定パルスの先頭ピントを表し符号列10101014で
8個のザブフレーム毎に繰り返される。つまり主フレー
ムの周期で繰り返される。ここで符号0はスタッフパル
ス有り、符号1はスタッフパルス無しをlビットで表し
く従来なら符号000または11■の3ビツトで表して
いたものを■ピッI・で表す)、スタッフ率Srば37
8で一定である。各ザブフレームの03フレームのフレ
ーム同期パルスの位置にある■パルスはSI+パルスの
符号1、Oによって有効、無9JJが判1i1iされる
。第2図(C)のサブフレームは同じ<3(+111の
Gフレームから成るが第1番目のGlフレームのフレー
ム同期パルスFは符号列10101011.第2番目の
62フレームのフレーム同期パルスFは逆符号の010
10100の繰り返しで送られ、第3番目の03フレー
ムのフレーム同期パルスの位置はやはり■パルスとなる
。この場合はフレーム同期パルスト゛の符号によろ■パ
ルスの有効態リノが判141iされる。
第1図におい°ζ、低次側信号のデータaはそのクロッ
クbの周波数と位相でバッファメモリ1に書き込まれ、
クロックbは位相Jし殿/+:’t 3で読出しクロッ
クdと常に位相比較される。クロックbはクロックCが
低次側!!置を経由して入力されるのでりI:JツクC
と周波数は同じであるが配線長のため位相は異なる。ク
ロックCは高次側信号クロックkを基にして次の如く発
生される。すなわちクロックにの周波数は分周器7でフ
レーム構成に必要な基本周波数に分周され(第2図のフ
レーム構成では1/8、い、l/85の分周)、スタッ
フ制fall rfl16では一定のスタッフ率(第2
図の例では3/8 >になるようスタッフ制御(スタッ
フパルスの挿入とクロックの抜歯)が行われる。スタッ
フ制御部6の出力パルス列fはスタッフィングの結果、
出抜はパルスとなるがPLL回路5でその位相が平均化
され低次側信号クロックbと同し周波数のクロックCが
出力される。また同時にスタッフ制御部6の出力はフレ
ーム信号発生部8を駆動して必要なフレーム信号をつく
りパルス挿入部9で第2図のようなフレームを構成する
のに用いられる。
クbの周波数と位相でバッファメモリ1に書き込まれ、
クロックbは位相Jし殿/+:’t 3で読出しクロッ
クdと常に位相比較される。クロックbはクロックCが
低次側!!置を経由して入力されるのでりI:JツクC
と周波数は同じであるが配線長のため位相は異なる。ク
ロックCは高次側信号クロックkを基にして次の如く発
生される。すなわちクロックにの周波数は分周器7でフ
レーム構成に必要な基本周波数に分周され(第2図のフ
レーム構成では1/8、い、l/85の分周)、スタッ
フ制fall rfl16では一定のスタッフ率(第2
図の例では3/8 >になるようスタッフ制御(スタッ
フパルスの挿入とクロックの抜歯)が行われる。スタッ
フ制御部6の出力パルス列fはスタッフィングの結果、
出抜はパルスとなるがPLL回路5でその位相が平均化
され低次側信号クロックbと同し周波数のクロックCが
出力される。また同時にスタッフ制御部6の出力はフレ
ーム信号発生部8を駆動して必要なフレーム信号をつく
りパルス挿入部9で第2図のようなフレームを構成する
のに用いられる。
さて、前述のごとく位相比較器3ば入力書込みクロック
bと読出しクロックdの位相を比較するがクロックdの
位相は比較器出力Cにより切換器2で遅延回路gを切替
えて変えられる。121Iらスタッフ制御部出力パルス
fに必要な遅延量を与えて、クロックdの位相をクロッ
クしに合致させる。バッファメモリ1に書き込まれたデ
ータ信号はクロックdで読出され、データhとし°(パ
ルス挿入部9に送られる。パルス挿入部9では前述のご
とくデータにフレーム信号が挿入され第2図のようなフ
レームが構成され、同期化データ出カフとして伝送路に
出力される。伝送路に出力されたデータ出カフは第1図
(blの受信□側に送られ夫々同期化データ入力(1お
よびそれより抽出された同期化クロック人力rとなる。
bと読出しクロックdの位相を比較するがクロックdの
位相は比較器出力Cにより切換器2で遅延回路gを切替
えて変えられる。121Iらスタッフ制御部出力パルス
fに必要な遅延量を与えて、クロックdの位相をクロッ
クしに合致させる。バッファメモリ1に書き込まれたデ
ータ信号はクロックdで読出され、データhとし°(パ
ルス挿入部9に送られる。パルス挿入部9では前述のご
とくデータにフレーム信号が挿入され第2図のようなフ
レームが構成され、同期化データ出カフとして伝送路に
出力される。伝送路に出力されたデータ出カフは第1図
(blの受信□側に送られ夫々同期化データ入力(1お
よびそれより抽出された同期化クロック人力rとなる。
同期化データ人力qは同期部15でフレーム同期パルス
(F)が除かれデータのみが信号pとなりハソソ)′メ
モリ11に書き込まれる。一方、同期化クロック人力r
は分周器14で分周され、フレーム同期パルスの抽出タ
イミングを同期部15に出力すると同時にデスタッフ制
御部13にバッファメモリ11へのデータ書込みタイミ
ングを出力する。本発明ではフレーム同期パルス(Fパ
ルス)の17. 、!、;列の中に送信側のスタッフパ
ルス挿入のイ1°無の情報が含まれ、Fパルスがスタッ
フ指定パルス(Sパルス)の役目をする。第2図(b)
のSliパルスはSパルスの先頭ビットの符号列101
01011と同じ符号列で送出されるのでデスタッフ制
御部13はS1+パルスの符号・列からSパルス相当の
情報が得られる。即ら可変パルス(Vパルス)の有効、
無効を判…1する情報がiSlられる。SFパルスの符
号が1のときはスタッフパルス無しを表すの□でその時
の■パルスは有効、逆にSt’パルスの符号がOのとき
はスタッフパルス有りを表すのでその時のVパルスは無
効と判断される。
(F)が除かれデータのみが信号pとなりハソソ)′メ
モリ11に書き込まれる。一方、同期化クロック人力r
は分周器14で分周され、フレーム同期パルスの抽出タ
イミングを同期部15に出力すると同時にデスタッフ制
御部13にバッファメモリ11へのデータ書込みタイミ
ングを出力する。本発明ではフレーム同期パルス(Fパ
ルス)の17. 、!、;列の中に送信側のスタッフパ
ルス挿入のイ1°無の情報が含まれ、Fパルスがスタッ
フ指定パルス(Sパルス)の役目をする。第2図(b)
のSliパルスはSパルスの先頭ビットの符号列101
01011と同じ符号列で送出されるのでデスタッフ制
御部13はS1+パルスの符号・列からSパルス相当の
情報が得られる。即ら可変パルス(Vパルス)の有効、
無効を判…1する情報がiSlられる。SFパルスの符
号が1のときはスタッフパルス無しを表すの□でその時
の■パルスは有効、逆にSt’パルスの符号がOのとき
はスタッフパルス有りを表すのでその時のVパルスは無
効と判断される。
デスタッフ制御部13はこの判断により有効パルスはバ
ッファメモリ11へ店込まれ、無〃Jパルスは店、込み
が中止される。このようにしてデスタッフ制御部13の
出力の書込みクロックnば出抜&Jのクロックパルス群
となるが受信1) L L回路12により位相が平均化
され、その出力として元の低次側信号クロックmが復元
される。この復元されたクロックmでメモリ11のデー
タがiJe出され低次側データ出力eが得られる。
ッファメモリ11へ店込まれ、無〃Jパルスは店、込み
が中止される。このようにしてデスタッフ制御部13の
出力の書込みクロックnば出抜&Jのクロックパルス群
となるが受信1) L L回路12により位相が平均化
され、その出力として元の低次側信号クロックmが復元
される。この復元されたクロックmでメモリ11のデー
タがiJe出され低次側データ出力eが得られる。
(r)発明の効果
以上実施例で詳述したごとく、本発明によれば変換同期
化のためのイ」加パルスの数を少なくできるので低次側
信号と111+次側信号の周波数変換比が小さい場合で
も能率よくフレームを構成できる効果がある。
化のためのイ」加パルスの数を少なくできるので低次側
信号と111+次側信号の周波数変換比が小さい場合で
も能率よくフレームを構成できる効果がある。
第1図(a)は送信側回路、fblは受信側回路のブロ
ック図、第2図+alは主フレーム構成、(bl、(C
)はサブ。 フレーム構成のパルス配置図である。 第1図において、1は送信バッファメモリ、2は切替器
、3は位相比較器、4ば遅延回路、5は送信PLL、6
はスタッフ制御部、7は分周器、8はフレーム(3号発
生部、9はパルス挿入部、11は受信ハンファメモリ、
12は受信PLL、13はデスタッフ制御部である。
ック図、第2図+alは主フレーム構成、(bl、(C
)はサブ。 フレーム構成のパルス配置図である。 第1図において、1は送信バッファメモリ、2は切替器
、3は位相比較器、4ば遅延回路、5は送信PLL、6
はスタッフ制御部、7は分周器、8はフレーム(3号発
生部、9はパルス挿入部、11は受信ハンファメモリ、
12は受信PLL、13はデスタッフ制御部である。
Claims (1)
- 【特許請求の範囲】 1、低次側のPCM多重信号のフレーム構成を変えスタ
ッフパルスを挿入するごとによって高次側のPCM多重
信号に変換し伝送する周波数変換同期伝送方式において
、フレーム構成の基本周波数を高次側PCM多電信号の
クロック周波数より分周してめ、スタッフパルス挿入の
割合が一定となるようスタッフ制御し、スタッフ指定パ
ルスの周期がフレーム同期の周期と同しになるようにフ
レームを構成し”ζスタッフパルスの状態を伝送し、受
信側ではフレーム同期パルスによってデスタッフ制御し
元の低次側PCM多重信号に復号することを特徴とした
周波数変換同期伝送方式。 2、低次側のI)CMM多重信号フレーム構成を変えス
タッフパルスをjilt入することににって高次側のI
) CM多重信号に変換し伝送する周波数変換同期伝送
方式において、フレーム構成の基本周波数を高次側PC
M多重信号のクロック周波数より分周してめ、スタッフ
パルス挿入の割合が一定となるようスタッフ制御し、ス
タッフ指定パルスの符号列の一部分をフレーム同期に同
期さゼでスタッフパルスの状態を伝送し、受信側では該
符号列の一部分よりスタッフ指定パルスの全符号列をj
++生しデスタッフ制御して元の低次側PCM多電信号
に復号することを特徴とした周波数変換同期伝送方式。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58195593A JPH069346B2 (ja) | 1983-10-19 | 1983-10-19 | 同期伝送のための周波数変換方法 |
CA000465727A CA1262937A (en) | 1983-10-19 | 1984-10-18 | Frequency converter |
EP84112651A EP0142723B1 (en) | 1983-10-19 | 1984-10-19 | Frequency converter for multiplex system using pulse-stuffing |
DE8484112651T DE3482540D1 (de) | 1983-10-19 | 1984-10-19 | Frequenzwandler fuer multiplexsystem unter verwendung des stopfverfahrens. |
US06/728,191 US4885746A (en) | 1983-10-19 | 1985-04-29 | Frequency converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58195593A JPH069346B2 (ja) | 1983-10-19 | 1983-10-19 | 同期伝送のための周波数変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6087539A true JPS6087539A (ja) | 1985-05-17 |
JPH069346B2 JPH069346B2 (ja) | 1994-02-02 |
Family
ID=16343725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58195593A Expired - Lifetime JPH069346B2 (ja) | 1983-10-19 | 1983-10-19 | 同期伝送のための周波数変換方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4885746A (ja) |
EP (1) | EP0142723B1 (ja) |
JP (1) | JPH069346B2 (ja) |
CA (1) | CA1262937A (ja) |
DE (1) | DE3482540D1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697759B2 (ja) * | 1985-10-16 | 1994-11-30 | 株式会社日立製作所 | デジタル信号の同期化方式 |
AU601574B2 (en) * | 1987-03-17 | 1990-09-13 | Zigmantas Leonas Budrikis | Jitter control in digital communications links |
JPH0693667B2 (ja) * | 1988-08-03 | 1994-11-16 | 富士通株式会社 | 同期多重方式 |
DE3922897A1 (de) * | 1989-07-12 | 1991-01-17 | Philips Patentverwaltung | Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung |
FR2675924B1 (fr) * | 1991-04-25 | 1993-12-24 | Innovatron Sa | Systeme d'echange de donnees entre un objet electronique accouple a un dispositif de transfert a debits de donnees distincts, objet inserable et dispositif de transfert correspondants. |
JP3078183B2 (ja) * | 1994-09-26 | 2000-08-21 | 沖電気工業株式会社 | データ受信装置 |
US5757869A (en) * | 1995-07-28 | 1998-05-26 | Adtran, Inc. | Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame |
CN101322181B (zh) * | 2005-11-30 | 2012-04-18 | 艾利森电话股份有限公司 | 有效的语音流转换方法及装置 |
US8880928B2 (en) * | 2008-04-11 | 2014-11-04 | Thinklogical, Llc | Multirate transmission system and method for parallel input data |
US9026434B2 (en) * | 2011-04-11 | 2015-05-05 | Samsung Electronic Co., Ltd. | Frame erasure concealment for a multi rate speech and audio codec |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE638811A (ja) * | 1962-10-18 | |||
CH504818A (de) * | 1968-12-11 | 1971-03-15 | Standard Telephon & Radio Ag | Verfahren zur Datenübertragung über einen Kanal einer PCM-Nachrichtenanlage |
US3946161A (en) * | 1970-10-26 | 1976-03-23 | Communications Satellite Corporation | Distributed bit stuff decision transmission |
US3825899A (en) * | 1971-08-11 | 1974-07-23 | Communications Satellite Corp | Expansion/compression and elastic buffer combination |
FR2269246B1 (ja) * | 1974-04-25 | 1976-12-17 | Cit Alcatel | |
US4010325A (en) * | 1975-10-30 | 1977-03-01 | Gte Automatic Electric Laboratories Incorporated | Framing circuit for digital signals using evenly spaced alternating framing bits |
US4596026A (en) * | 1983-05-09 | 1986-06-17 | Raytheon Company | Asynchronous data clock generator |
CA1232693A (en) * | 1985-09-05 | 1988-02-09 | Alan F. Graves | Network multiplex structure |
-
1983
- 1983-10-19 JP JP58195593A patent/JPH069346B2/ja not_active Expired - Lifetime
-
1984
- 1984-10-18 CA CA000465727A patent/CA1262937A/en not_active Expired
- 1984-10-19 DE DE8484112651T patent/DE3482540D1/de not_active Expired - Fee Related
- 1984-10-19 EP EP84112651A patent/EP0142723B1/en not_active Expired
-
1985
- 1985-04-29 US US06/728,191 patent/US4885746A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH069346B2 (ja) | 1994-02-02 |
EP0142723A2 (en) | 1985-05-29 |
DE3482540D1 (de) | 1990-07-19 |
US4885746A (en) | 1989-12-05 |
EP0142723B1 (en) | 1990-06-13 |
CA1262937A (en) | 1989-11-14 |
EP0142723A3 (en) | 1988-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0216456B1 (en) | Multiplex structure | |
KR910001743B1 (ko) | 데이타 멀티 플렉스 전송 장치 | |
JPH05505712A (ja) | データの同期化方法と同期回路 | |
JPH084255B2 (ja) | 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース | |
JPS6087539A (ja) | 周波数変換同期伝送方式 | |
JPH05199199A (ja) | スタッフ同期制御方式 | |
US4888768A (en) | Frame format for video codec | |
US4736372A (en) | Method and apparatus of transmission for a digital signal | |
JPH0461528A (ja) | 時分割多重分離装置 | |
KR100259139B1 (ko) | 오디오 디코더용 입력 버퍼 제어장치 | |
JP3227894B2 (ja) | 並列直列変換装置 | |
KR940010201B1 (ko) | 전송장치의 병렬처리 방식에 의한 ds3/ds4 신호의 다중화 회로 | |
JP2594765B2 (ja) | 時分割多重回路 | |
JPH0630482B2 (ja) | デイジタル多重変換回路 | |
JP2890563B2 (ja) | Pcm音声符号化方法および装置 | |
JPH0666754B2 (ja) | 多重化装置 | |
JPS6340508B2 (ja) | ||
JP2917583B2 (ja) | スタッフ同期回路 | |
JPS6157139A (ja) | デ−タ伝送装置 | |
JPH05244130A (ja) | クロック変換装置 | |
JP2000269913A (ja) | データ速度変換回路、並びにデータ位相変換回路 | |
JPH06252870A (ja) | データ多重化伝送方式 | |
JPH0697757B2 (ja) | 多重化方式 | |
JPH03101329A (ja) | クロック同期方式 | |
JPS6387833A (ja) | 固定スタツフビツトを利用したデ−タ伝送方法 |